JP4809957B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4809957B2 JP4809957B2 JP04630199A JP4630199A JP4809957B2 JP 4809957 B2 JP4809957 B2 JP 4809957B2 JP 04630199 A JP04630199 A JP 04630199A JP 4630199 A JP4630199 A JP 4630199A JP 4809957 B2 JP4809957 B2 JP 4809957B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- groove
- resin
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000011347 resin Substances 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 29
- 238000000227 grinding Methods 0.000 claims description 10
- 239000010949 copper Substances 0.000 description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 23
- 229910052802 copper Inorganic materials 0.000 description 23
- 229910000679 solder Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02311—Additive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02313—Subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造装置に関し、特に、ウェハの状態で半導体チップのパッケージ化を実現する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
半導体装置の製造業界においては、パッケージ化される一つの半導体装置を更に小型にするための努力が続けられている。半導体装置の小型化を実現するための最初の努力は、半導体チップ自体のサイズを小さくすることである。半導体チップを小さくすることによって、1枚のウェハから取得できるチップ数が増加して、その製造コストが引き下げられると共に、各素子間における電子の移動距離を短くすることができるので、その動作速度が向上する。微細加工技術の発達によって、同じ機能を有する半導体装置のチップサイズをより小さいものにすることが可能となった。現在の最先端のデザインルールは、0.25μm以下であり、これによれば、1つの半導体チップ上に2000万個以上のトランジスタを作り込むことが可能である。
【0003】
半導体装置の小型化を実現するための次の努力は、内蔵する半導体チップのサイズに対して、これを封止するパッケージのサイズをできるだけ近いものとすることである。この努力に対する一つの成果として、チップサイズパッケージ(Chip Size Package:CSP)あるいはチップスケールパッケージ(Chip Scale Package)と呼ばれるタイプの半導体装置が生まれた。チップサイズパッケージは、半導体装置を実装する基板(以下、外部基板という)に対する接続端子(以下、外部接続端子)を、半導体チップの面上に2次元的に配置するなどして、パッケージのサイズをチップのサイズに近づけることに成功している。上記パッケージサイズを半導体チップのサイズに近づくよう小さくすることによって、その実装面積が小さくなると共に、チップ上の電極と外部接続端子とを結ぶ配線長が短くなり、これによって上記半導体チップ自体を小さくした場合と同様に、半導体装置の動作速度が向上した。
【0004】
その一方で、パッケージサイズを小さくしても、あまり製造コストを下げられないという問題があった。これは、パッケージのプロセスは、ウェハから切り出した個々の半導体チップ毎に行われるため、パッケージサイズを小さくしても、そのプロセス工数は一定であり、その生産性に変化がないからである。
【0005】
このような背景から、ウェハ状態のまま半導体チップをパッケージ化する技術(以下、ウェハレベルCSPという)が提案され、各社により実用化に向けての開発が進められている。ウェハレベルCSPは、個々の半導体チップをウェハから切り出す前の段階で、そのパッケージ化を施す半導体製造技術である。ウェハレベルCSPにおいては、パッケージプロセスが、ウェハプロセスと一体にできるので、パッケージコスト、延いてはチップの製造コストを大幅に下げられる利点がある。ウェハレベルCSPの更に詳細な内容については、「日経BP社刊 日経マイクロデバイス 1998年8月号 44〜71頁」を参照されたい。
【0006】
【発明が解決しようとする課題】
ウェハレベルCSPの一形態として、従来のチップサイズパッケージと同様に、ウェハ表面を樹脂で覆う構造のものがある。しかしながら、このような半導体装置では、樹脂は半導体チップの周囲を覆っていないので、従来のパッケージに比して封止信頼性が低下する。すなわち、ウェハと樹脂の線膨張係数差等に起因して、樹脂がウェハとの界面から剥離するおそれがある。また、このような半導体装置においても、半導体チップの実装面側に高い平坦度が要求され、上記形態の半導体装置に適した、歩留まりの良い実装面の平坦化技術が必要である。
【0007】
従って、本発明の目的は、ウェハレベルCSPと呼ばれる半導体装置において、樹脂封止の信頼性を向上させる製造方法を提供することにある。
【0008】
また、本発明の別の目的は、上記半導体装置において、高精度で、歩留まりの良い実装面の平坦化技術を含む製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、以下の各工程を備える。すなわち、複数の半導体素子を形成したウェハであって、該各半導体素子の電極パッドがその表面に露出されたものを用意する工程と、上記ウェハ上に、上記各電極パッドと外部接続端子とを電気的に接続するための配線を形成する工程と、上記外部接続端子を配置する上記配線上の各位置に、導電性の支柱を形成する工程と、上記半導体素子の境界線に沿って、上記ウェハの表面に溝(好ましくはV字状のもの)を形成する工程であって、少なくとも該溝の開口幅がダイシング幅よりも広いものと、上記導電性の支柱の端面を露出させて、上記ウェハ上を樹脂で覆う工程と、上記露出された導電性の支柱の端面上に、上記外部接続端子を配置する工程と、上記半導体素子の境界線に沿って、上記ウェハをダイシングする工程とを備える。
【0010】
上記ウェハ上を樹脂で覆う工程において、樹脂は、先に形成したウェハ上の溝内にも充填される。ウェハは上記溝の位置でダイシングされるので、溝内に充填された樹脂は、切り出された個々の半導体チップの側面の一部を覆う。この結果、半導体装置の封止の信頼性が向上する。
【0011】
ここで、上記ウェハ表面を樹脂で覆う工程は、上記ウェハ表面に樹脂を略平滑に供給し、硬化させる工程と、上記硬化させた樹脂の表面を研削して、上記導電性の支柱の端面を露出させる工程とを更に備えることが好ましい。
【0012】
上記樹脂の研削によって、導電性の支柱の端面を含む、樹脂表面の平坦化が容易に達成される。
【0013】
また、上記配線を形成する工程の前に、上記ウェハの表面に、弾性樹脂の層を形成する工程と、上記半導体素子の境界線に沿う上記弾性樹脂の層の領域を除去する工程を更に備えることが好ましい。
【0014】
【発明の実施の形態】
以下、本発明の実施形態を図面に沿って説明する。本実施形態に係る半導体装置の製造方法においては、半導体素子を形成したウェハの状態で、パッケージプロセスが実施され、最後にウェハをダイシングした段階で、パッケージ化された半導体装置が得られる。本実施形態に係る製造方法は、半導体素子を形成したウェハの表面に、必要な配線を施し、導電性の支柱を形成し、半導体素子の境界線に沿って溝を形成し、ウェハ表面を樹脂で封止し、外部接続端子である半田ボールを移載し、ウェハをダイシングして個々のパッケージを得る工程を含んでいる。これらの具体的な工程を、図1〜図3に沿って順次説明する。なお、当業者であれば、これらの図が、説明のためにデフォルメして示されていることが理解されるであろう。また、図では、ウェハの一部の断面(2つの半導体装置に対応するもの)のみが示されているが、図で示す各工程に従って、ウェハの全域に亘って以下に説明する処理が実施されることを理解するであろう。
【0015】
図示した各工程に先立って、通常のウェハプロセスが実施され、シリコンウェハの表面上にマトリクス状に配列した半導体素子が形成される。ここでは、一つの半導体装置に対応して形成されるウェハ上の一つの回路パターンを半導体素子と呼ぶ。ウェハ表面には、各半導体素子から引き出された複数の電極パッドが露出され、後の工程で、各電極パッドと外部接続端子とが電気的に接続される。
【0016】
本実施形態に係る最初の工程(A)において、上記ウェハプロセスの工程で半導体素子を形成したウェハ10の表面に、感光性ポリイミド樹脂の層11が形成される。この層11は、ウェハ10の全域に亘り、一旦電極パッド10aを覆う。感光性ポリイミド樹脂の層11は、比較的脆いシリコンウェハの表面を覆い、完成されたパッケージの外側から与えられる衝撃が、ウェハ表面に伝播するのを緩和する。次に、工程(B)で、フォトマスクを用いて、電極パッド10aに対応する領域及び半導体素子の境界線に沿う領域をマスクし、感光性ポリイミド樹脂を感光して、上記領域上のポリイミド樹脂をエッチング除去する。
【0017】
次に、ウェハ上に金属配線を形成するために、工程(C)〜(F)を実施する。工程(C)において、イオンスパッタ法を用いてウェハ表面にチタンタングステン(TiW)を堆積させた後、クロム(Cr)、ニッケル(Ni)等でその上にバリアメタル12を形成する。工程(D)で、その上に、配線を形成するためのレジスト13をホトリソグラフィ技術により形成する。工程(E)で、銅(Cu)を、レジスト13により露出されたバリアメタル上にめっきし、配線14を形成する。工程(F)において、再度、イオンスパッタ法によりウェハ表面にチタンタングステン(TiW)を堆積させた後、金(Au)、パラジウム(Pd)その他の酸化し難い貴金属15を上記配線14上に蒸着する。
【0018】
次に、導電性支柱としての銅バンプを形成するために、図2に示す工程(G)〜(I)を実施する。すなわち、工程(G)において、ホトリソグラフィ技術により、銅バンプを形成するためのレジスト13’を、先のレジスト13上に重ねて形成する。工程(H)において、レジスト13’で形成される配線14上の空間に、銅バンプ16を形成する。一つの実施例で、銅バンプ16は、銅(Cu)めっきを積層することによって、形成することができる。次に、工程(I)において、先の工程(D)及び工程(G)で施されたレジスト13及び13’を、除去する。以上の工程によって、配線14上に銅バンプ16を得る。
【0019】
次に、配線14を施した領域以外の金属層を除去するために、工程(J)〜(L)が実施される。工程(J)において、配線14を施した領域上に、レジスト17を形成した後、工程(K)において、エッチングにより配線14の領域を除くウェハ上の表面の金属層が除去される。続く工程(L)において、レジスト17が除去される。
【0020】
次に、図3に示す工程(M)において、各半導体素子の境界線に沿ってV字状の溝18を形成する。目的の溝形状に合わせた刃先を有するダイシングソー30を制御して、所定深さの溝18を得る。上記溝18は、次の工程で供給されるパッケージ樹脂がここに流れ込んで、後に切り出される個々の半導体装置の外周の一部が、溝18内の樹脂で囲まれるようにするための工夫である。上記溝の形状(U字状、方形状など)、深さ、溝の幅、開き角度等を決定する際には、上記目的、溝の形成が容易であるか否か、パッケージ樹脂の流れ込みが確実に行われるか否か等を考慮すべきである。一つの実施例で、この溝18を、開き角度30度、深さ180μmのV字状のものとした。形成される溝の共通する他の条件は、少なくとも上記溝の上部の幅が、後の工程で実施されるウェハのダイシングに用いられるダイシングソーの刃幅よりも広いものでなければならない。そうでなければ、ウェハのダイシング後に溝、延いては溝内の樹脂が、切り出された半導体装置の周囲に残らないからである。
【0021】
次の工程(N)で、パッケージ用の樹脂19がウェハ上に供給され、ウェハ表面の全域に均一に広げられる。均一に広げられた樹脂19の表面の高さは、銅バンプ16の高さよりも上にあり、ウェハ上の配線14及び銅バンプ16は、完全に樹脂19内に埋まる。パッケージ樹脂19をウェハ上に均一に供給するために、スピンコート法、スクリーン印刷法その他の樹脂の供給方法が採用できる。何れの方法を用いた場合にも、上記溝18内に樹脂が確実に流れ込むことを保証する必要がある。一方で、何れの方法を用いた場合にも、後の工程の説明で明らかなように、樹脂19表面の平坦度は、必ずしも高精度である必要はない。
【0022】
次の工程(O)で、樹脂19の表面全域をグラインダその他の研削装置を用いて研削する。研削は、少なくとも全ての銅バンプ16の端面が上部へ露出するまで行う必要がある。安定して平滑な表面を得るために、銅バンプ16を目的の高さよりも十分高いものに形成し、この工程で上記樹脂19の研削と共に、銅バンプ16を研削して目的の高さにすることが好ましい。一つの実施例において、本工程における研削後の銅バンプ16の高さを100μmとした。
【0023】
上記研削においては、露出される銅バンプ16端面の表面仕上がりが特に重要である。端面のSAWマーク、バリによって、後に実装される半田ボールの実装信頼性が低下することを回避する必要がある。良好な銅バンプ16の端面を得るために、使用する研削装置の種類、使用条件を決定する。実施例では、刃面に超硬を用いたグラインダを下記条件で使用することによって、SAWマーク、バリのない良好な端面が得られた。
【0024】
【表1】
【0025】
次に、工程(P)において、別の工程で作成された外部接続端子としての半田ボール20を、上記各銅バンプ16上に移載し、一括リフローにより固定する。最後に、工程(Q)において、ダイシングソー31を用いて、ウェハ10をダイシングし、上記工程を経てパッケージ化された半導体装置32を得る。ダイシングは、先の工程で形成された溝18の中央で行われるので、分離された個々の半導体装置32の実装面側の周囲には、本来の樹脂の厚みを超えて樹脂19が至っている。これによって、半導体装置32のチップ、すなわちシリコンの基板と実装面側の樹脂19との一体性が高まる。
【0026】
図4〜図6には、上記製造工程から選択された3つの工程におけるウェハの一部が拡大して示されている。図4は、図2の工程(I)における要部を拡大した図である。この図には、ウェハ10上に、ポリイミド樹脂11、配線14及び銅バンプ16がそれぞれ形成された様子が示されている。なお、この図では、工程(C)及び(F)で配線14の上下に形成された金属層が省略されている。図5は、図3の工程(O)における要部を拡大した図である。この図では、供給した樹脂19が研削され、パッケージの表面が形成された様子が示されている。図6は、図3の工程(Q)における要部、すなわち完成された半導体装置32の要部を拡大した図である。図では、銅バンプ16上に半田ボール20が固定された様子が示されている。また、半導体装置32のチップの外周部が、一部、樹脂19によって覆われている様子が示されている。一つの実施例で、図におけるH1〜H5の各寸法は、それぞれ、625μm、5μm 、5μm 、100μm 及び500μmである。
【0027】
図7は、本発明に係る製造方法により得られる半導体装置の一例を示している。パッケージ化された半導体装置70の平面的サイズは、それが実装する半導体チップ71の平面的サイズと完全に一致している。半導体装置32の実装面側(図では上側)には、外部接続端子としての多数の半田ボール72が2次元的に配列されている。各半田ボール72は、パッケージ樹脂73に覆われた銅バンプ74及び銅配線75によって、半導体チップ71の各電極パッド76と電気的に接続されている。半導体チップ71の周囲の実装面側の部分77は、斜めに切り欠かれ、ここにパッケージ樹脂73の一部が至っている。この樹脂の回り込みによって、半導体チップ71に対する樹脂73の封止信頼性が向上する。
【0028】
以上、本発明の実施形態を図面に沿って説明した。本発明の適用範囲が、上記実施形態において示した事項に限定されないことは明らかである。実施形態においては、外部接続端子を他の工程で形成した半田ボールを移載することによって形成した。しかしながら、他の方法、例えば銅バンプ上に直接スタッドバンプを形成する等により、外部接続端子を銅バンプ上に形成することができるであろう。
【0029】
【発明の効果】
以上の如く本発明によれば、いわゆるウェハレベルCSPの製造において、樹脂封止の信頼性を向上させることができる。
【0030】
また、樹脂を研削して導電性の支柱を露出させる方法によって、高精度で、歩留まりの良い実装面の平坦化技術が実現される。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図2】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図3】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図4】図2の工程(I)における要部を拡大した図である。
【図5】図3の工程(O)における要部を拡大した図である。
【図6】図3の工程(Q)における要部、すなわち完成された半導体装置の要部を拡大した図である。
【図7】本発明に係る製造方法により得られる半導体装置の概略断面図である。
【符号の説明】
10 ウェハ
10a 電極パッド
11 ポリイミド樹脂
12 バリアメタル
13 レジスト
14 配線
15 レジスト
16 銅バンプ
17 レジスト
18 溝
19 パッケージ樹脂
20 半田ボール
32 半導体装置
Claims (5)
- 複数の半導体素子を形成したウェハであって、該各半導体素子の電極パッドがその表面に露出されたものを用意する工程と、
上記ウェハの表面に、弾性樹脂の層を形成する工程と、
上記電極パッドおよび上記半導体素子の境界線に沿う領域上の上記弾性樹脂の層を除去する工程と、
上記ウェハの上記電極パッドと上記弾性樹脂の層上に、上記各電極パッドと外部接続端子とを電気的に接続するための配線層を形成する工程と、
上記外部接続端子を配置する上記配線層上の各位置であって上記弾性樹脂の層上に、導電性の支柱を形成する工程と、
上記半導体素子の境界線に沿って、上記ウェハの表面に溝を形成する工程であって、少なくとも該溝の開口幅がダイシング幅よりも広いものを形成する工程と、
上記溝および上記導電性の支柱を含むウェハの表面を樹脂で覆う工程と、
上記樹脂の表面および上記導電性の支柱を研削して、上記導電性の支柱の端面を露出させ、上記樹脂と上記導電性の支柱の平滑な面を提供する工程と、
上記露出された導電性の支柱の端面上に、上記外部接続端子を配置する工程と、
上記半導体素子の境界線に形成された上記溝に沿って、分離される各半導体素子の端部が上記樹脂で覆われた溝の側壁により囲まれるように、上記ウェハを上記ダイシング幅でダイシングする工程と、
を備えた半導体装置の製造方法。 - 上記溝の対向する側壁が、上記ウェハの表面に直交する線に対し所定角度傾斜されている、請求項1記載の半導体装置の製造方法。
- 上記溝が断面略V字状のものである、請求項2記載の半導体装置の製造方法。
- 上記溝の対向する側壁の開き角度が、20〜45度の範囲内にある、請求項2又は3記載の半導体装置の製造方法。
- 上記溝の深さが、100〜300μmの範囲内にある、請求項2又は3記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04630199A JP4809957B2 (ja) | 1999-02-24 | 1999-02-24 | 半導体装置の製造方法 |
US09/510,084 US6482730B1 (en) | 1999-02-24 | 2000-02-22 | Method for manufacturing a semiconductor device |
KR1020000008999A KR100618472B1 (ko) | 1999-02-24 | 2000-02-24 | 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04630199A JP4809957B2 (ja) | 1999-02-24 | 1999-02-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000243729A JP2000243729A (ja) | 2000-09-08 |
JP4809957B2 true JP4809957B2 (ja) | 2011-11-09 |
Family
ID=12743390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04630199A Expired - Lifetime JP4809957B2 (ja) | 1999-02-24 | 1999-02-24 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6482730B1 (ja) |
JP (1) | JP4809957B2 (ja) |
KR (1) | KR100618472B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9368474B2 (en) | 2014-09-11 | 2016-06-14 | J-Devices Corporation | Manufacturing method for semiconductor device |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100388287B1 (ko) * | 1999-06-07 | 2003-06-19 | 앰코 테크놀로지 코리아 주식회사 | 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법 |
US6525424B2 (en) | 2000-04-04 | 2003-02-25 | Texas Instruments Incorporated | Semiconductor device and its manufacturing method |
JP2002190553A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
JP3486872B2 (ja) * | 2001-01-26 | 2004-01-13 | Necセミコンダクターズ九州株式会社 | 半導体装置及びその製造方法 |
JP3628971B2 (ja) * | 2001-02-15 | 2005-03-16 | 松下電器産業株式会社 | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 |
US7498196B2 (en) | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
US20020160597A1 (en) * | 2001-04-30 | 2002-10-31 | Wen-Kun Yang | Wafer level package and the process of the same |
JP2002353347A (ja) * | 2001-05-24 | 2002-12-06 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
WO2002103793A1 (fr) * | 2001-06-07 | 2002-12-27 | Renesas Technology Corp. | Dispositif a semi-conducteurs et procede de fabrication associe |
WO2003028072A1 (fr) * | 2001-09-20 | 2003-04-03 | Renesas Technology Corp. | Procede de fabrication de dispositif semi-conducteur |
TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
US20040124546A1 (en) * | 2002-12-29 | 2004-07-01 | Mukul Saran | Reliable integrated circuit and package |
JP2004363380A (ja) * | 2003-06-05 | 2004-12-24 | Sanyo Electric Co Ltd | 光半導体装置およびその製造方法 |
JP4488733B2 (ja) * | 2003-12-24 | 2010-06-23 | 三洋電機株式会社 | 回路基板の製造方法および混成集積回路装置の製造方法。 |
JP4537702B2 (ja) * | 2003-12-26 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7202563B2 (en) | 2004-03-25 | 2007-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device package having a semiconductor element with resin |
JP3915992B2 (ja) * | 2004-06-08 | 2007-05-16 | ローム株式会社 | 面実装型電子部品の製造方法 |
TWI250596B (en) | 2004-07-23 | 2006-03-01 | Ind Tech Res Inst | Wafer-level chip scale packaging method |
JP4507175B2 (ja) * | 2004-09-09 | 2010-07-21 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
CN102306635B (zh) | 2004-11-16 | 2015-09-09 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
JP5106763B2 (ja) * | 2005-08-02 | 2012-12-26 | ローム株式会社 | 半導体装置 |
JP4880218B2 (ja) | 2004-12-22 | 2012-02-22 | 三洋電機株式会社 | 回路装置 |
TWI250629B (en) | 2005-01-12 | 2006-03-01 | Ind Tech Res Inst | Electronic package and fabricating method thereof |
JP2006278610A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US9601474B2 (en) | 2005-07-22 | 2017-03-21 | Invensas Corporation | Electrically stackable semiconductor wafer and chip packages |
TW200717743A (en) | 2005-10-03 | 2007-05-01 | Rohm Co Ltd | Semiconductor device |
US7518230B2 (en) | 2005-12-14 | 2009-04-14 | Rohm Co., Ltd | Semiconductor chip and semiconductor device |
JP2007234881A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 半導体チップを積層した半導体装置及びその製造方法 |
KR100703816B1 (ko) | 2006-04-21 | 2007-04-04 | 삼성전자주식회사 | 웨이퍼 레벨 반도체 모듈과 그 제조 방법 |
JP5028988B2 (ja) | 2006-12-13 | 2012-09-19 | ヤマハ株式会社 | 半導体装置の製造方法 |
JP2009152245A (ja) | 2007-12-18 | 2009-07-09 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
EP2446478B1 (en) * | 2009-06-25 | 2018-09-12 | IMEC vzw | Biocompatible packaging |
US8482105B2 (en) * | 2010-01-29 | 2013-07-09 | Headway Technologies, Inc. | Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same |
JP2011233854A (ja) * | 2010-04-26 | 2011-11-17 | Nepes Corp | ウェハレベル半導体パッケージ及びその製造方法 |
US20120112336A1 (en) * | 2010-11-05 | 2012-05-10 | Guzek John S | Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package |
JP2012195388A (ja) * | 2011-03-15 | 2012-10-11 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2015072935A (ja) * | 2013-09-03 | 2015-04-16 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
KR102171286B1 (ko) | 2014-07-11 | 2020-10-29 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
TWI571339B (zh) * | 2014-11-05 | 2017-02-21 | 國立臺灣科技大學 | 線導體放電加工用於切割半/非導體的裝置及其方法 |
CN105140200A (zh) * | 2015-07-22 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级凸点封装结构的制作方法 |
CN110223924A (zh) * | 2019-07-15 | 2019-09-10 | 珠海格力电器股份有限公司 | 一种晶圆级封装方法和晶圆 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS629641A (ja) * | 1985-07-05 | 1987-01-17 | Nec Yamagata Ltd | 半導体装置 |
JP3297254B2 (ja) * | 1995-07-05 | 2002-07-02 | 株式会社東芝 | 半導体パッケージおよびその製造方法 |
JP3137322B2 (ja) * | 1996-07-12 | 2001-02-19 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置 |
JPH10135270A (ja) * | 1996-10-31 | 1998-05-22 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP3351706B2 (ja) * | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
JP3132478B2 (ja) * | 1998-08-20 | 2001-02-05 | 日本電気株式会社 | 半導体装置およびその製造方法 |
KR100298827B1 (ko) * | 1999-07-09 | 2001-11-01 | 윤종용 | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
-
1999
- 1999-02-24 JP JP04630199A patent/JP4809957B2/ja not_active Expired - Lifetime
-
2000
- 2000-02-22 US US09/510,084 patent/US6482730B1/en not_active Expired - Lifetime
- 2000-02-24 KR KR1020000008999A patent/KR100618472B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9368474B2 (en) | 2014-09-11 | 2016-06-14 | J-Devices Corporation | Manufacturing method for semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2000243729A (ja) | 2000-09-08 |
US6482730B1 (en) | 2002-11-19 |
KR100618472B1 (ko) | 2006-08-31 |
KR20000058170A (ko) | 2000-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4809957B2 (ja) | 半導体装置の製造方法 | |
JP3516592B2 (ja) | 半導体装置およびその製造方法 | |
US6841853B2 (en) | Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns | |
KR100306842B1 (ko) | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 | |
JP4131595B2 (ja) | 半導体装置の製造方法 | |
US20080003716A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
CN110416100B (zh) | 具有光栅图案的对准标记及其形成方法 | |
US20070145603A1 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
US11810849B2 (en) | Connection structure and method of forming the same | |
JP2001244372A (ja) | 半導体装置およびその製造方法 | |
JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
JP2003051569A (ja) | 半導体装置及びその製造方法 | |
US20110133338A1 (en) | Conductor bump method and apparatus | |
JP4127943B2 (ja) | 半導体装置およびその製造方法 | |
JP2006080284A (ja) | 半導体装置および半導体装置の製造方法 | |
EP2040294A1 (en) | Method of manufacturing a semiconductor device | |
US8072068B2 (en) | Semiconductor device and a method for manufacturing the same | |
US6525424B2 (en) | Semiconductor device and its manufacturing method | |
JP2001244287A (ja) | 半導体装置およびその製造方法 | |
US6929971B2 (en) | Semiconductor device and its manufacturing method | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JP4626008B2 (ja) | 半導体装置 | |
JP3917121B2 (ja) | 半導体装置の製造方法 | |
JP2010183122A (ja) | 半導体装置及びその製造方法 | |
JP3967293B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100901 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |