JP2001244287A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001244287A JP2001244287A JP2000055864A JP2000055864A JP2001244287A JP 2001244287 A JP2001244287 A JP 2001244287A JP 2000055864 A JP2000055864 A JP 2000055864A JP 2000055864 A JP2000055864 A JP 2000055864A JP 2001244287 A JP2001244287 A JP 2001244287A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- post
- layer
- spherical
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
- H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
- H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/1191—Forming a passivation layer after forming the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ウエーハレベルのＣＳＰ型半導体装置の製造
コスト低減と、再配線からポスト，外部端子までの強度
を確保し信頼性の向上を図る。 【解決手段】 最終配線のパッド１２領域に開孔された
保護絶縁層１３とポリイミド層１４を介して密着層１
５、Ｃｕシード層１６とＣｕメッキ法で成膜した再配線
層１８を有し、該再配線層１８上の所定領域に、高温ハ
ンダ材でなる第１のメタルボールを搭載し溶着した球状
ポスト２０を形成し、更に周囲を封止樹脂２１で包み、
且つ上面は研削され側面が弓形をなした該ポスト２０の
露出した頭部に、ハンダ材でなる第２のメタルボールを
搭載し溶着した外部端子２２が形成されている。
コスト低減と、再配線からポスト，外部端子までの強度
を確保し信頼性の向上を図る。 【解決手段】 最終配線のパッド１２領域に開孔された
保護絶縁層１３とポリイミド層１４を介して密着層１
５、Ｃｕシード層１６とＣｕメッキ法で成膜した再配線
層１８を有し、該再配線層１８上の所定領域に、高温ハ
ンダ材でなる第１のメタルボールを搭載し溶着した球状
ポスト２０を形成し、更に周囲を封止樹脂２１で包み、
且つ上面は研削され側面が弓形をなした該ポスト２０の
露出した頭部に、ハンダ材でなる第２のメタルボールを
搭載し溶着した外部端子２２が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は高密度実装対応のウ
エーハレベルのＣＳＰ（チップサイズパッケージ）型の
半導体装置及びその製造方法に関する。
エーハレベルのＣＳＰ（チップサイズパッケージ）型の
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、携帯電話や情報端末等の機器類の
小型化に伴い、搭載部品の小型，軽量化が要求され、Ｌ
ＳＩ等の半導体装置も、従来のウエーハ処理工程とパッ
ケージ組み立て工程を一本化したウエーハレベルのＣＳ
Ｐの供給が行われるようになった。ウエーハレベルのＣ
ＳＰの特徴は、従来の単チップから作られるＣＳＰに比
べ、インタポーザ等の部品点数や工程数の削減による製
造コストを抑え、パッケージトータルの低コスト化を図
るものである。この技術は、例えば１９９９年の日経マ
イクロデバイス２月号ｐ３８〜ｐ６７や電子材料９月号
ｐ２１〜ｐ８５にその構造や工程概要が記載されてい
る。
小型化に伴い、搭載部品の小型，軽量化が要求され、Ｌ
ＳＩ等の半導体装置も、従来のウエーハ処理工程とパッ
ケージ組み立て工程を一本化したウエーハレベルのＣＳ
Ｐの供給が行われるようになった。ウエーハレベルのＣ
ＳＰの特徴は、従来の単チップから作られるＣＳＰに比
べ、インタポーザ等の部品点数や工程数の削減による製
造コストを抑え、パッケージトータルの低コスト化を図
るものである。この技術は、例えば１９９９年の日経マ
イクロデバイス２月号ｐ３８〜ｐ６７や電子材料９月号
ｐ２１〜ｐ８５にその構造や工程概要が記載されてい
る。
【０００３】これらの製造方法は、例えば図７及び図８
に示す。
に示す。
【０００４】まず、図７（Ａ）に示すように、半導体素
子が作り込まれたシリコン基板１１のＡｌ合金配線パッ
ド１２上のシリコン窒化膜等の保護絶縁層１３及びポリ
イミド層１４を開孔した後に、ＣｒやＴｉＷ等の密着層
１５上にＣｕをそれぞれスパッタしてシード層１６を形
成後、更にフォトレジスト１７をマスクにＣｕを選択メ
ッキし、引き出し用の再配線層１８を形成する。次に、
図７（Ｂ）に示すように、新たなフォトレジスト１９を
マスクに１００μｍ程度の厚いＣｕ層と、バリア層３１
を選択メッキして、バリアが積層されたＣｕポスト３０
を形成する。次に、図８（Ａ）に示すように、レジスト
１９を剥離した後、再配線層１８をマスクにシード層１
６、密着層１５をエッチング除去すると、各々分離した
再配線が形成される。更に、図８（Ｂ）に示すように、
シリコン基板１１全体の少なくとも表面を封止樹脂２１
で密閉した後、該樹脂２１を研削もしくは機械研磨によ
ってＣｕポスト３０表面のバリア層３１を露出させる。
更に自動移載機によって各ポスト３０領域にハンダボー
ルを搭載し、ハンダボールがポスト３０に溶着するよう
に熱処理を施し、外部端子２２を形成する。その後電気
特性がチェックされチップ毎にダイシングし、携帯機器
類のマザーボード等に装着される。
子が作り込まれたシリコン基板１１のＡｌ合金配線パッ
ド１２上のシリコン窒化膜等の保護絶縁層１３及びポリ
イミド層１４を開孔した後に、ＣｒやＴｉＷ等の密着層
１５上にＣｕをそれぞれスパッタしてシード層１６を形
成後、更にフォトレジスト１７をマスクにＣｕを選択メ
ッキし、引き出し用の再配線層１８を形成する。次に、
図７（Ｂ）に示すように、新たなフォトレジスト１９を
マスクに１００μｍ程度の厚いＣｕ層と、バリア層３１
を選択メッキして、バリアが積層されたＣｕポスト３０
を形成する。次に、図８（Ａ）に示すように、レジスト
１９を剥離した後、再配線層１８をマスクにシード層１
６、密着層１５をエッチング除去すると、各々分離した
再配線が形成される。更に、図８（Ｂ）に示すように、
シリコン基板１１全体の少なくとも表面を封止樹脂２１
で密閉した後、該樹脂２１を研削もしくは機械研磨によ
ってＣｕポスト３０表面のバリア層３１を露出させる。
更に自動移載機によって各ポスト３０領域にハンダボー
ルを搭載し、ハンダボールがポスト３０に溶着するよう
に熱処理を施し、外部端子２２を形成する。その後電気
特性がチェックされチップ毎にダイシングし、携帯機器
類のマザーボード等に装着される。
【０００５】しかしこの技術においては、以下のような
問題を有する。
問題を有する。
【０００６】Ｃｕポスト３０をメッキで形成すること
で、１００μｍを超すような厚いレジストのパターニン
グや長時間のメッキ工程を必要とし、コストと流動工数
が問題となる。更にＣｕポスト３０は垂直に形成される
ため縦方向の引っ張り応力には弱く、特にフレキシブル
ボードに搭載した場合は再配線層１８との剥離が生ずる
問題がある。一方、ポスト３０にかかる圧縮応力をシリ
コン基板１１表面の半導体素子に不具合を与えないよう
に、厚み数十〜１００μｍ前後のポリイミド層１４を敷
いて弾力を持たせているが、逆にこの結果ポストの上下
微動に伴い、パッド開孔部と再配線との接触部に応力が
集中し、樹脂封止や研削工程あるいはボードへの装着等
の後工程で、パッド１２領域周辺に断線やクラックが生
じ易い。
で、１００μｍを超すような厚いレジストのパターニン
グや長時間のメッキ工程を必要とし、コストと流動工数
が問題となる。更にＣｕポスト３０は垂直に形成される
ため縦方向の引っ張り応力には弱く、特にフレキシブル
ボードに搭載した場合は再配線層１８との剥離が生ずる
問題がある。一方、ポスト３０にかかる圧縮応力をシリ
コン基板１１表面の半導体素子に不具合を与えないよう
に、厚み数十〜１００μｍ前後のポリイミド層１４を敷
いて弾力を持たせているが、逆にこの結果ポストの上下
微動に伴い、パッド開孔部と再配線との接触部に応力が
集中し、樹脂封止や研削工程あるいはボードへの装着等
の後工程で、パッド１２領域周辺に断線やクラックが生
じ易い。
【０００７】又この他、薄いバリア層３１を再現良く残
すように研削しなくてはならず、封止樹脂の厚み,研削
量及びメッキ厚み等の管理項目が多く量産性も問題であ
る。
すように研削しなくてはならず、封止樹脂の厚み,研削
量及びメッキ厚み等の管理項目が多く量産性も問題であ
る。
【０００８】
【発明が解決しようとする課題】本発明の目的は、ウエ
ーハレベルのＣＳＰ型の半導体装置において、工程の増
加を伴うことなく、低コストで信頼性の高い半導体装置
及びその製造方法を提供することにある。
ーハレベルのＣＳＰ型の半導体装置において、工程の増
加を伴うことなく、低コストで信頼性の高い半導体装置
及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体装置の製造方法において、少なく
とも以下の工程（ａ）〜（ｄ）を含むことを特徴とす
る。
の製造方法は、半導体装置の製造方法において、少なく
とも以下の工程（ａ）〜（ｄ）を含むことを特徴とす
る。
【００１０】（ａ）最終配線パッドから電極引き出し用
の再配線層を施す工程 （ｂ）前記再配線層の所望領域に球状ポストとなるメタ
ルボールを搭載する工程 （ｃ）樹脂にて封止を行った後に、前記樹脂の所望量を
除去し前記ポストの一部を露出させる工程、及び （ｄ）露出した前記球状ポストの上に外部端子を形成す
る工程。
の再配線層を施す工程 （ｂ）前記再配線層の所望領域に球状ポストとなるメタ
ルボールを搭載する工程 （ｃ）樹脂にて封止を行った後に、前記樹脂の所望量を
除去し前記ポストの一部を露出させる工程、及び （ｄ）露出した前記球状ポストの上に外部端子を形成す
る工程。
【００１１】本発明の製造方法においては、ＬＳＩ等の
最終配線の外部取り出し用パッド、あるいはダミーパッ
ド開孔部に再配線層を施し、その所望領域に第１のメタ
ルボールを搭載し、溶着させ、これを封止樹脂で包み、
研削もしくは機械研磨等によって一部を露出させた後、
更に第２のメタルボールを搭載し溶着することで、外部
端子が形成される。
最終配線の外部取り出し用パッド、あるいはダミーパッ
ド開孔部に再配線層を施し、その所望領域に第１のメタ
ルボールを搭載し、溶着させ、これを封止樹脂で包み、
研削もしくは機械研磨等によって一部を露出させた後、
更に第２のメタルボールを搭載し溶着することで、外部
端子が形成される。
【００１２】この製造方法によれば、側面が弓形をなし
引っ張り応力にも強いポストが形成でき、従って工数を
増加させることなく、簡易なプロセスによりコストの削
減と量産性及び信頼性の向上が図れる。
引っ張り応力にも強いポストが形成でき、従って工数を
増加させることなく、簡易なプロセスによりコストの削
減と量産性及び信頼性の向上が図れる。
【００１３】なお、本発明に係る工程（ａ）〜（ｄ）
は、半導体ウエハーに対して行うことも、固片チップに
対して行うことも可能である。
は、半導体ウエハーに対して行うことも、固片チップに
対して行うことも可能である。
【００１４】ここで、前記工程（ａ）において、再配線
層を選択メッキで形成する際に、第１のメタルボールを
搭載する領域にフォトレジストを残すことにより、再配
線層の金属がメッキされないようなへこみ部を同一工程
で形成し、このへこみ部が第１のメタルボールの搭載時
のアライメント誤差を吸収し、配置精度を向上するため
のガイドとしての役割をなす。このことによりメタルボ
ールの位置ずれや、又メタルボールがハンダ材でなる場
合は溶着温度がばらついてもハンダ流れを起こすことが
なく、ばらつきの少ない安定した球状ポストを確保する
ことができる。溶着条件のマージン拡大に加え、ポスト
の固定も確実に行われ接触不良等の低減が可能となる。
層を選択メッキで形成する際に、第１のメタルボールを
搭載する領域にフォトレジストを残すことにより、再配
線層の金属がメッキされないようなへこみ部を同一工程
で形成し、このへこみ部が第１のメタルボールの搭載時
のアライメント誤差を吸収し、配置精度を向上するため
のガイドとしての役割をなす。このことによりメタルボ
ールの位置ずれや、又メタルボールがハンダ材でなる場
合は溶着温度がばらついてもハンダ流れを起こすことが
なく、ばらつきの少ない安定した球状ポストを確保する
ことができる。溶着条件のマージン拡大に加え、ポスト
の固定も確実に行われ接触不良等の低減が可能となる。
【００１５】また、本発明の半導体装置の製造方法は、
前記工程（ｃ）において、前記樹脂の除去量は、上面か
ら球状ポストの最大径に達するまでとすることを特徴と
する。
前記工程（ｃ）において、前記樹脂の除去量は、上面か
ら球状ポストの最大径に達するまでとすることを特徴と
する。
【００１６】あるいは、本発明の半導体装置の製造方法
は、前記工程（ｄ）において、前記外部端子は、前記球
状ポストより融点の低い組成材料でなることを特徴とす
る。
は、前記工程（ｄ）において、前記外部端子は、前記球
状ポストより融点の低い組成材料でなることを特徴とす
る。
【００１７】ここで、工程（ｂ）及び（ｄ）において、
球状ポスト及び外部端子としてハンダでなるメタルボー
ルを用いた場合は、熱処理によって再配線やポストに熱
印可することで溶着させるが、ポストとなる第１のメタ
ルボールの融点を、外部端子となる第２のメタルボール
の融点より高い材料を用いることで、外部端子自身の溶
着や、マザーボード等へ装着する際にポストの形状崩れ
に対して温度条件のマージンを広く設定することがで
き、歩留まりの良い組み立てが可能となる。
球状ポスト及び外部端子としてハンダでなるメタルボー
ルを用いた場合は、熱処理によって再配線やポストに熱
印可することで溶着させるが、ポストとなる第１のメタ
ルボールの融点を、外部端子となる第２のメタルボール
の融点より高い材料を用いることで、外部端子自身の溶
着や、マザーボード等へ装着する際にポストの形状崩れ
に対して温度条件のマージンを広く設定することがで
き、歩留まりの良い組み立てが可能となる。
【００１８】さらには、本発明の半導体装置の製造方法
は、前記工程（ｄ）の後に、ダイシングを施してチップ
毎に固片化する工程をさらに有することを特徴とする。
は、前記工程（ｄ）の後に、ダイシングを施してチップ
毎に固片化する工程をさらに有することを特徴とする。
【００１９】前記チップ毎に固片化する工程は、前記工
程（ａ）〜（ｄ）を半導体ウエハーに対して行った場合
に適用される工程であり、前記工程（ａ）〜（ｄ）を固
片チップに対して行った場合には適用されない。
程（ａ）〜（ｄ）を半導体ウエハーに対して行った場合
に適用される工程であり、前記工程（ａ）〜（ｄ）を固
片チップに対して行った場合には適用されない。
【００２０】ここで、工程（ｂ）及び（ｄ）において、
球状ポスト及び外部端子としてハンダでなるメタルボー
ルを用いる場合に、内部にＣｕやＮｉ等のハンダより融
点の高い核を持ったボールを用いることで外部端子の高
さや形状がばらつきが少なくなる。したがってボード搭
載時の歩留まりが改善され、更に核の浮遊によってマザ
ーボード等への装着時の応力緩和の役割も果たし、素子
への特性影響と装着条件の制御が容易となる。
球状ポスト及び外部端子としてハンダでなるメタルボー
ルを用いる場合に、内部にＣｕやＮｉ等のハンダより融
点の高い核を持ったボールを用いることで外部端子の高
さや形状がばらつきが少なくなる。したがってボード搭
載時の歩留まりが改善され、更に核の浮遊によってマザ
ーボード等への装着時の応力緩和の役割も果たし、素子
への特性影響と装着条件の制御が容易となる。
【００２１】また、本発明の半導体装置は、チップサイ
ズパッケージ型の半導体装置であって、最終配線のパッ
ド開孔部から再配線層を施し、前記再配線層の所望領域
に封止樹脂で一部を囲まれたメタルボールでなる球状ポ
ストを有し、前記球状ポストの上に外部端子が形成され
てなることを特徴とする。
ズパッケージ型の半導体装置であって、最終配線のパッ
ド開孔部から再配線層を施し、前記再配線層の所望領域
に封止樹脂で一部を囲まれたメタルボールでなる球状ポ
ストを有し、前記球状ポストの上に外部端子が形成され
てなることを特徴とする。
【００２２】この半導体装置によれば、樹脂で覆われる
ポスト側面の形状は、シリコン基板に対して少なくとも
一部に垂直でない領域を持つことができ、ウエーハレベ
ルのＣＳＰとして、例えば携帯機器のマザーボード等に
装着する場合の引っ張り応力に対して強度が確保され、
歩留まりや信頼性の向上が図れる。更に、ポストが配置
される領域の再配線層の少なくとも一部に、搭載するメ
タルボールの配置ガイドを設けることで、ポストの位置
制御と密着強度の向上が図れる。
ポスト側面の形状は、シリコン基板に対して少なくとも
一部に垂直でない領域を持つことができ、ウエーハレベ
ルのＣＳＰとして、例えば携帯機器のマザーボード等に
装着する場合の引っ張り応力に対して強度が確保され、
歩留まりや信頼性の向上が図れる。更に、ポストが配置
される領域の再配線層の少なくとも一部に、搭載するメ
タルボールの配置ガイドを設けることで、ポストの位置
制御と密着強度の向上が図れる。
【００２３】本発明の半導体装置は、半導体ウエハーで
もよいし、前記再配線層、前記球状ポスト、及び前記外
部端子が形成された後に半導体チップ毎に固片化されて
なるものでもよいし、半導体ウエハーを半導体チップ毎
に固片化した後に、前記再配線層、前記球状ポスト、及
び前記外部端子が形成されてなるものでもよい。
もよいし、前記再配線層、前記球状ポスト、及び前記外
部端子が形成された後に半導体チップ毎に固片化されて
なるものでもよいし、半導体ウエハーを半導体チップ毎
に固片化した後に、前記再配線層、前記球状ポスト、及
び前記外部端子が形成されてなるものでもよい。
【００２４】このように、本発明の半導体装置は、半導
体ウエハー及び固片チップのいずれの態様であってもよ
い。
体ウエハー及び固片チップのいずれの態様であってもよ
い。
【００２５】さらには、本発明の半導体装置は、前記球
状ポスト及び前記外部端子は、搭載メタルボールで形成
されていることを特徴とする。
状ポスト及び前記外部端子は、搭載メタルボールで形成
されていることを特徴とする。
【００２６】あるいは、本発明の半導体装置は、前記球
状ポスト及び前記外部端子を構成する搭載メタルボール
は、ハンダ材で形成されていることを特徴とする。
状ポスト及び前記外部端子を構成する搭載メタルボール
は、ハンダ材で形成されていることを特徴とする。
【００２７】または、本発明の半導体装置は、最終配線
パッドから電極引き出し用の再配線層において、ポスト
あるいは外部端子が搭載される領域の再配線層の膜厚の
一部が、再配線層を主体的に形成する厚みより薄くなっ
ていることを特徴とする。
パッドから電極引き出し用の再配線層において、ポスト
あるいは外部端子が搭載される領域の再配線層の膜厚の
一部が、再配線層を主体的に形成する厚みより薄くなっ
ていることを特徴とする。
【００２８】さらには、本発明の半導体装置は、チップ
サイズパッケージ型の半導体装置であって、少なくとも
ポストあるいは外部端子は、表面がハンダ材で構成さ
れ、内部に該ハンダ材より融点の高い金属核を有するこ
とを特徴とする。
サイズパッケージ型の半導体装置であって、少なくとも
ポストあるいは外部端子は、表面がハンダ材で構成さ
れ、内部に該ハンダ材より融点の高い金属核を有するこ
とを特徴とする。
【００２９】ここで、球状ポストや外部端子をハンダで
なるメタルボールで形成する場合に、外部端子は、球状
ポストより融点の低い組成材料とすることで、更には該
ボール内部に、ハンダより融点の高い、例えばＣｕやＮ
ｉあるいは合金等の核を保有させることで、外部端子の
形状ばらつきを抑え、ボード等への装着時の溶着時に応
力の緩和や装着条件マージンを広くとることが可能にな
り、歩留まりや信頼性の向上が図れる。
なるメタルボールで形成する場合に、外部端子は、球状
ポストより融点の低い組成材料とすることで、更には該
ボール内部に、ハンダより融点の高い、例えばＣｕやＮ
ｉあるいは合金等の核を保有させることで、外部端子の
形状ばらつきを抑え、ボード等への装着時の溶着時に応
力の緩和や装着条件マージンを広くとることが可能にな
り、歩留まりや信頼性の向上が図れる。
【００３０】
【発明の実施の形態】（第１の実施の形態）図１は、本
発明の第１の実施の形態に係る半導体装置の断面構造図
である。第１の実施の形態に係る半導体装置の構造を簡
単に説明する。シリコン基板１１にはＭＯＳトランジス
タ等の半導体素子が形成され、これらが層間絶縁膜を介
してＡｌ合金等の金属で配線され、シリコン酸化膜やシ
リコン窒化膜等でなる最終保護絶縁層１３で覆ってい
る。外部電極取り出しのために例えば最終配線の外部へ
の電極取り出し用のパッド１２を設け、該保護絶縁層１
３の必要領域を開孔し、その上層に開孔部を除いて例え
ば数十〜１００μｍ程度のポリイミド層１４が、素子へ
の応力緩和のため積層されている。パッド１２からはＴ
ｉＷでなる密着層１５とＣｕシード層１６、更に数μｍ
厚みのＣｕをメッキ成膜した再配線層１８を有する。再
配線層１８上の所定領域には、第１のメタルボールを搭
載し熱処理によって溶着した球状ポスト２０が形成さ
れ、その周囲をエポキシ等の封止樹脂２１で包み、表面
はほぼ同一面で研削され、結果的にポスト２０側面は弓
形をなしている。露出した頭部に第２のメタルボールを
搭載した外部端子２２が、所望ポスト２０上に溶着形成
されている。内部素子からパッド１２、再配線層１８、
球状ポスト２０等を介して外部端子２２に電気的接続が
なされる。
発明の第１の実施の形態に係る半導体装置の断面構造図
である。第１の実施の形態に係る半導体装置の構造を簡
単に説明する。シリコン基板１１にはＭＯＳトランジス
タ等の半導体素子が形成され、これらが層間絶縁膜を介
してＡｌ合金等の金属で配線され、シリコン酸化膜やシ
リコン窒化膜等でなる最終保護絶縁層１３で覆ってい
る。外部電極取り出しのために例えば最終配線の外部へ
の電極取り出し用のパッド１２を設け、該保護絶縁層１
３の必要領域を開孔し、その上層に開孔部を除いて例え
ば数十〜１００μｍ程度のポリイミド層１４が、素子へ
の応力緩和のため積層されている。パッド１２からはＴ
ｉＷでなる密着層１５とＣｕシード層１６、更に数μｍ
厚みのＣｕをメッキ成膜した再配線層１８を有する。再
配線層１８上の所定領域には、第１のメタルボールを搭
載し熱処理によって溶着した球状ポスト２０が形成さ
れ、その周囲をエポキシ等の封止樹脂２１で包み、表面
はほぼ同一面で研削され、結果的にポスト２０側面は弓
形をなしている。露出した頭部に第２のメタルボールを
搭載した外部端子２２が、所望ポスト２０上に溶着形成
されている。内部素子からパッド１２、再配線層１８、
球状ポスト２０等を介して外部端子２２に電気的接続が
なされる。
【００３１】次に、第１の実施の形態に係る半導体装置
の製造方法を説明する。図２及び図３は、これを工程順
に説明するための概略断面図である。
の製造方法を説明する。図２及び図３は、これを工程順
に説明するための概略断面図である。
【００３２】図２（Ａ）に示すように、まず半導体素子
等が形成されたシリコン基板１１にパッド１２を含むＡ
ｌ合金の最終配線と、プラズマＣＶＤによってシリコン
窒化膜等の保護絶縁層１３を１０００ｎｍ程度成膜し、
所望領域の該絶縁層１３を選択エッチングして開孔す
る。更に応力緩和のため厚みが数十〜１００μｍ程度の
ポリイミド層１４を成膜しパッド開孔部を選択除去す
る。保護絶縁層１３とポリイミド層１４は同一フォトマ
スクで選択開孔してもよいが、パッド１２周辺の開孔段
差形状をテーパー化し、後述する再配線工程での段切れ
を防ぐ為に、別工程で行なった。又、感光性ポリイミド
を用いるとポリイミド層の開孔工程が簡略化される。次
いで、数十〜１００ｎｍ程度のＴｉＷ，１００〜１００
０ｎｍ程度のＣｕを連続スパッタして密着層１５及びシ
ード層１６を形成した後、フォトレジスト１７をパター
ニングしここに数百〜数千ｎｍ程度の厚みのＣｕを選択
電界メッキし、Ｃｕ表面の酸化を防ぐためのキャップメ
タルとして例えばＮｉを薄く連続メッキした再配線層１
８を形成する。密着層１５は、Ｔｉｗの他にＣｒ，Ｎ
ｉ，Ｔｉ，ＴｉＣｕ,Ｐｔ等高融点金属やその合金を適
用しても良い。またシード層１６にはＣｕの他にＮｉ、
ＡｇやＡｕもしくはこれらの合金も適用できる。更にキ
ャップメタルとしてＮｉの他に、Ａｕ，Ｐｔ，Ｐｄ等や
その合金も適用できる。
等が形成されたシリコン基板１１にパッド１２を含むＡ
ｌ合金の最終配線と、プラズマＣＶＤによってシリコン
窒化膜等の保護絶縁層１３を１０００ｎｍ程度成膜し、
所望領域の該絶縁層１３を選択エッチングして開孔す
る。更に応力緩和のため厚みが数十〜１００μｍ程度の
ポリイミド層１４を成膜しパッド開孔部を選択除去す
る。保護絶縁層１３とポリイミド層１４は同一フォトマ
スクで選択開孔してもよいが、パッド１２周辺の開孔段
差形状をテーパー化し、後述する再配線工程での段切れ
を防ぐ為に、別工程で行なった。又、感光性ポリイミド
を用いるとポリイミド層の開孔工程が簡略化される。次
いで、数十〜１００ｎｍ程度のＴｉＷ，１００〜１００
０ｎｍ程度のＣｕを連続スパッタして密着層１５及びシ
ード層１６を形成した後、フォトレジスト１７をパター
ニングしここに数百〜数千ｎｍ程度の厚みのＣｕを選択
電界メッキし、Ｃｕ表面の酸化を防ぐためのキャップメ
タルとして例えばＮｉを薄く連続メッキした再配線層１
８を形成する。密着層１５は、Ｔｉｗの他にＣｒ，Ｎ
ｉ，Ｔｉ，ＴｉＣｕ,Ｐｔ等高融点金属やその合金を適
用しても良い。またシード層１６にはＣｕの他にＮｉ、
ＡｇやＡｕもしくはこれらの合金も適用できる。更にキ
ャップメタルとしてＮｉの他に、Ａｕ，Ｐｔ，Ｐｄ等や
その合金も適用できる。
【００３３】次に、図２（Ｂ）に示すように、フォトレ
ジスト１７を剥離後、必要に応じフラックスを回転塗布
してから、再配線層１８の所望領域に直径が１００〜１
５０μｍ程度の第１のメタルボール２００を自動移載機
で搭載させる。ボール組成はＰｂ８５〜９７ｗｔ％／Ｓ
ｎの組成でなる高温ハンダ材を用いた。
ジスト１７を剥離後、必要に応じフラックスを回転塗布
してから、再配線層１８の所望領域に直径が１００〜１
５０μｍ程度の第１のメタルボール２００を自動移載機
で搭載させる。ボール組成はＰｂ８５〜９７ｗｔ％／Ｓ
ｎの組成でなる高温ハンダ材を用いた。
【００３４】次に、図２（Ｃ）に示すように、１８０〜
２３０℃程度の窒素雰囲気中で数〜１０分ほどの熱処理
をするとメタルボール２００が多少フローされて再配線
層１８に溶着し球状ポスト２０が形成される。
２３０℃程度の窒素雰囲気中で数〜１０分ほどの熱処理
をするとメタルボール２００が多少フローされて再配線
層１８に溶着し球状ポスト２０が形成される。
【００３５】その後、再配線層１８をマスクにイオンミ
ーリングを用いて不要領域のシード層１６と密着層１５
を選択除去することで、再配線が各々分離される。この
除去工程には、王水、硝酸第二セリウムアンモニウムや
水酸化カリウムの水溶液等のウエットエッチでも良い
が、再配線を構成する各金属層のサイドエッチや、厚み
減少を考慮するとドライエッチャーやミーリング等によ
るエッチバックが好ましい。又、エッチバックの工程
は、メタルボールの搭載前の工程で行なってもよいが、
キャップメタルの減少等を考慮すると、球状ポスト２０
を溶着した後が好ましい。
ーリングを用いて不要領域のシード層１６と密着層１５
を選択除去することで、再配線が各々分離される。この
除去工程には、王水、硝酸第二セリウムアンモニウムや
水酸化カリウムの水溶液等のウエットエッチでも良い
が、再配線を構成する各金属層のサイドエッチや、厚み
減少を考慮するとドライエッチャーやミーリング等によ
るエッチバックが好ましい。又、エッチバックの工程
は、メタルボールの搭載前の工程で行なってもよいが、
キャップメタルの減少等を考慮すると、球状ポスト２０
を溶着した後が好ましい。
【００３６】続いて、図３（Ａ）に示すように、モール
ド装置でエポキシ等の封止樹脂２１で球状ポスト２０が
充分覆うように封止し、更に、図３（Ｂ）に示すよう
に、グラインダーで該ポスト２０が露出するように研削
する。この時の研削量の管理は、球状ポスト２０の頂点
から最大径に達するまでの距離の１／５〜４／５の範囲
として、研削量のマージンは従来のＣｕポストを用いる
場合より十分に大きくできる。ここではポスト２０が封
止樹脂２１で上面から包まれるかたちをなすことがポイ
ントである。尚、樹脂２１の研削にはグラインダーを用
いたがウエーハ状のシリコン基板全面を一括機械研磨す
る方式あるいは、酸素やＣＦ4あるいはＮＦ3もしくはこ
れらの混合ガスを用いたドライエッチャーによるエッチ
バックも応用可能である。
ド装置でエポキシ等の封止樹脂２１で球状ポスト２０が
充分覆うように封止し、更に、図３（Ｂ）に示すよう
に、グラインダーで該ポスト２０が露出するように研削
する。この時の研削量の管理は、球状ポスト２０の頂点
から最大径に達するまでの距離の１／５〜４／５の範囲
として、研削量のマージンは従来のＣｕポストを用いる
場合より十分に大きくできる。ここではポスト２０が封
止樹脂２１で上面から包まれるかたちをなすことがポイ
ントである。尚、樹脂２１の研削にはグラインダーを用
いたがウエーハ状のシリコン基板全面を一括機械研磨す
る方式あるいは、酸素やＣＦ4あるいはＮＦ3もしくはこ
れらの混合ガスを用いたドライエッチャーによるエッチ
バックも応用可能である。
【００３７】次に、図３（Ｃ）に示すように、必要に応
じフラックスを塗布し、Ｐｂ／Ｓｎ６０〜７０ｗｔ％の
低温ハンダ材でなる第２のメタルボール２２０を自動移
載機で必要な球状ポスト２０上に配置し、１７０〜２０
０℃程度の窒素雰囲気で熱処理させると、図１に示すよ
うに、球状ポスト２０と溶着した外部端子２２が形成さ
れる。第２のメタルボール２２０の大きさは、ＢＧＡ
（Boll Grid Array）用に１５０〜３００μｍ径を用い
たが、用途によって特に限定されない。外部端子２２用
の第２のメタルボール２２０は、球状ポスト２０に用い
る第１のメタルボール２００より融点の低い材料を用い
た方が、熱処理時にポストの変形が少ないので、外部端
子形状のばらつきが少ない。又、外部端子としてメタル
ボール２２０を搭載する代わりに、印刷法、メッキ法や
メタルジェット法による外部端子用のハンダ層の形成も
考えられるが、工数やコスト、形状再現性はボール搭載
法に劣る。
じフラックスを塗布し、Ｐｂ／Ｓｎ６０〜７０ｗｔ％の
低温ハンダ材でなる第２のメタルボール２２０を自動移
載機で必要な球状ポスト２０上に配置し、１７０〜２０
０℃程度の窒素雰囲気で熱処理させると、図１に示すよ
うに、球状ポスト２０と溶着した外部端子２２が形成さ
れる。第２のメタルボール２２０の大きさは、ＢＧＡ
（Boll Grid Array）用に１５０〜３００μｍ径を用い
たが、用途によって特に限定されない。外部端子２２用
の第２のメタルボール２２０は、球状ポスト２０に用い
る第１のメタルボール２００より融点の低い材料を用い
た方が、熱処理時にポストの変形が少ないので、外部端
子形状のばらつきが少ない。又、外部端子としてメタル
ボール２２０を搭載する代わりに、印刷法、メッキ法や
メタルジェット法による外部端子用のハンダ層の形成も
考えられるが、工数やコスト、形状再現性はボール搭載
法に劣る。
【００３８】第１の実施の形態によれば、ポスト２０の
側面は弓形を保って封止樹脂２１で包み込まれるように
固定されている。従って後工程で生ずる各方向からの応
力に対しても、ポスト２０の密着力が確保され、特に従
来に比べ引っ張り方向の応力に対する密着力は大幅に改
善され、歩留まりや信頼性の向上が図れた。又、ポスト
２０の形成においては、厚いＣｕ層の為のメッキやフォ
ト工程を必要とせず、スループットやコストの改善がな
される。更に外部端子２２を構成する材料の融点をポス
ト２０の構成材料のそれより低くし、外部端子２２の形
状安定化も含めマザーボード等へのＣＳＰ装着歩留まり
と信頼性が確保される。
側面は弓形を保って封止樹脂２１で包み込まれるように
固定されている。従って後工程で生ずる各方向からの応
力に対しても、ポスト２０の密着力が確保され、特に従
来に比べ引っ張り方向の応力に対する密着力は大幅に改
善され、歩留まりや信頼性の向上が図れた。又、ポスト
２０の形成においては、厚いＣｕ層の為のメッキやフォ
ト工程を必要とせず、スループットやコストの改善がな
される。更に外部端子２２を構成する材料の融点をポス
ト２０の構成材料のそれより低くし、外部端子２２の形
状安定化も含めマザーボード等へのＣＳＰ装着歩留まり
と信頼性が確保される。
【００３９】（他の実施の形態）第１のメタルボール２
００を再配線層１８上に搭載して球状ポストを形成する
が、搭載時のアライメント誤差や、熱処理時にボールが
所定位置から外れてしまうことがまれにあった。従っ
て、図４（Ａ）に示すように、再配線層１８を形成する
為のフォト工程で、再配線層を形成する領域の更に内部
にパターンレジスト１７０を同一工程で形成しておき、
Ｃｕメッキで再配線層１８とＮｉのキャップ層を選択メ
ッキしてからレジスト１７,１７０を剥離すると、図４
（Ｂ）に示すように、第１のメタルボール２００を搭載
する再配線層１８領域に、へこみ部４０を形成すること
ができる。次にフラックスを回転塗布し、その上部にハ
ンダ材でなる第１のメタルボール２００を自動搭載す
る。続いて、図５（Ａ）に示すように、熱処理をすると
メタルボール２００が多少フローされて再配線層１８と
へこみ部４０に溶着した球状ポスト２０が形成される。
００を再配線層１８上に搭載して球状ポストを形成する
が、搭載時のアライメント誤差や、熱処理時にボールが
所定位置から外れてしまうことがまれにあった。従っ
て、図４（Ａ）に示すように、再配線層１８を形成する
為のフォト工程で、再配線層を形成する領域の更に内部
にパターンレジスト１７０を同一工程で形成しておき、
Ｃｕメッキで再配線層１８とＮｉのキャップ層を選択メ
ッキしてからレジスト１７,１７０を剥離すると、図４
（Ｂ）に示すように、第１のメタルボール２００を搭載
する再配線層１８領域に、へこみ部４０を形成すること
ができる。次にフラックスを回転塗布し、その上部にハ
ンダ材でなる第１のメタルボール２００を自動搭載す
る。続いて、図５（Ａ）に示すように、熱処理をすると
メタルボール２００が多少フローされて再配線層１８と
へこみ部４０に溶着した球状ポスト２０が形成される。
【００４０】その後、再配線層１８をマスクにイオンミ
ーリング等を用いて不要領域のシード層１６と密着層１
５を選択除去することで、再配線が各々分離される。
ーリング等を用いて不要領域のシード層１６と密着層１
５を選択除去することで、再配線が各々分離される。
【００４１】次に、図５（Ｂ）に示すように、モールド
装置でエポキシ等の封止樹脂２１で球状ポスト２０を充
分覆うように封止した後、グラインダーで、該ポスト２
０を露出させ、且つポスト２０が封止樹脂２１で上面か
ら包まれるかたちをなすように研削し、ハンダ材でなる
第２のメタルボール２２０を自動移載機で必要な球状ポ
スト２０上に配置し、１７０〜２００℃程度のベルト炉
を用いて熱処理させると、球状ポスト２０と溶着した外
部端子２２が形成される。第１のメタルボール２００の
大きさは直径が１００〜１５０μｍ，第２のメタルボー
ル２２０の大きさは１５０〜３００μｍ径を用いたが、
用途によって特に限定されるものではない。
装置でエポキシ等の封止樹脂２１で球状ポスト２０を充
分覆うように封止した後、グラインダーで、該ポスト２
０を露出させ、且つポスト２０が封止樹脂２１で上面か
ら包まれるかたちをなすように研削し、ハンダ材でなる
第２のメタルボール２２０を自動移載機で必要な球状ポ
スト２０上に配置し、１７０〜２００℃程度のベルト炉
を用いて熱処理させると、球状ポスト２０と溶着した外
部端子２２が形成される。第１のメタルボール２００の
大きさは直径が１００〜１５０μｍ，第２のメタルボー
ル２２０の大きさは１５０〜３００μｍ径を用いたが、
用途によって特に限定されるものではない。
【００４２】このようにしてなる半導体装置は、第１の
メタルボールの搭載アライメント誤差が数〜１０μｍ位
あっても、へこみ部４０が第１のメタルボール２００の
ガイドとなって、ポスト２０の想定座標位置に落とし込
み配列することができる。更にフラックスを塗布する場
合は、へこみ部４０がフラックス溜りとなるため、塗布
厚みを従来の１／２以下にしても、密着性や形状等に問
題は発生しなかった。
メタルボールの搭載アライメント誤差が数〜１０μｍ位
あっても、へこみ部４０が第１のメタルボール２００の
ガイドとなって、ポスト２０の想定座標位置に落とし込
み配列することができる。更にフラックスを塗布する場
合は、へこみ部４０がフラックス溜りとなるため、塗布
厚みを従来の１／２以下にしても、密着性や形状等に問
題は発生しなかった。
【００４３】又、へこみ部４０の効果として、熱処理装
置のばらつきで温度が高くなってしまった場合に再配線
層１８の表面をハンダが流れてしまうような現象がなく
なり、更に再配線層１８とポスト２０との密着面積が増
し強度も大きくなった。このように、工程を増加するこ
となく、ポストの密着強度や形状の安定化と、フラック
スコスト低減が可能となり、量産性の半導体装置を提供
できた。更にポストを持たず、直接外部端子を再配線層
から取り出すような構造を採る場合にも、このへこみ部
４０の形成は、フラックスの溜り，あるいはハンダ材の
位置や形状安定化に有効であった。
置のばらつきで温度が高くなってしまった場合に再配線
層１８の表面をハンダが流れてしまうような現象がなく
なり、更に再配線層１８とポスト２０との密着面積が増
し強度も大きくなった。このように、工程を増加するこ
となく、ポストの密着強度や形状の安定化と、フラック
スコスト低減が可能となり、量産性の半導体装置を提供
できた。更にポストを持たず、直接外部端子を再配線層
から取り出すような構造を採る場合にも、このへこみ部
４０の形成は、フラックスの溜り，あるいはハンダ材の
位置や形状安定化に有効であった。
【００４４】この他、実施の形態ではポストや外部端子
となるメタルボールは、ハンダ材を用いたが、図６に示
すように、内部に融点の高いＮｉ核５０を含み、外周が
従来のハンダ材で覆われたボールを試作適用した結果、
従来の場合に比べポスト２０や外部端子２２の形状の安
定化が図れた。マザーボードへＣＳＰを装着する工程に
おいては、ハンダ溶着の際に核の浮遊運動によ、外部端
子に高さがばらついても確実な接触と固定が確保され、
その結果溶着圧力や温度制御マージンが広がり、組み立
て歩留まりの向上が図れた。
となるメタルボールは、ハンダ材を用いたが、図６に示
すように、内部に融点の高いＮｉ核５０を含み、外周が
従来のハンダ材で覆われたボールを試作適用した結果、
従来の場合に比べポスト２０や外部端子２２の形状の安
定化が図れた。マザーボードへＣＳＰを装着する工程に
おいては、ハンダ溶着の際に核の浮遊運動によ、外部端
子に高さがばらついても確実な接触と固定が確保され、
その結果溶着圧力や温度制御マージンが広がり、組み立
て歩留まりの向上が図れた。
【００４５】尚、これまで説明した実施の形態において
は、半導体装置の配線がＡｌ合金で構成された場合につ
いて説明したが、Ｃｕや高融点金属材料もしくはそれら
の積層や合金配線層で形成されたものでも可能で、さら
に配線層の形成がダマシン法で行われる半導体装置にも
適用できる。特にＣｕを用いたダマシン配線にＣｕやＮ
ｉの再配線を形成する場合は、平坦性やパッド材との密
着相性が良好である。
は、半導体装置の配線がＡｌ合金で構成された場合につ
いて説明したが、Ｃｕや高融点金属材料もしくはそれら
の積層や合金配線層で形成されたものでも可能で、さら
に配線層の形成がダマシン法で行われる半導体装置にも
適用できる。特にＣｕを用いたダマシン配線にＣｕやＮ
ｉの再配線を形成する場合は、平坦性やパッド材との密
着相性が良好である。
【００４６】又、実施例でのメタルボールは、Ｐｂ／Ｓ
ｎ系ハンダのほかに、Ｐｂを含まないハンダ材としてＳ
ｎにＡｇ、ＣｕやＢｉ等を含む組成のハンダの適用も可
能であり、更にハンダ意外の材料として、Ｎｉ,Ｃｕ,Ａ
ｕやその他高融点金属、あるいは各種合金を素材とする
ボールの適用も可能である。
ｎ系ハンダのほかに、Ｐｂを含まないハンダ材としてＳ
ｎにＡｇ、ＣｕやＢｉ等を含む組成のハンダの適用も可
能であり、更にハンダ意外の材料として、Ｎｉ,Ｃｕ,Ａ
ｕやその他高融点金属、あるいは各種合金を素材とする
ボールの適用も可能である。
【００４７】更に、各メタルボールを溶着するにあたっ
てはベルト炉を用いていたが、ボール自動移載機におい
て、基板を加熱しながらボ−ル搭載と同時に加熱処理を
行ない、続けて溶着することもできる。
てはベルト炉を用いていたが、ボール自動移載機におい
て、基板を加熱しながらボ−ル搭載と同時に加熱処理を
行ない、続けて溶着することもできる。
【００４８】
【発明の効果】以上のように、本発明によれば、ウエー
ハレベルのＣＳＰにおて、搭載されたメタルボールによ
って球状ポスト及び外部端子が形成され、更に該ポスト
を封止樹脂で包むかたちとして、再配線からポストおよ
び外部端子強度を大きくし信頼性の高い半導体装置を低
コストで供給することができる。更にハンダ外部端子内
部に、該ハンダ材より高い融点の金属核を保有させるこ
とや、球状ポスト直下の再配線層に、メタルボールの配
列ガイドのためのへこみ部を形成すること等により、更
に各構成部材の形状ばらつきを抑え、ＣＳＰをマザーボ
ードへ装着する際の歩留まり向上や、半導体素子へ加わ
る応力緩和が図れ、信頼性が高く量産性に富んだ微細Ｃ
ＳＰ型の半導体装置を供給できる。
ハレベルのＣＳＰにおて、搭載されたメタルボールによ
って球状ポスト及び外部端子が形成され、更に該ポスト
を封止樹脂で包むかたちとして、再配線からポストおよ
び外部端子強度を大きくし信頼性の高い半導体装置を低
コストで供給することができる。更にハンダ外部端子内
部に、該ハンダ材より高い融点の金属核を保有させるこ
とや、球状ポスト直下の再配線層に、メタルボールの配
列ガイドのためのへこみ部を形成すること等により、更
に各構成部材の形状ばらつきを抑え、ＣＳＰをマザーボ
ードへ装着する際の歩留まり向上や、半導体素子へ加わ
る応力緩和が図れ、信頼性が高く量産性に富んだ微細Ｃ
ＳＰ型の半導体装置を供給できる。
【図１】本発明の第１の実施の形態に係わる半導体装置
の断面構造面である。
の断面構造面である。
【図２】本発明の第１の実施の形態に係わる半導体装置
の製造方法の一例を工程順に示す断面構造図である。
の製造方法の一例を工程順に示す断面構造図である。
【図３】図２に示す工程に続いて行われる本発明の第１
の実施の形態に係わる半導体装置の製造方法の一例を工
程順に示す断面構造図である。
の実施の形態に係わる半導体装置の製造方法の一例を工
程順に示す断面構造図である。
【図４】本発明の他の実施の形態に係わる半導体装置の
製造方法の一例を工程順に示す断面構造図である。
製造方法の一例を工程順に示す断面構造図である。
【図５】図４に示す工程に続いて行われる本発明の他の
実施の形態に係わる半導体装置の製造方法の一例を工程
順に示す断面構造図である
実施の形態に係わる半導体装置の製造方法の一例を工程
順に示す断面構造図である
【図６】本発明の更に他の実施の形態に係わる半導体装
置を示す断面構造図である。
置を示す断面構造図である。
【図７】従来の半導体装置の製造方法の一例を工程順に
示す断面構造図である。
示す断面構造図である。
【図８】図７に示す工程に続いて行われる従来の半導体
装置の製造方法の一例を工程順に示す断面構造図であ
る。
装置の製造方法の一例を工程順に示す断面構造図であ
る。
１１ シリコン基板 １２ パッド １３ 保護絶縁層 １４ ポリイミド層 １５ 密着層 １６ シード層 １７、１９、１７０ レシスト １８ 再配線層 ２０ 球状ポスト ２１ 封止樹脂 ２２ 外部端子 ３０ Ｃｕポスト ３１ バリア層 ４０ へこみ部 ５０ 核 ２００ 第１のメタルボール ２２０ 第２のメタルボール
Claims (12)
- 【請求項１】半導体装置の製造方法において、少なくと
も以下の工程（ａ）〜（ｄ）を含むことを特徴とする半
導体装置の製造方法。 （ａ）最終配線パッドから電極引き出し用の再配線層を
施す工程 （ｂ）前記再配線層の所望領域に球状ポストとなるメタ
ルボールを搭載する工程 （ｃ）樹脂にて封止を行った後に、前記樹脂の所望量を
除去し前記球状ポストの一部を露出させる工程、及び （ｄ）露出した前記球状ポストの上に外部端子を形成す
る工程。 - 【請求項２】請求項１において、 前記工程（ｃ）において、前記樹脂の除去量は、上面か
ら球状ポストの最大径に達するまでとすることを特徴と
する半導体装置の製造方法。 - 【請求項３】請求項１において、 前記工程（ｄ）において、前記外部端子は、前記球状ポ
ストより融点の低い組成材料でなることを特徴とする半
導体装置の製造方法。 - 【請求項４】請求項１において、 前記工程（ｄ）の後に、ダイシングを施してチップ毎に
固片化する工程をさらに有することを特徴とする半導体
装置の製造方法。 - 【請求項５】チップサイズパッケージ型の半導体装置で
あって、最終配線のパッド開孔部から再配線層を施し、
前記再配線層の所望領域に封止樹脂で一部を囲まれたメ
タルボールでなる球状ポストを有し、前記球状ポストの
上に外部端子が形成されてなることを特徴とする半導体
装置。 - 【請求項６】請求項５において、 前記半導体装置は、半導体ウエハーであることを特徴と
する半導体装置。 - 【請求項７】請求項５において、 前記再配線層、前記球状ポスト、及び前記外部端子が形
成された後に半導体チップ毎に固片化されてなることを
特徴とする半導体装置。 - 【請求項８】請求項５において、 半導体ウエハーを半導体チップ毎に固片化した後に、前
記再配線層、前記球状ポスト、及び前記外部端子が形成
されてなることを特徴とする半導体装置。 - 【請求項９】請求項５において、 前記球状ポスト及び前記外部端子は、搭載メタルボール
で形成されていることを特徴とする半導体装置。 - 【請求項１０】請求項９において、 前記球状ポスト及び前記外部端子を構成する搭載メタル
ボールは、ハンダ材で形成されていることを特徴とする
半導体装置。 - 【請求項１１】最終配線パッドから電極引き出し用の再
配線層において、ポストあるいは外部端子が搭載される
領域の再配線層の膜厚の一部が、再配線層を主体的に形
成する厚みより薄くなっていることを特徴とする半導体
装置。 - 【請求項１２】チップサイズパッケージ型の半導体装置
であって、少なくともポストあるいは外部端子は、表面
がハンダ材で構成され、内部に該ハンダ材より融点の高
い金属核を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055864A JP3750468B2 (ja) | 2000-03-01 | 2000-03-01 | 半導体ウエハーの製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055864A JP3750468B2 (ja) | 2000-03-01 | 2000-03-01 | 半導体ウエハーの製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244287A true JP2001244287A (ja) | 2001-09-07 |
| JP3750468B2 JP3750468B2 (ja) | 2006-03-01 |
Family
ID=18576914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000055864A Expired - Fee Related JP3750468B2 (ja) | 2000-03-01 | 2000-03-01 | 半導体ウエハーの製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3750468B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291791A (ja) * | 2000-04-04 | 2001-10-19 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| US6664644B2 (en) | 2001-08-03 | 2003-12-16 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| JP2004080006A (ja) * | 2002-06-18 | 2004-03-11 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2006165393A (ja) * | 2004-12-09 | 2006-06-22 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| KR100735074B1 (ko) | 2006-02-06 | 2007-07-06 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| CN100370598C (zh) * | 2004-01-22 | 2008-02-20 | 国际商业机器公司 | 制造铜叠层感应器的方法 |
| EP1988573A2 (en) * | 2007-04-30 | 2008-11-05 | Broadcom Corporation | Highly reliable low-cost structure for wafer-level ball grid array packaging |
| US7638406B2 (en) | 2004-01-29 | 2009-12-29 | International Business Machines Corporation | Method of fabricating a high Q factor integrated circuit inductor |
| US7727877B2 (en) | 2007-11-08 | 2010-06-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a wafer level package that uses the same seed layer for selectively electroplating a rewiring pattern and a conductive pillar |
| JP2010183122A (ja) * | 2010-05-27 | 2010-08-19 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP2012523679A (ja) * | 2009-04-08 | 2012-10-04 | パック テック−パッケージング テクノロジーズ ゲーエムベーハー | 基板接触のためのコンタクト配置 |
| US9343395B2 (en) | 2012-07-17 | 2016-05-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of same |
| CN109119382A (zh) * | 2017-06-26 | 2019-01-01 | 台湾积体电路制造股份有限公司 | 封装结构 |
-
2000
- 2000-03-01 JP JP2000055864A patent/JP3750468B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291791A (ja) * | 2000-04-04 | 2001-10-19 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP4626008B2 (ja) * | 2000-04-04 | 2011-02-02 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
| US6664644B2 (en) | 2001-08-03 | 2003-12-16 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| JP2004080006A (ja) * | 2002-06-18 | 2004-03-11 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| CN100370598C (zh) * | 2004-01-22 | 2008-02-20 | 国际商业机器公司 | 制造铜叠层感应器的方法 |
| US7829427B2 (en) | 2004-01-29 | 2010-11-09 | International Business Machines Corporation | Method of fabricating a high Q factor integrated circuit inductor |
| US7638406B2 (en) | 2004-01-29 | 2009-12-29 | International Business Machines Corporation | Method of fabricating a high Q factor integrated circuit inductor |
| JP2006165393A (ja) * | 2004-12-09 | 2006-06-22 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| KR100735074B1 (ko) | 2006-02-06 | 2007-07-06 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| EP1988573A2 (en) * | 2007-04-30 | 2008-11-05 | Broadcom Corporation | Highly reliable low-cost structure for wafer-level ball grid array packaging |
| US7727877B2 (en) | 2007-11-08 | 2010-06-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a wafer level package that uses the same seed layer for selectively electroplating a rewiring pattern and a conductive pillar |
| JP2012523679A (ja) * | 2009-04-08 | 2012-10-04 | パック テック−パッケージング テクノロジーズ ゲーエムベーハー | 基板接触のためのコンタクト配置 |
| JP2010183122A (ja) * | 2010-05-27 | 2010-08-19 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| US9343395B2 (en) | 2012-07-17 | 2016-05-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of same |
| US9704805B2 (en) | 2012-07-17 | 2017-07-11 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of same |
| CN109119382A (zh) * | 2017-06-26 | 2019-01-01 | 台湾积体电路制造股份有限公司 | 封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3750468B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001244372A (ja) | 半導体装置およびその製造方法 | |
| JP4809957B2 (ja) | 半導体装置の製造方法 | |
| JP4126891B2 (ja) | 半導体装置の製造方法 | |
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US6258705B1 (en) | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip | |
| JP2001244287A (ja) | 半導体装置およびその製造方法 | |
| US20070224798A1 (en) | Semiconductor device and medium of fabricating the same | |
| JP2003051569A (ja) | 半導体装置及びその製造方法 | |
| JP3672297B2 (ja) | 半導体装置の製造方法 | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000228423A (ja) | 半導体装置及びその製造方法 | |
| JP3813367B2 (ja) | 半導体装置およびその製造方法 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| JP2003068779A (ja) | 半導体装置及びその製造方法 | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| JP2000195862A (ja) | 半導体装置およびその製造方法 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP2001007135A (ja) | 半導体装置の製造方法 | |
| JP4462664B2 (ja) | チップサイズパッケージ型の半導体装置 | |
| JP2004273592A (ja) | 半導体装置及びその製造方法 | |
| JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
| KR101009158B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| JP2001110828A (ja) | 半導体装置の製造方法 | |
| US7019405B2 (en) | Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |