JP4626008B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4626008B2 JP4626008B2 JP2000102429A JP2000102429A JP4626008B2 JP 4626008 B2 JP4626008 B2 JP 4626008B2 JP 2000102429 A JP2000102429 A JP 2000102429A JP 2000102429 A JP2000102429 A JP 2000102429A JP 4626008 B2 JP4626008 B2 JP 4626008B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wafer
- conductive
- wiring
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ウェハの状態で半導体チップのパッケージ化が実現される、いわゆるウェハレベルＣＳＰタイプの半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の製造業界においては、パッケージ化される一つの半導体装置を更に小型にするための努力が続けられている。半導体装置の小型化を実現するための最初の努力は、半導体チップ自体のサイズを小さくすることである。半導体チップを小さくすることによって、１枚のウェハから取得できるチップ数が増加して、その製造コストが引き下げられると共に、各素子間における電子の移動距離を短くすることができるので、その動作速度が向上する。微細加工技術の発達によって、同じ機能を有する半導体装置のチップサイズをより小さいものにすることが可能となった。現在の最先端のデザインルールは、０．１８μｍ以下であり、これによれば、１つの半導体チップ上に２０００万個以上のトランジスタを作り込むことが可能である。
【０００３】
半導体装置の小型化を実現するため、次の努力は、内蔵する半導体チップのサイズに対して、これを封止するパッケージのサイズをできるだけ近いものとすることである。この努力に対する一つの成果として、チップサイズパッケージ(Chip Size Package:CSP)あるいはチップスケールパッケージ(Chip Scale Package)と呼ばれるタイプの半導体装置が生まれた。チップサイズパッケージは、半導体装置を実装するプリント配線基板に対する接続端子(例えば、半田ボール。以下、外部接続端子という)を、半導体チップの面上に２次元的に配置するなどして、パッケージのサイズをチップサイズに近づけることに成功している。上記パッケージサイズを半導体チップサイズに近づくよう小さくすることによって、その実装面積が小さくなると共に、チップ上の電極と外部接続端子とを結ぶ配線長が短くなり、これによって上記半導体チップ自体を小さくした場合と同様に、半導体装置の動作速度が向上した。
【０００４】
その一方で、パッケージサイズを小さくしても、あまり製造コストを下げられないという問題があった。これは、パッケージのプロセスは、ウェハから切り出した個々の半導体チップ毎に行われるため、パッケージサイズを小さくしても、そのプロセス工数は一定であり、その生産性に変化がないからである。
【０００５】
このような背景から、ウェハ状態のまま半導体チップをパッケージ化する技術(以下、ウェハレベルＣＳＰという)が提案され、各社により実用化に向けての開発が進められている。ウェハレベルＣＳＰとは、個々の半導体チップをウェハから切り出す前の段階で、そのパッケージ化を施す半導体製造技術である。ウェハレベルＣＳＰにおいては、パッケージプロセスが、ウェハプロセスと一体にできるので、パッケージコスト、延いては半導体装置の製造コストを大幅に下げられる利点がある。ウェハレベルＣＳＰの更に詳細な内容については、「日経ＢＰ社刊 日経マイクロデバイス １９９８年８月号 ４４〜７１頁」を参照されたい。
【０００６】
【発明が解決しようとする課題】
一方で、ウェハレベルＣＳＰにおいては、従来のＣＳＰ型半導体装置と同様に、プリント配線基板に対する実装信頼性の問題がある。この種の半導体装置に対する温度サイクル試験において、プリント配線基板への外部接続端子の接合部にクラックが発生し、オープン不良となることがある。主たる原因は、シリコンからなる半導体チップとＦＲ４等からなるプリント配線基板との線膨張係数差に基づく応力によるもので、ウェハレベルＣＳＰの設計においてはこれを緩和する手段を講じなければならない。
【０００７】
そこで、上記半導体チップとプリント配線基板との間の線膨張係数差を吸収し、これによる応力を緩和する好適な方法として、半導体チップ主面の配線パターン上に、金属製の支柱を形成し、該支柱上に半田ボール等の外部接続端子を接合した構造のものが提案されている。該半導体装置においては、上記半導体チップの主面及び支柱の周囲は樹脂によって覆われている。プリント配線基板に直接接合される外部接続端子と、半導体チップとの間に、上記支柱を介在させることによって、上記応力の発生時に該支柱部分の変形によってこれを緩和することができる。
【０００８】
その一方で、上記金属製支柱を備えた半導体装置は、以下のような問題点を有している。
(１)金属製支柱を半導体チップの主面上に形成するのに時間及びコストが掛かる。すなわち、上記金属製支柱は、配線パターン上に金属めっき(例えば、銅めっき)を積層することによって成形される。上記応力を緩和するために、該支柱を１００μｍ以上の高さにする必要があり、めっき法によりこの支柱を形成するためには２時間以上掛かる。半導体装置の実装信頼性を更に改善するためには、支柱を更に高くする必要が生じるが(例えば、２００μｍ以上)、必要な時間及びコストの面からその実現は極めて困難である。
(２)めっき法により金属製支柱を形成する場合、それらの形状、材質などを自由に選択できないため、目的とするパッケージの設計の自由度を制限する。
【０００９】
従って、本発明の目的は、ウェハレベルＣＳＰと呼ばれる半導体装置において、その実装信頼性を保証しつつ、その生産性を改善することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、半導体基板の主面に形成されている電気回路に電気的に接続されている電極パッドを有する半導体チップと、上記半導体チップ上に設けられており、上記電極パッドに電気的に接続されている略球状の導電性支柱と、上記半導体チップ上に上記導電性支柱の頂部が露出するように形成されている樹脂と、上記導電性支柱の頂部に設けられている外部接続端子とを有する。
【００１１】
好適な実施形態においては、上記電極パッドと上記導電性支柱とが上記半導体チップ上に形成されている配線により電気的に接続されている。また、上記外部接続端子が半田ボールであることが好ましく、更に好ましくは、上記導電性支柱が略球状の銅ボールと当該銅ボールの表面を覆う半田により構成されている。更には、上記導電性支柱の高さが２００μｍ以上であることが好ましい。
【００１２】
また、本発明の半導体装置の製造方法は、電気回路と当該電気回路に電気的に接続されている電極パッドとを有する半導体素子が形成されているウェハを用意する工程と、上記半導体素子上に外部接続端子と上記電極パッドとを電気的に接続するための配線を形成する工程と、上記配線の所定の位置に予め形成された導電性支柱を接続する工程と、上記半導体素子上に上記導電性支柱の頂部が露出するように樹脂を形成する工程と、上記導電性支柱の頂部に外部接続端子を形成する工程と、上記ウェハをダイシングして外部接続端子が形成された半導体装置を得る工程とを有する。
【００１３】
また、上記樹脂を形成する工程が、上記半導体チップ上に軟性の樹脂を供給して硬化させる工程と、上記樹脂の表面及び上記導電性支柱の上部を研削して上記導電性支柱の頂部を露出させる工程とを含むことが好ましい。
【００１４】
本発明においては、導電性支柱を配線の所定の位置に載置、接続することで外部接続端子のための支柱を形成できるので、従来のメッキ法による支柱の形成に比べて極めて短時間に目的の高さの支柱を得ることができる。これにより、支柱の設計の自由度を高め、それによりパッケージの実装信頼性を得るに必要かつ十分な寸法、形状及び材質の支柱を得ることができる。
【００１５】
また、上記導電性支柱が略球状の銅ボールと当該銅ボールの表面を覆う半田により構成されていることが好ましく、上記導電性支柱を接続する工程が、上記導電性支柱を上記配線の所定の位置に載置する工程と、上記導電性支柱の表面の半田を溶融して上記配線の所定の位置に当該導電性支柱を接続する工程とを含むことが好ましい。更には、上記外部接続端子を形成する工程が、上記導電性支柱の頂部に半田ボールを載置する工程と、上記半田ボールを溶融して当該半田ボールを上記導電性支柱に接続する工程とを含むことが好ましい。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態を図面に沿って説明する。本実施形態に係る半導体装置の製造方法においては、半導体素子を形成したウェハの状態で、パッケージプロセスが実施され、最後にウェハをダイシングした段階で、パッケージ化された半導体装置が得られる。本実施形態に係る製造方法は、半導体素子を形成したウェハの表面に、必要な配線を施し、この上に予め別工程で用意した導電性ボールを接続し、ウェハ表面を樹脂で覆い、外部接続端子である半田ボールを移載し、半導体素子の境界線に沿ってウェハをダイシングして個々のパッケージを得る工程を含んでいる。これらの具体的な工程を、図１〜図４に沿って順次説明する。なお、当業者であれば、これらの図が、説明のために誇張して示されていることが理解されるであろう。また、図では、ウェハの一部の断面(２つの半導体装置に対応するもの)のみが示されているが、図で示す各工程に従って、ウェハの全域に亘って以下に説明する処理が実施されることが理解されるであろう。
【００１７】
図示した各工程に先立って、通常のウェハプロセスが実施され、シリコンウェハの表面上にマトリクス状に配列された半導体素子が形成される。ここでは、一つの半導体装置に対応して形成されるウェハ上の一つの回路パターンを半導体素子と呼ぶ。ウェハ表面には、各半導体素子から引き出された複数の電極パッドが露出され、後の工程で各電極パッドと外部接続端子とが電気的に接続される。
【００１８】
図１に示す本実施形態に係る最初の工程(Ａ)において、上記ウェハプロセスの工程で半導体素子を形成したウェハ１０の表面に、感光性ポリイミド樹脂の層１２が形成される。この層１２は、ウェハ１０の全域に亘り、一旦電極パッド１０ａを覆う。この層１２は、比較的脆いシリコンウェハの表面を覆い、完成されたパッケージの外側から与えられる衝撃が、ウェハ表面に伝播するのを緩和する。次に、工程(Ｂ)で、フォトマスクを用いて、電極パッド１０ａに対応する領域及び半導体素子の境界線に沿う領域をマスクし、感光性ポリイミド樹脂を感光した後に、上記領域上のポリイミド樹脂をエッチング除去する。
【００１９】
次に、ウェハ上に金属配線を形成するために、図１の工程(Ｃ)〜図２の工程(Ｊ)を実施する。始めに、工程(Ｃ)において、イオンスパッタ法を用いてウェハ表面にチタンタングステン(TiW)を堆積させた後、その上にクロム(Cr)、ニッケル(Ni)等のバリアメタル１４を形成する。その後、工程(Ｄ)で、配線を形成するためにレジスト１６をホトリソグラフィ技術により形成し、工程(Ｅ)で、銅(Cu)を露出されたバリアメタル１４上にめっきし、配線１８を形成する。
【００２０】
そして、図２の工程(Ｆ)において、再度、イオンスパッタ法によりウェハ表面にチタンタングステン(TiW)を堆積させた後、金(Au)、パラジウム(Pd)その他の酸化し難い貴金属２０を上記配線１８上に蒸着する。次に、工程(Ｇ)において上記レジスト１６を除去し、工程(Ｈ)で、その上にメタルエッチングをおこなうため再度レジスト２２をホトリソグラフィ技術により形成する。さらに、工程(Ｉ)で配線部以外のバリアメタル１４のエッチングを行い、工程(Ｊ)でレジスト２２の除去を再度行う。以上の工程を経て、ウェハ１０上に導電性ボール及び外部接続端子を接続するための配線１８が形成される。
【００２１】
次に、上記配線１８上に導電性支柱を形成するために、図３の工程(Ｋ)〜(Ｎ)を実施する。本発明の製造方法においては、配線１８上に導電性支柱を形成するために、別の工程で用意した導電性ボール２８を用いる。導電性ボールは、配線１８と後述する外部接続端子である半田ボール３４とを電気的に接続すると共に、パッケージをプリント基板に実装したときに生じうる、配線側(すなわち半導体チップ)と半田ボール側(すなわち、プリント基板)との間の線膨張係数差による応力を緩和するよう機能する。この導電性ボールを別工程で形成し、ウェハ上に移載し、配線１８に接続することによって導電性支柱が形成される。一つの実施形態において、導電性ボールには銅をコアにして表面を半田で覆った球状のものを使用することができる。
【００２２】
後述するように、このような構造の導電性ボールは、外側の半田により配線及び外部接続端子との接続性を良好にすると共に、中心の銅によってリフロー時の形状の崩れを防止する。この目的から、配線及び外部接続端子との接続性が保たれるなら、導電性ボールは全体を銅のような高伝導のもので形成しても良いであろう。この場合、半田ペーストを用いて配線上に導電性ボールを接続する。また、形状の一定性、すなわち実装後に形が大きく崩れないことが保証されるなら、全体を半田で形成しても良いであろう。更に導電性ボールの中心の金属は銅以外の半田に対する拡散係数の低い金属で形成しても良い。一つの実施形態において銅の回りの半田の厚みはおよそ２０μｍである。
【００２３】
まず、図３の工程(Ｋ)で、該導電性ボールを接続するのに先立って、その位置に、レジスト２４による開口２４ａを形成する。すなわちウェハ上に配線１８を覆うようにレジスト２４を形成し、ホトリソグラフィ技術により開口２４ａの部分のみを除去する。これにより、導電性ボールが接続される開口２４ａの位置で配線が露出される。次に、工程(Ｌ)で、半田ペースト２６を該開口２４ａにスクリーン印刷で供給する。続いて、予め用意された導電性ボール２８を図示しないハンドラにより吸着して、開口２４ａ上に移載する。そして、一括リフローによりボール表面の半田及び半田ペースト２６を溶融して配線１８上に接続し、略球状の導電性支柱を得る。
当業者であれば、ＢＧＡ(Ball grid array)における外部接続端子としての半田ボールの実装法と類似の方法が、ここでも採用できることを理解するであろう。所定の吸着治具により多数の導電性ボール２８を一括吸着し、その下面にフラックスを転写したのちに、開口２４ａ上に各導電性ボールを移載する。この状態でウェハ１０をリフロー炉に通して、各導電性ボール２８の表面の半田及び開口２４ａ内の半田ペースト２６を溶融し、配線１８上に導電性ボール２８を接続することができる。一つの実施例において、２４０℃ｍａｘ．の温度、及び０．５ｍ／分のベルトスピードの条件でリフローを行った。この場合、工程(Ｌ)〜(Ｍ)を実施するのに掛かった時間は、およそ１０分程度であった。次の工程(Ｎ)において、ウェハ１０の表面を覆っているレジスト２４を除去し、これによって配線上に導電性支柱３０が形成される。
【００２４】
導電性ボール２８の接続後、図４の工程(Ｏ)でパッケージ樹脂３２がウェハ１０上に供給され、その表面の全域に均一に広げられる。均一に広げられたパッケージ樹脂３２の高さは、導電性支柱３０を完全に覆うか、図のように導電性支柱３０の上部に僅かな領域を残す程度である。パッケージ樹脂３２をウェハ上に均一に供給するために、スピンコート法、スクリーン印刷法その他の樹脂の供給方法が採用できる。そして、液状あるいはゲル状の樹脂３２は、所定時間キュアリングすることによって硬化される。本発明の実施に際し、パッケージ樹脂３２は、好適には感光性ポリイミド樹脂である。次に、工程(Ｐ)において、パッケージ樹脂３２の表面全域をグラインダその他の研削装置を用いて研削又は研磨して平滑にする。このとき、導電性支柱３０の上部も共に研削され、これによって導電性支柱３０が露出され、ここに平滑な円形の領域３０ａが形成される。導電性ボール２８として、コアを銅とし、これを半田で覆ったものを用いた場合、その表面の研削又は研磨により、好適には内部の銅が領域３０ａの一部として露出する。好適な実施形態において、使用される導電性ボール２８の径は例えば４００μｍであり、これを配線上に接続後、上記研削を行った残りボール高さは、２００μｍ以上、好ましくは３００μｍ未満のものである。
【００２５】
次に、外部接続端子としての半田ボール３４の接続を行うため図４の工程(Ｑ)を実施する。先の工程(Ｋ)〜(Ｍ)と同様に、上記研削されたウェハの表面上にレジストを塗布したのち、エッチングにより上記導電性支柱の平滑な領域上を除去し、ここに半田ペーストをスクリーン印刷法により充填する。次いで、別の工程で作成された半田ボール３４を、この平滑な領域３０ａ上に移載し、一括リフローにより固定する。リフローにより半田ボール３４は平滑な領域３０ａ上で溶融され、この領域３０ａの広い接触面積を介して強固に接合される。続く、工程(Ｒ)において、ダイシングソー３６を用いて、ウェハ１０をダイシングし、パッケージ化された半導体装置３８を得る。
【００２６】
図５は、本発明に係る製造方法により得られる半導体装置の一例を示している。また、図６は、その要部を拡大した図である。これら図において半導体装置３８の実装面側(図では上側)には、外部接続端子として、多数の半田ボール３４が２次元的に配列されている。各半田ボール３４は、パッケージ樹脂３２に覆われた導電性支柱３０及び配線１８によって、半導体装置３８の各電極パッド１０ａと電気的に接続されている。
【００２７】
図６には、ウェハ１０上に、感光性ポリイミド樹脂１２、配線１８及び導電性支柱３０及び半田ボール３４が形成された半導体装置３８の様子が示されている。半導体装置３８の上記製造工程で示されるように、電極パッド１０ａ上の配線１８と、半田ボール３４とは、別工程で製造した導電性ボール２８を接続することにより得られる導電性支柱３０を介して電気的に接続されている。このような導電性ボールは、略球状の部材を用いることによって、その接触面積を比較的大きくとれる利点がある。これらの部材間における接触面積の増大が、部材間相互の接続信頼性を高め、また伝導性を高めるものであることが当業者において理解されるであろう。
【００２８】
図７は、本発明の製造方法により作られる半導体装置の他の形態の要部を拡大して示している。図の半導体装置７０は、ＬＧＡ(Land grid array)構造のパッケージを備えている。すなわち、図の半導体装置７０は、半田ペーストにより形成されるランド７１を、プリント基板への外部接続端子として備える。ランド７１の形成は、先の実施形態における工程(Ｑ)において、半田ボールを移載することなく、領域３０ａ上に半田ペーストを塗布した後、これを一括リフローすることにより形成する。
【００２９】
以上、本発明の実施形態を図面に沿って説明した。本発明の適用範囲は特許請求の範囲の記載に従ってのみ限定され、上記実施形態において示した事項によって限定されないことは明らかである。上記実装形態において、導電性支柱を形成するために、略球状の導電性ボールを用いた。本発明の目的に従えば、それが別工程で製造されるものである限り、その形状は円柱状、円錐状、角柱状及び楕円状などであってよい。
【００３０】
【発明の効果】
以上の如く本発明によれば、ウェハレベルＣＳＰと呼ばれる半導体装置において、その実装信頼性を保証しつつ、従来めっき法で問題となっていたその生産性及びコストを改善することができる。
【００３１】
また、本発明の製造方法によれば、２００μｍ以上の高さを有する導電性支柱を容易に得ることができるので、部材間の線膨張係数差に起因する応力の発生を抑えることが容易になり、この種の半導体装置の実装信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図２】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図３】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図４】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図５】本発明に係る製造方法により得られるＢＧＡタイプの半導体装置の概略断面図である。
【図６】図５の半導体装置の要部を拡大した図である。
【図７】本発明に係る製造方法により得られるＬＧＡタイプの半導体装置の要部を拡大した図である。
【符号の説明】
１０ ウェハ
１０ａ 電極パッド
１２ 感光性ポリイミド樹脂
１４ バリアメタル
１６ レジスト
１８ 配線
２０ 貴金属
２２ レジスト
２４ レジスト
２４ａ 開口
２６ 半田ペースト
２８ 導電性ボール
３０ 導電性支柱
３０ａ 半田ボール接続領域
３２ パッケージ樹脂
３４ 半田ボール
３６ ダイシングソー
３８ 半導体装置
７０ 半導体装置
７１ ランド
【発明の属する技術分野】
本発明は、ウェハの状態で半導体チップのパッケージ化が実現される、いわゆるウェハレベルＣＳＰタイプの半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の製造業界においては、パッケージ化される一つの半導体装置を更に小型にするための努力が続けられている。半導体装置の小型化を実現するための最初の努力は、半導体チップ自体のサイズを小さくすることである。半導体チップを小さくすることによって、１枚のウェハから取得できるチップ数が増加して、その製造コストが引き下げられると共に、各素子間における電子の移動距離を短くすることができるので、その動作速度が向上する。微細加工技術の発達によって、同じ機能を有する半導体装置のチップサイズをより小さいものにすることが可能となった。現在の最先端のデザインルールは、０．１８μｍ以下であり、これによれば、１つの半導体チップ上に２０００万個以上のトランジスタを作り込むことが可能である。
【０００３】
半導体装置の小型化を実現するため、次の努力は、内蔵する半導体チップのサイズに対して、これを封止するパッケージのサイズをできるだけ近いものとすることである。この努力に対する一つの成果として、チップサイズパッケージ(Chip Size Package:CSP)あるいはチップスケールパッケージ(Chip Scale Package)と呼ばれるタイプの半導体装置が生まれた。チップサイズパッケージは、半導体装置を実装するプリント配線基板に対する接続端子(例えば、半田ボール。以下、外部接続端子という)を、半導体チップの面上に２次元的に配置するなどして、パッケージのサイズをチップサイズに近づけることに成功している。上記パッケージサイズを半導体チップサイズに近づくよう小さくすることによって、その実装面積が小さくなると共に、チップ上の電極と外部接続端子とを結ぶ配線長が短くなり、これによって上記半導体チップ自体を小さくした場合と同様に、半導体装置の動作速度が向上した。
【０００４】
その一方で、パッケージサイズを小さくしても、あまり製造コストを下げられないという問題があった。これは、パッケージのプロセスは、ウェハから切り出した個々の半導体チップ毎に行われるため、パッケージサイズを小さくしても、そのプロセス工数は一定であり、その生産性に変化がないからである。
【０００５】
このような背景から、ウェハ状態のまま半導体チップをパッケージ化する技術(以下、ウェハレベルＣＳＰという)が提案され、各社により実用化に向けての開発が進められている。ウェハレベルＣＳＰとは、個々の半導体チップをウェハから切り出す前の段階で、そのパッケージ化を施す半導体製造技術である。ウェハレベルＣＳＰにおいては、パッケージプロセスが、ウェハプロセスと一体にできるので、パッケージコスト、延いては半導体装置の製造コストを大幅に下げられる利点がある。ウェハレベルＣＳＰの更に詳細な内容については、「日経ＢＰ社刊 日経マイクロデバイス １９９８年８月号 ４４〜７１頁」を参照されたい。
【０００６】
【発明が解決しようとする課題】
一方で、ウェハレベルＣＳＰにおいては、従来のＣＳＰ型半導体装置と同様に、プリント配線基板に対する実装信頼性の問題がある。この種の半導体装置に対する温度サイクル試験において、プリント配線基板への外部接続端子の接合部にクラックが発生し、オープン不良となることがある。主たる原因は、シリコンからなる半導体チップとＦＲ４等からなるプリント配線基板との線膨張係数差に基づく応力によるもので、ウェハレベルＣＳＰの設計においてはこれを緩和する手段を講じなければならない。
【０００７】
そこで、上記半導体チップとプリント配線基板との間の線膨張係数差を吸収し、これによる応力を緩和する好適な方法として、半導体チップ主面の配線パターン上に、金属製の支柱を形成し、該支柱上に半田ボール等の外部接続端子を接合した構造のものが提案されている。該半導体装置においては、上記半導体チップの主面及び支柱の周囲は樹脂によって覆われている。プリント配線基板に直接接合される外部接続端子と、半導体チップとの間に、上記支柱を介在させることによって、上記応力の発生時に該支柱部分の変形によってこれを緩和することができる。
【０００８】
その一方で、上記金属製支柱を備えた半導体装置は、以下のような問題点を有している。
(１)金属製支柱を半導体チップの主面上に形成するのに時間及びコストが掛かる。すなわち、上記金属製支柱は、配線パターン上に金属めっき(例えば、銅めっき)を積層することによって成形される。上記応力を緩和するために、該支柱を１００μｍ以上の高さにする必要があり、めっき法によりこの支柱を形成するためには２時間以上掛かる。半導体装置の実装信頼性を更に改善するためには、支柱を更に高くする必要が生じるが(例えば、２００μｍ以上)、必要な時間及びコストの面からその実現は極めて困難である。
(２)めっき法により金属製支柱を形成する場合、それらの形状、材質などを自由に選択できないため、目的とするパッケージの設計の自由度を制限する。
【０００９】
従って、本発明の目的は、ウェハレベルＣＳＰと呼ばれる半導体装置において、その実装信頼性を保証しつつ、その生産性を改善することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、半導体基板の主面に形成されている電気回路に電気的に接続されている電極パッドを有する半導体チップと、上記半導体チップ上に設けられており、上記電極パッドに電気的に接続されている略球状の導電性支柱と、上記半導体チップ上に上記導電性支柱の頂部が露出するように形成されている樹脂と、上記導電性支柱の頂部に設けられている外部接続端子とを有する。
【００１１】
好適な実施形態においては、上記電極パッドと上記導電性支柱とが上記半導体チップ上に形成されている配線により電気的に接続されている。また、上記外部接続端子が半田ボールであることが好ましく、更に好ましくは、上記導電性支柱が略球状の銅ボールと当該銅ボールの表面を覆う半田により構成されている。更には、上記導電性支柱の高さが２００μｍ以上であることが好ましい。
【００１２】
また、本発明の半導体装置の製造方法は、電気回路と当該電気回路に電気的に接続されている電極パッドとを有する半導体素子が形成されているウェハを用意する工程と、上記半導体素子上に外部接続端子と上記電極パッドとを電気的に接続するための配線を形成する工程と、上記配線の所定の位置に予め形成された導電性支柱を接続する工程と、上記半導体素子上に上記導電性支柱の頂部が露出するように樹脂を形成する工程と、上記導電性支柱の頂部に外部接続端子を形成する工程と、上記ウェハをダイシングして外部接続端子が形成された半導体装置を得る工程とを有する。
【００１３】
また、上記樹脂を形成する工程が、上記半導体チップ上に軟性の樹脂を供給して硬化させる工程と、上記樹脂の表面及び上記導電性支柱の上部を研削して上記導電性支柱の頂部を露出させる工程とを含むことが好ましい。
【００１４】
本発明においては、導電性支柱を配線の所定の位置に載置、接続することで外部接続端子のための支柱を形成できるので、従来のメッキ法による支柱の形成に比べて極めて短時間に目的の高さの支柱を得ることができる。これにより、支柱の設計の自由度を高め、それによりパッケージの実装信頼性を得るに必要かつ十分な寸法、形状及び材質の支柱を得ることができる。
【００１５】
また、上記導電性支柱が略球状の銅ボールと当該銅ボールの表面を覆う半田により構成されていることが好ましく、上記導電性支柱を接続する工程が、上記導電性支柱を上記配線の所定の位置に載置する工程と、上記導電性支柱の表面の半田を溶融して上記配線の所定の位置に当該導電性支柱を接続する工程とを含むことが好ましい。更には、上記外部接続端子を形成する工程が、上記導電性支柱の頂部に半田ボールを載置する工程と、上記半田ボールを溶融して当該半田ボールを上記導電性支柱に接続する工程とを含むことが好ましい。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態を図面に沿って説明する。本実施形態に係る半導体装置の製造方法においては、半導体素子を形成したウェハの状態で、パッケージプロセスが実施され、最後にウェハをダイシングした段階で、パッケージ化された半導体装置が得られる。本実施形態に係る製造方法は、半導体素子を形成したウェハの表面に、必要な配線を施し、この上に予め別工程で用意した導電性ボールを接続し、ウェハ表面を樹脂で覆い、外部接続端子である半田ボールを移載し、半導体素子の境界線に沿ってウェハをダイシングして個々のパッケージを得る工程を含んでいる。これらの具体的な工程を、図１〜図４に沿って順次説明する。なお、当業者であれば、これらの図が、説明のために誇張して示されていることが理解されるであろう。また、図では、ウェハの一部の断面(２つの半導体装置に対応するもの)のみが示されているが、図で示す各工程に従って、ウェハの全域に亘って以下に説明する処理が実施されることが理解されるであろう。
【００１７】
図示した各工程に先立って、通常のウェハプロセスが実施され、シリコンウェハの表面上にマトリクス状に配列された半導体素子が形成される。ここでは、一つの半導体装置に対応して形成されるウェハ上の一つの回路パターンを半導体素子と呼ぶ。ウェハ表面には、各半導体素子から引き出された複数の電極パッドが露出され、後の工程で各電極パッドと外部接続端子とが電気的に接続される。
【００１８】
図１に示す本実施形態に係る最初の工程(Ａ)において、上記ウェハプロセスの工程で半導体素子を形成したウェハ１０の表面に、感光性ポリイミド樹脂の層１２が形成される。この層１２は、ウェハ１０の全域に亘り、一旦電極パッド１０ａを覆う。この層１２は、比較的脆いシリコンウェハの表面を覆い、完成されたパッケージの外側から与えられる衝撃が、ウェハ表面に伝播するのを緩和する。次に、工程(Ｂ)で、フォトマスクを用いて、電極パッド１０ａに対応する領域及び半導体素子の境界線に沿う領域をマスクし、感光性ポリイミド樹脂を感光した後に、上記領域上のポリイミド樹脂をエッチング除去する。
【００１９】
次に、ウェハ上に金属配線を形成するために、図１の工程(Ｃ)〜図２の工程(Ｊ)を実施する。始めに、工程(Ｃ)において、イオンスパッタ法を用いてウェハ表面にチタンタングステン(TiW)を堆積させた後、その上にクロム(Cr)、ニッケル(Ni)等のバリアメタル１４を形成する。その後、工程(Ｄ)で、配線を形成するためにレジスト１６をホトリソグラフィ技術により形成し、工程(Ｅ)で、銅(Cu)を露出されたバリアメタル１４上にめっきし、配線１８を形成する。
【００２０】
そして、図２の工程(Ｆ)において、再度、イオンスパッタ法によりウェハ表面にチタンタングステン(TiW)を堆積させた後、金(Au)、パラジウム(Pd)その他の酸化し難い貴金属２０を上記配線１８上に蒸着する。次に、工程(Ｇ)において上記レジスト１６を除去し、工程(Ｈ)で、その上にメタルエッチングをおこなうため再度レジスト２２をホトリソグラフィ技術により形成する。さらに、工程(Ｉ)で配線部以外のバリアメタル１４のエッチングを行い、工程(Ｊ)でレジスト２２の除去を再度行う。以上の工程を経て、ウェハ１０上に導電性ボール及び外部接続端子を接続するための配線１８が形成される。
【００２１】
次に、上記配線１８上に導電性支柱を形成するために、図３の工程(Ｋ)〜(Ｎ)を実施する。本発明の製造方法においては、配線１８上に導電性支柱を形成するために、別の工程で用意した導電性ボール２８を用いる。導電性ボールは、配線１８と後述する外部接続端子である半田ボール３４とを電気的に接続すると共に、パッケージをプリント基板に実装したときに生じうる、配線側(すなわち半導体チップ)と半田ボール側(すなわち、プリント基板)との間の線膨張係数差による応力を緩和するよう機能する。この導電性ボールを別工程で形成し、ウェハ上に移載し、配線１８に接続することによって導電性支柱が形成される。一つの実施形態において、導電性ボールには銅をコアにして表面を半田で覆った球状のものを使用することができる。
【００２２】
後述するように、このような構造の導電性ボールは、外側の半田により配線及び外部接続端子との接続性を良好にすると共に、中心の銅によってリフロー時の形状の崩れを防止する。この目的から、配線及び外部接続端子との接続性が保たれるなら、導電性ボールは全体を銅のような高伝導のもので形成しても良いであろう。この場合、半田ペーストを用いて配線上に導電性ボールを接続する。また、形状の一定性、すなわち実装後に形が大きく崩れないことが保証されるなら、全体を半田で形成しても良いであろう。更に導電性ボールの中心の金属は銅以外の半田に対する拡散係数の低い金属で形成しても良い。一つの実施形態において銅の回りの半田の厚みはおよそ２０μｍである。
【００２３】
まず、図３の工程(Ｋ)で、該導電性ボールを接続するのに先立って、その位置に、レジスト２４による開口２４ａを形成する。すなわちウェハ上に配線１８を覆うようにレジスト２４を形成し、ホトリソグラフィ技術により開口２４ａの部分のみを除去する。これにより、導電性ボールが接続される開口２４ａの位置で配線が露出される。次に、工程(Ｌ)で、半田ペースト２６を該開口２４ａにスクリーン印刷で供給する。続いて、予め用意された導電性ボール２８を図示しないハンドラにより吸着して、開口２４ａ上に移載する。そして、一括リフローによりボール表面の半田及び半田ペースト２６を溶融して配線１８上に接続し、略球状の導電性支柱を得る。
当業者であれば、ＢＧＡ(Ball grid array)における外部接続端子としての半田ボールの実装法と類似の方法が、ここでも採用できることを理解するであろう。所定の吸着治具により多数の導電性ボール２８を一括吸着し、その下面にフラックスを転写したのちに、開口２４ａ上に各導電性ボールを移載する。この状態でウェハ１０をリフロー炉に通して、各導電性ボール２８の表面の半田及び開口２４ａ内の半田ペースト２６を溶融し、配線１８上に導電性ボール２８を接続することができる。一つの実施例において、２４０℃ｍａｘ．の温度、及び０．５ｍ／分のベルトスピードの条件でリフローを行った。この場合、工程(Ｌ)〜(Ｍ)を実施するのに掛かった時間は、およそ１０分程度であった。次の工程(Ｎ)において、ウェハ１０の表面を覆っているレジスト２４を除去し、これによって配線上に導電性支柱３０が形成される。
【００２４】
導電性ボール２８の接続後、図４の工程(Ｏ)でパッケージ樹脂３２がウェハ１０上に供給され、その表面の全域に均一に広げられる。均一に広げられたパッケージ樹脂３２の高さは、導電性支柱３０を完全に覆うか、図のように導電性支柱３０の上部に僅かな領域を残す程度である。パッケージ樹脂３２をウェハ上に均一に供給するために、スピンコート法、スクリーン印刷法その他の樹脂の供給方法が採用できる。そして、液状あるいはゲル状の樹脂３２は、所定時間キュアリングすることによって硬化される。本発明の実施に際し、パッケージ樹脂３２は、好適には感光性ポリイミド樹脂である。次に、工程(Ｐ)において、パッケージ樹脂３２の表面全域をグラインダその他の研削装置を用いて研削又は研磨して平滑にする。このとき、導電性支柱３０の上部も共に研削され、これによって導電性支柱３０が露出され、ここに平滑な円形の領域３０ａが形成される。導電性ボール２８として、コアを銅とし、これを半田で覆ったものを用いた場合、その表面の研削又は研磨により、好適には内部の銅が領域３０ａの一部として露出する。好適な実施形態において、使用される導電性ボール２８の径は例えば４００μｍであり、これを配線上に接続後、上記研削を行った残りボール高さは、２００μｍ以上、好ましくは３００μｍ未満のものである。
【００２５】
次に、外部接続端子としての半田ボール３４の接続を行うため図４の工程(Ｑ)を実施する。先の工程(Ｋ)〜(Ｍ)と同様に、上記研削されたウェハの表面上にレジストを塗布したのち、エッチングにより上記導電性支柱の平滑な領域上を除去し、ここに半田ペーストをスクリーン印刷法により充填する。次いで、別の工程で作成された半田ボール３４を、この平滑な領域３０ａ上に移載し、一括リフローにより固定する。リフローにより半田ボール３４は平滑な領域３０ａ上で溶融され、この領域３０ａの広い接触面積を介して強固に接合される。続く、工程(Ｒ)において、ダイシングソー３６を用いて、ウェハ１０をダイシングし、パッケージ化された半導体装置３８を得る。
【００２６】
図５は、本発明に係る製造方法により得られる半導体装置の一例を示している。また、図６は、その要部を拡大した図である。これら図において半導体装置３８の実装面側(図では上側)には、外部接続端子として、多数の半田ボール３４が２次元的に配列されている。各半田ボール３４は、パッケージ樹脂３２に覆われた導電性支柱３０及び配線１８によって、半導体装置３８の各電極パッド１０ａと電気的に接続されている。
【００２７】
図６には、ウェハ１０上に、感光性ポリイミド樹脂１２、配線１８及び導電性支柱３０及び半田ボール３４が形成された半導体装置３８の様子が示されている。半導体装置３８の上記製造工程で示されるように、電極パッド１０ａ上の配線１８と、半田ボール３４とは、別工程で製造した導電性ボール２８を接続することにより得られる導電性支柱３０を介して電気的に接続されている。このような導電性ボールは、略球状の部材を用いることによって、その接触面積を比較的大きくとれる利点がある。これらの部材間における接触面積の増大が、部材間相互の接続信頼性を高め、また伝導性を高めるものであることが当業者において理解されるであろう。
【００２８】
図７は、本発明の製造方法により作られる半導体装置の他の形態の要部を拡大して示している。図の半導体装置７０は、ＬＧＡ(Land grid array)構造のパッケージを備えている。すなわち、図の半導体装置７０は、半田ペーストにより形成されるランド７１を、プリント基板への外部接続端子として備える。ランド７１の形成は、先の実施形態における工程(Ｑ)において、半田ボールを移載することなく、領域３０ａ上に半田ペーストを塗布した後、これを一括リフローすることにより形成する。
【００２９】
以上、本発明の実施形態を図面に沿って説明した。本発明の適用範囲は特許請求の範囲の記載に従ってのみ限定され、上記実施形態において示した事項によって限定されないことは明らかである。上記実装形態において、導電性支柱を形成するために、略球状の導電性ボールを用いた。本発明の目的に従えば、それが別工程で製造されるものである限り、その形状は円柱状、円錐状、角柱状及び楕円状などであってよい。
【００３０】
【発明の効果】
以上の如く本発明によれば、ウェハレベルＣＳＰと呼ばれる半導体装置において、その実装信頼性を保証しつつ、従来めっき法で問題となっていたその生産性及びコストを改善することができる。
【００３１】
また、本発明の製造方法によれば、２００μｍ以上の高さを有する導電性支柱を容易に得ることができるので、部材間の線膨張係数差に起因する応力の発生を抑えることが容易になり、この種の半導体装置の実装信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図２】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図３】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図４】本発明の一実施形態に係る半導体装置の製造工程を示す図である。
【図５】本発明に係る製造方法により得られるＢＧＡタイプの半導体装置の概略断面図である。
【図６】図５の半導体装置の要部を拡大した図である。
【図７】本発明に係る製造方法により得られるＬＧＡタイプの半導体装置の要部を拡大した図である。
【符号の説明】
１０ ウェハ
１０ａ 電極パッド
１２ 感光性ポリイミド樹脂
１４ バリアメタル
１６ レジスト
１８ 配線
２０ 貴金属
２２ レジスト
２４ レジスト
２４ａ 開口
２６ 半田ペースト
２８ 導電性ボール
３０ 導電性支柱
３０ａ 半田ボール接続領域
３２ パッケージ樹脂
３４ 半田ボール
３６ ダイシングソー
３８ 半導体装置
７０ 半導体装置
７１ ランド
Claims (4)
- 半導体基板の主面に形成されている電気回路に電気的に接続されている電極パッドを有する半導体チップと、
上記半導体チップ上に載置して設けられており、上記電極パッドに電気的に接続されている略球状の導電性支柱と、
上記半導体チップ上に上記導電性支柱の頂部が露出するように形成されている樹脂と、
上記導電性支柱の頂部に設けられている外部接続端子と、
を有し、
上記導電性支柱の高さが２００μｍ以上である、半導体装置。 - 上記電極パッドと上記導電性支柱とが上記半導体チップ上に形成されている配線により電気的に接続されている、請求項１に記載の半導体装置。
- 上記外部接続端子が半田ボールである、請求項１又は２に記載の半導体装置。
- 上記導電性支柱が略球状の銅ボールと当該銅ボールの表面を覆う半田により構成されている、請求項２又は３に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102429A JP4626008B2 (ja) | 2000-04-04 | 2000-04-04 | 半導体装置 |
| US09/826,269 US6525424B2 (en) | 2000-04-04 | 2001-04-04 | Semiconductor device and its manufacturing method |
| US10/346,744 US6876077B2 (en) | 2000-04-04 | 2003-01-17 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102429A JP4626008B2 (ja) | 2000-04-04 | 2000-04-04 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010121666A Division JP2010183122A (ja) | 2010-05-27 | 2010-05-27 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001291791A JP2001291791A (ja) | 2001-10-19 |
| JP2001291791A5 JP2001291791A5 (ja) | 2007-05-10 |
| JP4626008B2 true JP4626008B2 (ja) | 2011-02-02 |
Family
ID=34385896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000102429A Expired - Lifetime JP4626008B2 (ja) | 2000-04-04 | 2000-04-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4626008B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190138839A (ko) | 2017-06-20 | 2019-12-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 모듈 및 그 제조 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041401A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2017050350A (ja) | 2015-08-31 | 2017-03-09 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| US10950529B2 (en) * | 2018-08-30 | 2021-03-16 | Advanced Semiconductor Engineering Korea, Inc. | Semiconductor device package |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120230A (ja) * | 1992-10-06 | 1994-04-28 | Rohm Co Ltd | 半導体部品におけるバンプ電極の形成方法及びバンプ電極付き半導体部品 |
| JPH06302604A (ja) * | 1993-02-18 | 1994-10-28 | Mitsubishi Electric Corp | 樹脂封止型半導体パッケージおよびその製造方法 |
| JPH10256427A (ja) * | 1997-03-14 | 1998-09-25 | Lg Semicon Co Ltd | Ｂｇａ半導体パッケージ及びその製造方法 |
| JP2000068401A (ja) * | 1998-08-18 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001244287A (ja) * | 2000-03-01 | 2001-09-07 | Seiko Epson Corp | 半導体装置およびその製造方法 |
-
2000
- 2000-04-04 JP JP2000102429A patent/JP4626008B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120230A (ja) * | 1992-10-06 | 1994-04-28 | Rohm Co Ltd | 半導体部品におけるバンプ電極の形成方法及びバンプ電極付き半導体部品 |
| JPH06302604A (ja) * | 1993-02-18 | 1994-10-28 | Mitsubishi Electric Corp | 樹脂封止型半導体パッケージおよびその製造方法 |
| JPH10256427A (ja) * | 1997-03-14 | 1998-09-25 | Lg Semicon Co Ltd | Ｂｇａ半導体パッケージ及びその製造方法 |
| JP2000068401A (ja) * | 1998-08-18 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001244287A (ja) * | 2000-03-01 | 2001-09-07 | Seiko Epson Corp | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190138839A (ko) | 2017-06-20 | 2019-12-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 모듈 및 그 제조 방법 |
| US11276631B2 (en) | 2017-06-20 | 2022-03-15 | Murata Manufacturing Co., Ltd. | Module and method of manufacturing module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001291791A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4809957B2 (ja) | 半導体装置の製造方法 | |
| JP3542350B2 (ja) | 半導体装置及びその製造方法 | |
| KR100298827B1 (ko) | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 | |
| US6559528B2 (en) | Semiconductor device and method for the fabrication thereof | |
| KR100306842B1 (ko) | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 | |
| US20080088019A1 (en) | Structure and manufacturing method of a chip scale package | |
| US20070145603A1 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| US20040092092A1 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| US11810849B2 (en) | Connection structure and method of forming the same | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| JP4397583B2 (ja) | 半導体装置 | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| JP4127943B2 (ja) | 半導体装置およびその製造方法 | |
| US6525424B2 (en) | Semiconductor device and its manufacturing method | |
| US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
| US20060163729A1 (en) | Structure and manufacturing method of a chip scale package | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| JP4626008B2 (ja) | 半導体装置 | |
| JP5294611B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004080006A (ja) | 半導体装置の製造方法 | |
| JP2010183122A (ja) | 半導体装置及びその製造方法 | |
| KR100587033B1 (ko) | 칩 사이즈 패키지의 제조 방법 | |
| JP4015660B2 (ja) | 半導体装置の実装構造体 | |
| KR101300574B1 (ko) | 반도체 장치 제조 방법 | |
| JP2004140392A (ja) | 半導体装置及び半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090123 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4626008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |