CN109119382A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN109119382A
CN109119382A CN201711278321.8A CN201711278321A CN109119382A CN 109119382 A CN109119382 A CN 109119382A CN 201711278321 A CN201711278321 A CN 201711278321A CN 109119382 A CN109119382 A CN 109119382A
Authority
CN
China
Prior art keywords
ball
layer
width
conducting sphere
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711278321.8A
Other languages
English (en)
Other versions
CN109119382B (zh
Inventor
张碧兰
陈承先
古进誉
陈旭贤
黄威志
林峻莹
周立婕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109119382A publication Critical patent/CN109119382A/zh
Application granted granted Critical
Publication of CN109119382B publication Critical patent/CN109119382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Abstract

提供一种封装结构，所述封装结构包括线路衬底、半导体管芯、重布线层、及多个导电球。所述重布线层设置在所述半导体管芯上，且电连接到所述半导体管芯。所述多个导电球设置在所述重布线层与所述线路衬底之间。所述半导体管芯通过所述多个导电球电连接到所述线路衬底。所述多个导电球中的每一者具有：球脚部，具有第一宽度D1；球头部，具有第三宽度D3；以及球腰部，具有第二宽度D2且位于所述球脚部与所述球头部之间。所述球脚部连接到所述重布线层，所述球头部连接到所述线路衬底，且所述球腰部是所述多个导电球中的每一者的最窄部分。据此，来自线路衬底或管芯的应力可被传递到球腰部，从而缓解球头部或球脚部处的应力或应变。

Description

封装结构
技术领域
本发明的实施例涉及一种封装结构。
背景技术
半导体装置及集成电路通常是在单个半导体晶片上制成。可使用其他半导体装置或管芯对晶片的管芯进行晶片级加工及封装，且已开发出用于晶片级封装(wafer levelpackaging)的各种技术。
发明内容
根据本发明的某些实施例，提供一种封装结构，所述封装结构包括线路衬底、半导体管芯、重布线层、及多个导电球。所述重布线层设置在所述半导体管芯上，且电连接到所述半导体管芯。所述多个导电球设置在所述重布线层与所述线路衬底之间。所述半导体管芯通过所述多个导电球电连接到所述线路衬底。所述多个导电球中的每一者具有：球脚部，具有第一宽度D1；球头部，具有第三宽度D3；以及球腰部，具有第二宽度D2且位于所述球脚部与所述球头部之间。所述球脚部连接到所述重布线层，所述球头部连接到所述线路衬底，且所述球腰部是所述多个导电球中的每一者的最窄部分。
附图说明
结合附图阅读以下详细说明，会最好地理解本发明实施例的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A到图1I是根据一些示例性实施例的封装结构的制造方法中的各种阶段的示意性剖视图。
图2是根据一些示例性实施例的封装结构的制造方法的一个阶段的示意性剖视图。
图3A是根据一些示例性实施例的封装结构的包括导电球(conductive ball)的一部分的示意性剖视图。
图3B是根据一些示例性实施例的封装结构的包括导电球的一部分的示意性剖视图。
附图标号说明
10、20：封装结构
100：半导体管芯
110：半导体衬底
120、302：导电接垫
130：钝化层
140：后钝化层
150：导通孔/导电柱
160：保护层
200：晶片结构
202：绝缘材料
202’：封装体
210：重布线层
210A：导电层
210B：层间介电层
211：路由迹线
212：接垫
214：第一导电部分
214a：顶部
216：支持层
216a：上表面
300：线路衬底
300a：表面/顶表面
304：第二导电部分
400：导电球
410：球脚部
410S、420S：侧壁
420：球头部
430：球腰部
C：载体
D1：第一宽度
D2：第二宽度
D3：第三宽度
DB：剥离层
DI：介电层
H1、H2：高度
具体实施方式
以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本发明实施例。当然，这些仅为实例且不旨在进行限制。预期存在其他组件、值、操作、材料、排列等。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3D)封装或三维集成电路(3D integrated circuit，3DIC)装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试接垫，以容许对三维封装或三维集成电路进行测试、对探针及/或探针卡(probe card)进行使用等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(known good die)进行中间验证的测试方法而使用，以提高良率并降低成本。
图1A到图1I是根据一些示例性实施例的封装结构的制造方法中的各种阶段的示意性剖视图。如图1A中所示，设置上面形成有剥离层DB及介电层DI的载体C。剥离层DB位于载体C与介电层DI之间。在一些实施例中，载体C是半导体载体或玻璃衬底。在一些实施例中，剥离层DB是形成在所述玻璃衬底上的光热转换(light-to-heat conversion，LTHC)释放层。在一些实施例中，介电层DI是形成在剥离层DB上的聚酰亚胺(polyimide，PI)层或聚苯并恶唑(polybenzoxazole，PBO)层。
在示例性实施例中，如图1A中所示，设置多个半导体管芯100(或集成电路组件)，且可将所述半导体管芯拾取且放置在介电层DI上。尽管图1A中示出两个半导体管芯100，然而半导体管芯的数目并非仅限于此，且此可基于要求来进行调整。在示例性实施例中，半导体管芯100例如包括半导体衬底110、多个导电接垫120、钝化层(passivation layer)130、后钝化层(post passivation layer)140、多个导通孔150、及保护层(protection layer)160。在一些实施例中，钝化层130形成在半导体衬底110之上且具有局部地暴露出半导体衬底110上的导电接垫120的开口。半导体衬底110可为块状硅衬底(bulk siliconsubstrate)或绝缘体上硅(silicon-on-insulator，SOI)衬底，且半导体衬底110还包括形成在半导体衬底110中的有源组件(例如，晶体管等)且视需要还包括形成在半导体衬底110中无源组件(例如，电阻器、电容器、电感器等)。导电接垫120可为铝接垫、铜接垫、或其他适合的金属接垫。钝化层130可为氧化硅层、氮化硅层、氮氧化硅层、或由任何适合的介电材料形成的介电层。在示例性实施例中，后钝化层140可选地形成在钝化层130之上。后钝化层140覆盖钝化层130且具有多个接触开口。导电接垫120被后钝化层140的接触开口局部地暴露出。后钝化层140可为苯并环丁烯(benzocyclobutene，BCB)层、聚酰亚胺层、聚苯并恶唑(PBO)层、或由其他适合的聚合物形成的介电层。在一些实施例中，导电柱或导通孔150通过镀覆(plating)形成在导电接垫120上。在一些实施例中，保护层160形成在覆盖导电柱或导通孔150的后钝化层140上以保护导电柱或导通孔150。
在一些实施例中，半导体管芯100放置在介电层DI上，且半导体管芯100通过管芯贴合膜(图中未示出)贴合(或粘着)到介电层DI。在一些替代性实施例中，放置在介电层DI上的半导体管芯100可排列成阵列。在一些实施例中，如果封装的背面(backside)需要进行进一步连接或者基于产品设计而需要进行双面连接(double-sided connection)，则可在放置半导体管芯100之前可选地在介电层DI上形成多个绝缘体穿孔(图中未示出)。应理解，本发明实施例不受本文中所提供实例限制。
参照图1B，在介电层DI上及半导体管芯100之上形成绝缘材料202(形成经包封的半导体管芯)。在一些实施例中，绝缘材料202是通过例如进行压缩模塑工艺(compressionmolding process)来形成，绝缘材料202填充各半导体管芯100之间的间隙且对半导体管芯100进行包封。半导体管芯100的导电柱或导通孔150及保护层160被绝缘材料202包封且被绝缘材料202完善地保护。换句话说，半导体管芯100的导电柱或导通孔150及保护层160未被绝缘材料202显露出且被绝缘材料202完善地保护。在一些实施例中，绝缘材料202包括环氧树脂(epoxy resin)或其他适合的树脂。
参照图1C，局部地移除至少绝缘材料202以暴露出导电柱150。在一些实施例中，通过机械研磨工艺(mechanical grinding process)及/或化学机械抛光(chemicalmechanical polishing，CMP)工艺对绝缘材料202及保护层160进行研磨或抛光，直至暴露出导电柱150的顶表面。绝缘材料202被抛光以形成封装体202’。在一些实施例中，封装体202’的顶表面、导电柱150的顶表面、及经抛光保护层160的顶表面彼此共面且彼此齐平。
参照图1D，在半导体管芯100及封装体202’上形成重布线层210。在一些实施例中，重布线层210包括至少层间介电层(inter-dielectric layer)210B及夹置在层间介电层210B之间的导电层210A。在一些替代性实施例中，根据路由设计，重布线层210可包括交替堆叠的多个层间介电层210B与多个导电层210A。在一些实施例中，导电层210A电连接到半导体管芯100的导电柱150。在一些实施例中，导电层210A可包括路由迹线(routing trace)211及接垫212。在一些实施例中，接垫212充当用于接纳随后形成的导电部分或球的球接垫。
参照图1E，在形成重布线层210之后，在重布线层210上设置多个第一导电部分214。在一些实施例中，第一导电部分214为例如焊料球或不含铅的焊料球。在一些实施例中，第一导电部分214放置在重布线层210的导电层210A的接垫212上。在一些实施例中，第一导电部分214的材料包括例如锡、银、铜、镍、铋、锌、锰、锑、铟、镉、金、及/或其合金。在一些实施例中，在放置第一导电部分214之前，可涂覆焊料焊剂(solder flux)且第一导电部分214通过所述焊料焊剂贴合到导电层210A的接垫212。在一些实施例中，第一导电部分214是通过进行植球工艺(ball placement process)而放置在导电层210A上。在一些实施例中，第一导电部分214经由重布线层210的导电层210A电连接到半导体管芯100。在一些实施例中，第一导电部分214直接设置在导电层210A的接垫212上，在第一导电部分214与接垫212之间不存在球下金属(under-ball metallurgy，UBM)图案。在一些替代性实施例中，根据产品设计，可存在球下金属图案。在一些示例性实施例中，在重布线层210的导电层210A上设置所述多个第一导电部分214之后，可执行局部熔融工艺(partial meltingprocess)，此可帮助更好地粘着到接垫212。在一些实施例中，局部熔融工艺恰好是在设置第一导电部分214之后且在重布线层210之上形成支持层(upholding layer)之前执行。在一些实施例中，局部熔融工艺是在约220℃到约265℃的温度下执行20秒到40秒，以将所述多个第一导电部分214局部地熔融。
参照图1F，在设置第一导电部分214之后，形成支持层216以局部地覆盖第一导电部分214。在一些实施例中，举例来说，支持层216被形成为具有大到足以局部地覆盖第一导电部分214、但不足以完全地覆盖第一导电部分214的总高度的厚度。在一些实施例中，支持层216的材料包括例如环氧树脂系树脂、酚醛树脂、或任何其他适合类型的模塑材料。在一些实施例中，支持层216是通过以下方式来形成：在重布线层210之上设置局部地覆盖第一导电部分214的模塑材料，并接着将重布线层210上的所述模塑材料固化。在一些实施例中，模塑材料可包括在高温下为半固体(semi-solid)的环氧树脂系树脂。在一些实施例中，支持层216的材料可不同于封装体202’的材料。在一些实施例中，支持层216的材料可相同于封装体202’的材料。在一些实施例中，支持层216被形成为填充各第一导电部分214之间的空间。在一些实施例中，支持层216局部地包封第一导电部分214，但至少暴露出第一导电部分214的顶部214a。在一些实施例中，支持层216对第一导电部分214进行固持且加强第一导电部分214与重布线层210之间的连接。
参照图1G，在形成支持层216之后，执行晶片切割工艺(wafer dicing process)以将整个晶片结构200切分成多个封装10以使半导体管芯100中的每一者分隔开。在一些实施例中，执行晶片切割工艺以沿切分线(图1F中的虚线)将整个晶片结构200切分成各别的封装10，每一封装10包括至少一个半导体管芯100。在一些实施例中，晶片切割工艺是使用刀片锯切技术(blade saw technology)来执行。作为另外一种选择，在一些实施例中，各封装10是使用激光切分技术(laser cutting technology)而与彼此分隔开。在一些实施例中，在进行晶片切割工艺之前可将整个晶片结构200上下翻转。在一些实施例中，将介电层DI与剥离层DB及载体C分隔开。在一些实施例中，可通过向剥离层DB(例如，光热转换释放层)上辐照激光来使介电层DI从载体C脱落。在一些实施例中，以上所述制造工艺可为晶片级封装工艺的一部份，且如果封装10还连接有其他层或其他封装子单元，则可执行其他工艺步骤。
在将各别的封装10分隔开之后，如图1H中所示，将至少一个封装10安装到线路衬底300，第一导电部分214及第二导电部分304放置在所述至少一个封装10与线路衬底300之间。在一些实施例中，半导体管芯100的第一导电部分214接触第二导电部分304，且第二导电部分304直接接触线路衬底300的导电接垫302。在一些实施例中，第二导电部分304为例如焊料膏(solder paste)。在一些示例性实施例中，第二导电部分304的材料相同于第一导电部分214的材料。在一些示例性实施例中，第二导电部分304的材料不同于第一导电部分214的材料。在一些实施例中，在将封装10安装到线路衬底300之前，将第二导电部分304印刷到或涂覆到线路衬底300的导电接垫302。作为另外一种选择，可在进行安装之前将第二导电部分304涂覆在第一导电部分214上。
参照图1I，执行焊料接合工艺(solder joining process)。在一些实施例中，通过进行焊料接合工艺，第二导电部分304中的每一者与第一导电部分214中的每一者被接合在一起以构成导电球400中的一者。在一些实施例中，焊料接合工艺包括回流工艺(reflowprocess)。在一些示例性实施例中，回流工艺的回流温度及反应时间是与图1E中所提及局部熔融工艺的条件(约220℃到约265℃)相似或相同的条件。在一些实施例中，所形成的导电球400具有葫芦形状(calabash shape)。在一些实施例中，所形成的导电球400具有沿与线路衬底300的顶表面300a的平面垂直的方向测量的球高度H1，其中球高度H1介于160微米(μm)到200μm范围内。如图1E中所示，在形成导电球400之后，通过导电球400将线路衬底300电连接到重布线层210。对所形成的不同导电球400的详细说明可参照此后在图3A及图3B中示出的实施例。在一些实施例中，由于在线路衬底300与重布线层210之间不涂覆底部填充胶(underfill)，因此导电球被局部地暴露出且封装的可靠性因更好的散热而得到提高。
图2是根据一些示例性实施例的封装结构的制造方法的一个阶段的示意性剖视图。图2中所示实施例相似于图1I所示实施例，因此，相同的参考编号用于指代相同或类似的部件，且本文中将不再对其予以赘述。图2所示实施例与图1I所示实施例之间的不同之处在于图1I所示封装10涉及扇出型封装(fan-out package)而图2所示封装20则涉及芯片级封装(chip-scale package)或扇入型封装(fan-in package)。可采用图1A至图1I中所示的相同通用机构来形成如图2中所示具有葫芦形状的导电球400。
图3A是根据一些示例性实施例的封装的包括至少导电球的一部分的示意性剖视图。图3A示出根据一个实施例的在图1I(或图2)中所示步骤中形成的封装结构10(20)的导电球400的放大图。如图3A中所示，图1I(或图2)中所呈现的导电球400中的每一者是由三部分构成且所述三部分包括具有第一宽度D1的球脚部(ball foot)410、具有第二宽度D2的球腰部(ball waist)430、及具有第三宽度D3的球头部(ball head)420。在一些实施例中，导电球400的直接接触重布线层210的导电层210A的部分是球脚部410，球脚部410可被视作导电球400的第一末端。在一些实施例中，导电球400的直接接触导电接垫302的部分是球头部420，球头部420可被视作导电球400的第二末端。在一些实施例中，导电球400的位于球头部与球脚部之间的部分是球腰部。在一些实施例中，设置在导电层210A上的球脚部410(第一末端)电连接到重布线层210。在一些实施例中，设置在导电接垫302上的球头部420(第二末端)通过导电接垫302电连接到线路衬底300。在一些实施例中，球脚部410夹置在重布线层210、球腰部430、及支持层216之间。在一些实施例中，支持层216的上表面216a与球腰部430齐平。支持层216可例如用于在如图1I中所提及的焊料接合工艺期间界定导电球400的球腰部430。在一些实施例中，球头部420位于球腰部430与线路衬底300之间。在一些实施例中，球腰部430可形成在通过对第一导电部分214与第二导电部分304(图1H)进行接合而形成的界面处，第一导电部分214及第二导电部分304对应地变成球脚部410及球头部420。在一些实施例中，当在进行图1H至图1I中的接合工艺之后，第一导电部分214形成导电球400中的每一者的球脚部410，第二导电部分304形成导电球400中的每一者的球头部420，且球腰部430形成在所述第一导电部分与所述第二导电部分接合的界面处。也就是说，球脚部连接到重布线层，球头部连接到线路衬底。
如图3A中所示，在一些实施例中，从沿高度方向的横截面观察，球脚部410(第一末端)具有弯曲的侧壁410S，且球头部420(第二末端)具有弯曲的侧壁420S。在所示实施例中，球腰部430位于球脚部410(第一末端)的弯曲的侧壁410S与球头部420(第二末端)的弯曲的侧壁420S之间。在一些实施例中，所形成的导电球400具有葫芦形状。在一些实施例中，球脚部410及球头部420的形状像中间宽的弯曲的桶且在球脚部410与球头部420之间具有窄的球腰部430。此外，如图3A中所示，支持层216局部地覆盖且环绕所述多个导电球400。在一些实施例中，支持层216完全地覆盖球脚部410(第一末端)的侧壁410S且到达导电球400的球腰部430，而球头部420(第二末端)则被支持层216暴露出。在一些实施例中，导电球400的高度H1为支持层216的高度H2的约一半。在一些实施例中，导电球400的高度H1介于约160μm到200μm范围内，而支持层216的高度H2介于约80μm到100μm范围内，但本发明实施例并非仅限于此。
如图3A所示实施例中所示，导电球400中的每一者满足关系式：D3>D1>D2。也就是说，球头部420(第二末端)的第三宽度D3大于球脚部410(第一末端)的第一宽度D1，而球脚部410(第一末端)的第一宽度D1则大于球腰部430的第二宽度D2。在一些实施例中，对于具有第一宽度D1的球脚部410、具有第二宽度D2的球腰部430、及具有第三宽度D3的球头部420来说，第一宽度D1是从球脚部410(第一末端)的最宽部分测量的最大宽度，而第三宽度D3则是沿与线路衬底300的表面300a平行的平面从球头部420(第二末端)的最宽部分测量的最大宽度。在一些实施例中，第二宽度D2是沿与线路衬底300的表面300a平行的平面测量的球腰部430的最小宽度。在一些实施例中，具有第三宽度D3的球头部420是导电球400中的每一者的最宽部分。在此种情形中，来自连接部分(即，球头部或球脚部)的应力可被传递到球腰部，从而避免从衬底或管芯裂开或分裂。此外，在一些实施例中，当导电球中的每一者满足关系式D3>D1>D2时，D1:D2:D3的比率介于1.1:1.0:1.5到1.2:1.1:1.25范围内。在一些实施例中，第一宽度D1介于220μm到240μm范围内，第二宽度D2介于200μm到220μm范围内，且第三宽度D3介于230μm到250μm范围内，但本发明实施例并非仅限于此。
图3B是根据一些示例性实施例的封装的包括至少导电球的一部分的示意性剖视图。图3B示出根据另一实施例的在图1I(或图2)中所示步骤中形成的封装结构10(20)的导电球400的放大图。图3B中所示实施例相似于图3A中所示实施例，因此相同的参考编号将用于指代相同或类似的部件，且本文中将不再对其予以赘述。图3B所示实施例与图3A所示实施例的不同之处在于导电球400的设计。在一些实施例中，举例来说，导电球400的形状可基于所使用的第二导电部分304的量来进行调整。与图3A所示实施例相似，图3B所示导电球400可具有以下部分：具有第一宽度D1的球脚部410(第一末端)、具有第二宽度D2的球腰部430、及具有第三宽度D3的球头部420(第二末端)。
如图3B所示实施例中所示，导电球400中的每一者满足关系式：D1>D3≒D2或D1>D3≧D2。也就是说，球头部420(第二末端)的第三宽度D3可实质上等于球腰部430的第二宽度D2，而第三宽度D3与第二宽度D2二者则小于球脚部410(第一末端)的第一宽度D1。在一些实施例中，所形成的导电球400具有葫芦形状。在一些实施例中，球脚部410的形状像中间宽的弯曲的桶，而球头部420的形状像圆柱体或桶。也就是说，在一些实施例中，当从沿高度方向的横截面观察时，球脚部410可具有弯曲的侧壁，而球头部420不具有弯曲的侧壁。在一些实施例中，第一宽度D1是球脚部410(第一末端)的最大宽度，而第三宽度D3则是沿与线路衬底300的表面300a平行的平面测量的球头部420(第二末端)的最大宽度。在一些实施例中，第二宽度D2是沿与线路衬底300的表面300a平行的平面测量的球腰部430的最小宽度。在一些实施例中，球腰部430的第二宽度D2略小于球头部420(第二末端)的第三宽度D3。在一些实施例中，具有第一宽度D1的球脚部410是导电球400中的每一者的最宽部分。换句话说，具有第二宽度D2的球腰部430是导电球400的最窄部分，而球头部420实质上大约相同于或略宽于球腰部430。此外，在一些实施例中，当导电球中的每一者满足关系式D1>D3≒D2时，D1:D2:D3的比率介于1.1:1.0:1.0到1.2:1.1:1.1范围内。在一些实施例中，第一宽度D1介于220μm到240μm范围内，第二宽度D2介于200μm到220μm范围内，且第三宽度D3介于200μm到220μm范围内，但本发明实施例并非仅限于此。
在以上提及的实施例中，通过形成环绕第一导电部分的支持层，本发明实施例的封装结构中的导电球被形成为具有在球脚部与球头部之间具有至少球腰部的受控形状，以使应力可从连接部分转移走。由于经修改球结构具有较窄的腰部，因此来自线路衬底或管芯的应力被传递到球腰部，从而缓解球头部或球脚部处的应力或应变(strain)。这样一来，与传统的球(焊料)结构相比，连接结构之间的球疲劳(ball fatigue)及脱落(peeling)或分层(delamination)可减少且球连接结构的热循环可靠性可提高。
根据本发明的一些实施例，提供一种封装结构，所述封装结构包括线路衬底、半导体管芯、重布线层、及多个导电球。所述重布线层设置在所述半导体管芯上，且电连接到所述半导体管芯。所述多个导电球设置在所述重布线层与所述线路衬底之间。所述半导体管芯通过所述多个导电球电连接到所述线路衬底。所述多个导电球中的每一者具有：球脚部，具有第一宽度D1；球头部，具有第三宽度D3；以及球腰部，具有第二宽度D2且位于所述球脚部与所述球头部之间。所述球脚部连接到所述重布线层，所述球头部连接到所述线路衬底，且所述球腰部是所述多个导电球中的每一者的最窄部分。
在一些实施例中，所述多个导电球具有葫芦形状，所述球脚部及所述球头部为桶形状且所述球腰部位于所述球脚部与所述球头部之间。在一些实施例中，所述多个导电球中的每一者满足关系式D3＞D1＞D2，且D1:D2:D3的比率介于1.1:1.0:1.5到1.2:1.1:1.25范围内。在一些实施例中，所述多个导电球中的每一者满足关系式D1＞D3≧D2，且D1:D2:D3的比率介于1.1:1.0:1.0到1.2:1.1:1.1范围内。在一些实施例中，所述的封装结构还包括支持层，位于所述重布线层上，其中所述支持层环绕并局部地覆盖所述多个导电球。在一些实施例中，所述支持层的高度为所述多个导电球的高度的约一半。在一些实施例中，所述支持层覆盖所述球脚部的侧壁及所述球腰部的侧壁。在一些实施例中，所述球头部的侧壁从所述支持层暴露出。
根据本发明的另一实施例，提供一种封装结构，所述封装结构包括经包封的半导体管芯、重布线层、多个导电球、线路衬底、及支持层。所述重布线层设置在所述经包封的半导体管芯上。所述多个导电球设置在所述重布线层上，其中所述多个导电球中的每一者具有：第一末端，具有弯曲的侧壁；第二末端，具有侧壁；以及球腰部，位于所述第一末端的所述弯曲的侧壁与所述第二末端的所述侧壁之间。所述第一末端位于所述重布线层与所述球腰部之间，且所述球腰部是所述多个导电球中的每一者的最窄部分。所述线路衬底设置在所述多个导电球上且通过所述多个导电球电连接到所述重布线层，其中所述第二末端位于所述球腰部与所述线路衬底之间。所述支持层位于所述重布线层上，其中所述支持层的上表面与所述球腰部齐平。
在一些实施例中，所述多个导电球具有葫芦形状，所述第一末端及所述第二末端为桶形状且所述球腰部位于所述第一末端与所述第二末端之间。在一些实施例中，所述第一末端具有第一宽度D1，所述球腰部具有第二宽度D2，且所述第二末端具有第三宽度D3，所述多个导电球中的每一者满足关系式D3＞D1＞D2，且D1:D2:D3的比率介于1.1:1.0:1.5到1.2:1.1:1.25范围内。在一些实施例中，所述第一末端具有第一宽度D1，所述球腰部具有第二宽度D2，且所述第二末端具有第三宽度D3，所述多个导电球中的每一者满足关系式D1＞D3≧D2，且D1:D2:D3的比率介于1.1:1.0:1.0到1.2:1.1:1.1范围内。在一些实施例中，所述支持层环绕并局部地覆盖所述多个导电球。在一些实施例中，所述支持层的高度为所述多个导电球的高度的约一半。在一些实施例中，所述支持层覆盖所述第一末端的所述弯曲的侧壁，且所述第二末端的所述侧壁被所述支持层暴露出。
根据本发明的又一实施例，阐述一种制作封装结构的方法。所述制作封装结构的方法包括以下步骤。提供半导体管芯。在所述半导体管芯上形成重布线层。在所述重布线层上设置多个第一导电部分。形成支持层以局部地覆盖所述第一导电部分。在所述多个第一导电部分上设置线路衬底及多个第二导电部分，其中所述多个第二导电部分位于所述线路衬底与所述多个第一导电部分之间。通过执行回流工艺将所述多个第二导电部分与所述多个第一导电部分接合以形成多个导电球，其中所述线路衬底通过所述多个导电球电连接到所述重布线层。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明实施在一些实施例中，将所述多个第二导电部分与所述多个第一导电部分接合以形成所述多个导电球包括：在所述多个第二导电部分与所述多个第一导电部分接合的界面处形成所述多个导电球的球腰部。在一些实施例中，所述多个第一导电部分形成所述多个导电球的球脚部，所述第二导电部分形成所述多个导电球的球头部。在一些实施例中，所述支持层的高度为所述多个导电球中的每一者的高度的约一半。在一些实施例中，所述的方法还包括：在设置所述多个第一导电部分之后且在形成所述支持层之前，执行局部熔融工艺，其中所述局部熔融工艺是在与所述回流工艺相同的温度范围内执行。
例的各个方面。所属领域中的技术人员应知，其可容易地使用本发明实施例作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明实施例的精神及范围，而且他们可在不背离本发明实施例的精神及范围的条件下对其作出各种改变、代替、及变更。

Claims (1)

1.一种封装结构，其特征在于，包括：
线路衬底；
半导体管芯；
重布线层，设置在所述半导体管芯上，且电连接到所述半导体管芯；以及
多个导电球，设置在所述重布线层与所述线路衬底之间，其中所述半导体管芯通过所述多个导电球电连接到所述线路衬底，所述多个导电球中的每一者具有：球脚部，具有第一宽度D1；球头部，具有第三宽度D3；以及球腰部，具有第二宽度D2且位于所述球脚部与所述球头部之间，且
其中所述球脚部连接到所述重布线层，所述球头部连接到所述线路衬底，且所述球腰部是所述多个导电球中的每一者的最窄部分。
CN201711278321.8A 2017-06-26 2017-12-06 封装结构及其制作方法 Active CN109119382B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762524619P 2017-06-26 2017-06-26
US62/524619 2017-06-26
US15/798,416 US10276481B2 (en) 2017-06-26 2017-10-31 Package structure having a plurality of conductive balls having narrow width for the ball waist
US15/798416 2017-10-31

Publications (2)

Publication Number Publication Date
CN109119382A true CN109119382A (zh) 2019-01-01
CN109119382B CN109119382B (zh) 2022-01-28

Family

ID=64693470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711278321.8A Active CN109119382B (zh) 2017-06-26 2017-12-06 封装结构及其制作方法

Country Status (3)

Country Link
US (2) US10276481B2 (zh)
CN (1) CN109119382B (zh)
TW (1) TWI735718B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276481B2 (en) * 2017-06-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having a plurality of conductive balls having narrow width for the ball waist
US11145633B2 (en) * 2019-08-28 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
JP2021136320A (ja) * 2020-02-26 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法
US11495534B2 (en) * 2021-04-12 2022-11-08 Nanya Technology Corporation Semiconductor device with test pad and method for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244287A (ja) * 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
CN101335224A (zh) * 2007-01-22 2008-12-31 台湾积体电路制造股份有限公司 半导体封装结构及其制造方法
CN101976651A (zh) * 2009-11-18 2011-02-16 日月光半导体制造股份有限公司 堆栈式半导体封装件的制造方法
CN102104035A (zh) * 2009-12-17 2011-06-22 三星电子株式会社 堆叠半导体封装及其制造方法以及包括该封装的系统
CN103295986A (zh) * 2012-02-27 2013-09-11 台湾积体电路制造股份有限公司 形成用于堆叠封装件的连接件的机构
CN103515314A (zh) * 2012-06-21 2014-01-15 台湾积体电路制造股份有限公司 集成电路封装及其形成方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
TW506097B (en) * 2001-10-17 2002-10-11 Apack Technologies Inc Wafer level chip scale package structure and its manufacturing method
US7378297B2 (en) * 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US20130307153A1 (en) 2012-05-18 2013-11-21 International Business Machines Corporation Interconnect with titanium-oxide diffusion barrier
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
US9064705B2 (en) * 2012-12-13 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging with interposers
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9196559B2 (en) 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
US8987922B2 (en) 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10276481B2 (en) * 2017-06-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having a plurality of conductive balls having narrow width for the ball waist

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244287A (ja) * 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
CN101335224A (zh) * 2007-01-22 2008-12-31 台湾积体电路制造股份有限公司 半导体封装结构及其制造方法
CN101976651A (zh) * 2009-11-18 2011-02-16 日月光半导体制造股份有限公司 堆栈式半导体封装件的制造方法
CN102104035A (zh) * 2009-12-17 2011-06-22 三星电子株式会社 堆叠半导体封装及其制造方法以及包括该封装的系统
CN103295986A (zh) * 2012-02-27 2013-09-11 台湾积体电路制造股份有限公司 形成用于堆叠封装件的连接件的机构
CN103515314A (zh) * 2012-06-21 2014-01-15 台湾积体电路制造股份有限公司 集成电路封装及其形成方法

Also Published As

Publication number Publication date
US10276481B2 (en) 2019-04-30
US20190252304A1 (en) 2019-08-15
TW201906094A (zh) 2019-02-01
TWI735718B (zh) 2021-08-11
CN109119382B (zh) 2022-01-28
US20180374785A1 (en) 2018-12-27
US10535593B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
US11804457B2 (en) Package structure and manufacturing method thereof
CN107180814B (zh) 电子装置
US20210366885A1 (en) Package and manufacturing method thereof
US11837587B2 (en) Package structure and manufacturing method thereof
TWI777233B (zh) 半導體封裝以及製造其之方法
US9847238B2 (en) Fan-out wafer-level packaging using metal foil lamination
CN109119382A (zh) 封装结构
TW201618196A (zh) 半導體裝置以及形成雙側扇出晶圓級封裝的方法
CN109273417A (zh) 封装结构、集成扇出型封装及其制作方法
CN107808856A (zh) 半导体封装结构及其制造方法
KR101684787B1 (ko) 반도체 패키지 디바이스 및 그 형성 방법
US20240105629A1 (en) Semiconductor package and manufacturing method thereof
US20210358824A1 (en) Integrated fan-out package, package-on-package structure, and manufacturing method thereof
US20230089795A1 (en) Semiconductor package
US11830781B2 (en) Package structure and manufacturing method thereof
KR101827269B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101803516B1 (ko) 반도체 칩 구조물, 반도체 패키지 및 이의 제조 방법
CN112563217A (zh) 封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant