JP3672297B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3672297B2
JP3672297B2 JP32015999A JP32015999A JP3672297B2 JP 3672297 B2 JP3672297 B2 JP 3672297B2 JP 32015999 A JP32015999 A JP 32015999A JP 32015999 A JP32015999 A JP 32015999A JP 3672297 B2 JP3672297 B2 JP 3672297B2
Authority
JP
Japan
Prior art keywords
bump
protective material
package
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32015999A
Other languages
English (en)
Other versions
JP2001144125A (ja
Inventor
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP32015999A priority Critical patent/JP3672297B2/ja
Priority to US09/639,709 priority patent/US6475897B1/en
Publication of JP2001144125A publication Critical patent/JP2001144125A/ja
Application granted granted Critical
Publication of JP3672297B2 publication Critical patent/JP3672297B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/242Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/252Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Description

【発明の属する技術分野】
本発明はICチップと同じ大きさの、いわゆるチップサイズパッケージの構造とその製造方法に関する。
【従来の技術】
これまでに作成されているチップサイズパッケージと呼ばれるものは、ICチップを一個に分離してからICパッケージを作成していた。
【発明が解決しようとする課題】
ICパッケージの中にICを入れるためには、かなりの余裕度を取らねばならず、チップサイズパッケージといいながら、実際のサイズはICチップよりかなり大きくなっていた。
また、ICパッケージ製造の工程が複雑で長いため費用がかかり、かつ作成期間が長かった。
【課題を解決するための手段】
上記の問題点を解決するために、本発明はウエハ状態でICパッケージを作成し、ICチップと同じ大きさのICパッケージを提供する。すなわち、ウエハ状態で電極パッドにバンプを接着した後で、保護材料を塗布しマスク方法にてバンプ部分を露出させる。その後、スクライブラインでウエハを切断しICパッケージを完成させる。
【実施例】
本発明は、集積回路(IC)チップと同じ大きさのICパッケージを提供する技術に関するものである。以下にこの発明の実施例を図面に基づいて説明する。
図1は、ウエハサイズで形成された本発明の構造を示すICパッケージの断面図を示す。半導体基板1の表面に電極パッド2が形成されている。また、半導体基板1の表面は保護膜3でおおわれている。半導体基板内には集積回路が形成されている。図1では半導体基板内の集積回路は省略する。以上のようにしてICチップが構成される。
本発明は、このICチップの電極パッド2にバンプ4が接着している。バンプ4の形状は図1に示すように凸形をしている。ICチップの表面は保護材料5で覆われている。バンプ4の凸形部分の柱状部分4aは露出しており、外部電極との接点となる。保護材料5はバンプ4の凸形部分の水平部分4bで切れている。以上のようなICパッケージは次のような特徴がある。
(1)ICチップと同じ大きさである。
(2)ICチップは完全に保護材料5でおおわれている。この事により、ICチップへの外部環境からの異物の浸入は阻止されている。たとえば、外部の水分の浸入はないため、ICチップの水分による問題、たとえば電極パッドの腐食は発生しない。
(3)バンプ4の柱部分4aは保護材料5より突出しているため、外部電極との接続が容易である。この事を図2により説明する。図2(a)は、図1のウエハサイズで形成されたICパッケージの集合体を個片にした状態の1個のICパッケージの断面構造図である。図2(b)は、図2(a)のICパッケージを実装基板に取付けた状態を示す。実装基板16の表面に配線17が形成されている。配線17とバンプ14の柱部分14aが接着している。バンプ14の柱部分14aが保護材料15より突出しているため、外部配線17との接続が容易となる。
(4)保護材料5はICチップを強固に保持しているため、ICパッケージの強度はICチップ単体の強度に比較し格段に向上している。
(5)構造が簡単なため、材料費を含めた製造コストが非常に安い。
以上のように、本発明によるICパッケージはチップサイズパッケージとして使用できる。
次に、本発明のICパッケージの製造方法について詳細に述べる。
図3(a)は、ICチップがまだ切断されていない段階のウエハ状態を示す図である。ウエハ内には多数のICが存在する。半導体基板21内には半導体素子が多数形成されている。図中、半導体基板21は、シリコン(Si)半導体やガリウムひ素などの化合物半導体、あるいは他の半導体である。電極パッド22の材料は、アルミニウム(Al)やアルミニウムの合金や不純物元素の入ったアルミニウム、あるいは銅(Cu)が銅の合金や不純物の入った銅、あるいは他の金属などである。 保護膜23の材料は、シリコン酸化膜(SiO2)やシリコン窒化膜(SiNx)やポリイミド膜、あるいは他の絶縁膜などである。
次に図3(b)に示すように、図1で示されたICが多数形成されたウエハ状態のままで、電極パッド22にバンプ24を接着する。図3(c)は、図3(b)の電極パッド22の周辺を拡大した図である。バンプ24の形状は図3(c)に示すように凸形の形状をなるように形成する。
バンプ24の形成方法の1つとして、ワイヤボンダー装置を用いる方法がある。その方法を図7、図8を用いて説明する。図7(a)において、金属線34の先にワイヤボンディング装置で丸い金属ボール35を形成する。次に図7(b)に示すように、金属ボール35をICの電極パッド 32に押し付け、熱圧着か超音波圧着などの方法により、金属ボール35とICの電極パッド32を接着する。次に図8に示すように、金属線34を適当な長さの所34aで切断して、バンプ36とバンプ柱部分36aを形成する。以上の事をウエハレベルで行うのであるが、ウエハサイズで見れば、バンプ36の高さはばらつきがあるので全体の高さをそろえるために、図8の工程の後でベベリングという工程を加える事もある。
金属線34、金属ボール35、バンプ36の材料として、金(Au)、パラジウム(Pd)、アルミニウム(Al)、銀(Ag)、 鉛(Pb)と錫(Sn)の半田合金、銀(Ag)と錫(Sn)の合金、その他の金属などがある。
次に図4(a)に示すように、保護材料25を付着する。図4(b)は、図4(a)のバンプ24の周辺を拡大した図である。保護材料25は、液体状の材料でウエハ全体に塗布する事ができる。塗布する時の液体状の保護材料25の厚みは、最終的な厚みを考慮して決定しなければならない。すなわちバンプ24の柱24aの先より、保護材料25の上面が最終的に上にならないように、塗布する時の液体状の保護材料25の厚みを調整する。そして、塗布した後で適当な温度でベークして液体状の保護材料25を固形化する。
次に図5(a)に示すように、感光性材料のフォトレジストなどの材料を塗布し、写真食刻法を用いマスク26を作成する。
次に図5(b)に示すように、マスク26に沿って保護材料25を除去する。図5(c)は、図5(b)のバンプ24の周辺部分を拡大した図である。マスク26は、バンプ24の柱部分24aを露出させ、かつバンプ24の水平部分24bの所で切れるようにする。保護材料25を除去する方法として、マスク26をエッチングしにくく、保護材料25をエッチングしやすいエッチング方法を用いればよい。あるいは、乾式エッチング方法を用いて、マスク26のパターンがあいている所から保護材料25をエッチング除去しても良い。さらにまた、ウエハをICパッケージ毎に切断する時のためにウエハ内のスクライブラインの保護材料25も除去しておく事が望ましい。この時、スクライブライン部分のマスク26は前もって開いている。
次に図6(a)に示すように、マスク26を取り除く。図6(b)は、図6(a)のバンプ24の周辺部分を拡大した図である。バンプ24の柱部分24aと水平部分24bの一部は露出した状態にある。この状態のウエハを高温でアニールする事により、保護材料25はより安定した保護材料となり、ICを機械的・化学的に強化する。
これでウエハの中に多数のICパッケージが完成したわけであるが、次にこれらをひとつひとつ分離する工程について述べる。すなわち、図6(a)において、ウエハ内のスクライブライン27に沿って、ダイシング装置を用いて切断し、ICパッケージを分離する。このICパッケージの切断の時に、切断すべきウエハ内の場所、すなわちスクライブライン27の所の保護材料25を前もって除去しておけば、比較的簡単にスクライブライン27に沿って切断できる。
次に、バンプの高さ、保護材料の厚さについて述べる。これらは、ICパッケージの使用環境によって異なる。図9において、電極パッド52の開口部の大きさをa、電極パッド52の部分の保護膜53の厚みをb、バンプ54の平坦部分54bの高さをc、バンプ54の平坦部分54bの大きさをd、バンプ54の柱部分54aの高さをe、柱部分54aの大きさをf、保護材料55の厚みをgとする。
バンプ54の平坦部分54bの大きさdは、一般的には電極パッド52の開口部の大きさaより小さい。ただし、バンプ54が電極パッド52を完全に被うことができれば、dはaより大きくても良い。バンプ54の柱部分54aの大きさfは、バンプの54の平坦部分54bの大きさdより小さい。
保護材料55の開口部とバンプ柱部分との距離hは限りなくゼロで良いが、バンプ54の柱部分54aにかぶると外部配線との接続不良を起こす恐れがあるので、マスクの合わせ余裕度とバンプ54の位置の精度と保護材料のエッチング精度とサイドエッチ量などを考えて値を決める必要がある。
バンプ54の平坦部分54bの端と保護材料55の開口部との距離iも原理的にはゼロで良いが、この部分からの水分など外部環境の異物が浸入する可能性が最も大きいので、保護材料55はバンプ54の平坦部分54bに確実にかかっている必要がある。たとえばバンプ54の位置精度がxミクロンm、マスクの合わせ誤差yミクロンm、保護材料55のエッチングの精度zミクロンm、サイドエッチ量wミクロンmとするとiはx+y+z+wより大きくなければならない。
バンプ54の柱部分54aの大きさfは、ワイヤボンディングで形成する場合は、金属線の太さで決まる。このfは、外部配線と接続するので、その点からの設計も必要となる。
次にバンプ54の平坦部分54bの高さcは、ICパッケージをどの程度の強度を持たせるか、どの程度の信頼性を要求するかで決定される。一般的には10ミクロンm〜50ミクロンmあれば良い。
また、バンプ54の柱部分54aの高さeは、保護材料55の厚みgからcを引いた値より大きくし、保護材料55より上にバンプの頭を出す必要がある。どのくらい頭を出すかは、このICパッケージを実装する技術によるが、10ミクロンm以上出しておけば実装側からは安全であろう。
保護材料の厚みgは、バンプ54の平坦部分54bをおおうのでcよりは大きくなければならない。一般的には、gは12ミクロンm〜70ミクロンmとする。
尚、図5、図6では、水平部分に保護材料の端が来るようにしたが、マスクおよびエッチング条件を選ぶことにより、バンプの柱部分だけを露出するようにできることはいうまでもない。
【発明の効果】
以上、説明したようにウエハ状態でICパッケージを作成するので、工程がかなり少なくなり大幅な費用削減と大幅な納期短縮ができる。また、凸形バンプを使用し保護材料がバンプの水平部分をおおっているので、信頼性と品質が非常に高い。
【図面の簡単な説明】
【図1】本発明の半導体装置であるウエハサイズのICパッケージの構造を示す図である。
【図2】本発明の半導体装置を実装状態を示す図である。
【図3】本発明の半導体装置の製造方法を示す図である。
【図4】本発明の半導体装置の製造方法を示す図である。
【図5】本発明の半導体装置の製造方法を示す図である。
【図6】本発明の半導体装置の製造方法を示す図である。
【図7】本発明の半導体装置に用いるバンプを作成する方法を示す図である。
【図8】本発明の半導体装置に用いるバンプを作成する方法を示す図である。
【図9】本発明の半導体装置の寸法を説明する図である。
【符号の説明】
1、11、21、31、51 半導体基板
2、12、22、32、52 電極パッド
3、13、23、33、53 保護膜
4、14、24、36、54 バンプ
5、15、25、55 保護材料
4a、14a、24a、54a バンプの柱部分

Claims (2)

  1. 半導体基板の中に半導体素子を形成した後に、半導体素子の電極パッドにバンプの柱部分となる金属線の先に形成した金属ボールを圧着することにより凸型バンプを接着する工程と、
    半導体素子を保護するための材料を、前記柱部分を露出し、かつ前記柱部分の周囲のバンプの水平部分より高く塗布し、固化する工程と、
    写真食刻法を用いて、前記凸型バンプの前記柱部分の全てと、その周囲の前記水平部分の一部を露出する工程を
    含む半導体装置の製造方法。
  2. 前記凸型バンプはワイヤボンディング装置を用いて形成する請求項1記載の半導体装置の製造方法。
JP32015999A 1999-11-10 1999-11-10 半導体装置の製造方法 Expired - Fee Related JP3672297B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32015999A JP3672297B2 (ja) 1999-11-10 1999-11-10 半導体装置の製造方法
US09/639,709 US6475897B1 (en) 1999-11-10 2000-08-14 Semiconductor device and method of forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32015999A JP3672297B2 (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001144125A JP2001144125A (ja) 2001-05-25
JP3672297B2 true JP3672297B2 (ja) 2005-07-20

Family

ID=18118371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32015999A Expired - Fee Related JP3672297B2 (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6475897B1 (ja)
JP (1) JP3672297B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459223B2 (ja) * 2000-04-19 2003-10-20 沖電気工業株式会社 半導体装置及びその製造方法
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US20040130034A1 (en) * 2001-06-13 2004-07-08 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package
TW533556B (en) * 2002-02-21 2003-05-21 Advanced Semiconductor Eng Manufacturing process of bump
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
TWI232569B (en) * 2003-03-21 2005-05-11 Comchip Technology Co Ltd Metal bonding method for semiconductor circuit components employing prescribed feeds of metal balls
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Okiセミコンダクタ株式会社 半導体装置
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US20080280393A1 (en) * 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
US7772106B2 (en) * 2007-11-07 2010-08-10 Stats Chippac, Ltd. Method of forming an inductor on a semiconductor wafer
JP2009130271A (ja) * 2007-11-27 2009-06-11 Panasonic Corp 半導体装置とその製造方法
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US20170352639A1 (en) * 2016-06-02 2017-12-07 Knowles Electronics, Llc Method for protecting bond pads from corrosion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281435A (ja) * 1986-05-30 1987-12-07 Hitachi Ltd 半導体装置
JP2839795B2 (ja) * 1991-08-09 1998-12-16 シャープ株式会社 半導体装置
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JPH07201864A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 突起電極形成方法
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US6475897B1 (en) 2002-11-05
JP2001144125A (ja) 2001-05-25

Similar Documents

Publication Publication Date Title
JP3672297B2 (ja) 半導体装置の製造方法
KR100306842B1 (ko) 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2001196407A (ja) 半導体装置および半導体装置の形成方法
CN100474539C (zh) 晶片级涂覆的铜柱状凸起
JP4131595B2 (ja) 半導体装置の製造方法
US20050048740A1 (en) Semiconductor device and manufacturing method thereof
JP2008047914A (ja) 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
TW200945462A (en) Fabricating low cost solder bumps on integrated circuit wafers
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
US8568822B2 (en) Apparatus and method incorporating discrete passive components in an electronic package
JP2003051569A (ja) 半導体装置及びその製造方法
JPH053183A (ja) 半導体装置及びその製造方法
JP4379413B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JPH1092865A (ja) 半導体装置およびその製造方法
KR100751826B1 (ko) 반도체장치 및 그 제조방법
JP4289335B2 (ja) 電子部品、回路基板及び電子機器
KR101009158B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US20110079906A1 (en) Pre-packaged structure
KR20020060307A (ko) 솔더 범프의 형성 방법
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
JP2013065582A (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
CN101523584A (zh) 用于半导体器件电极的保护阻挡层
JP3019065B2 (ja) 半導体装置の接続方法
JP4805362B2 (ja) 半導体装置の製造方法
JP4206410B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050418

R150 Certificate of patent or registration of utility model

Ref document number: 3672297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees