JP2006114636A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2006114636A
JP2006114636A JP2004299417A JP2004299417A JP2006114636A JP 2006114636 A JP2006114636 A JP 2006114636A JP 2004299417 A JP2004299417 A JP 2004299417A JP 2004299417 A JP2004299417 A JP 2004299417A JP 2006114636 A JP2006114636 A JP 2006114636A
Authority
JP
Japan
Prior art keywords
resin
ceramic material
substrate
semiconductor device
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004299417A
Other languages
English (en)
Inventor
Kinichi Kumagai
欣一 熊谷
Katsuro Hiraiwa
克朗 平岩
Kazunari Kosakai
一成 小酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004299417A priority Critical patent/JP2006114636A/ja
Publication of JP2006114636A publication Critical patent/JP2006114636A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】樹脂封止半導体装置に、量産性に優れ、取り付け工数を増加させることなく、高い密着性をもって放熱体を形成する。
【解決手段】多層配線基板上の半導体素子を樹脂封止モールド用金型中に配置し、同時に耐熱性シートの一方の面に薄い放熱性のセラミック材を形成したセラミックシートを、セラミック材側が半導体素子側に対向するように配置して、半導体装置のモールド樹脂封止をする。これにより樹脂封止半導体素子の半導体素子側の樹脂面上に、セラミックシートからセラミック材が分離されて密着・載置され、所期の放熱体が形成された半導体装置を得ることができる。
【選択図】図２

Description

本発明は、半導体装置の製造方法及び半導体装置に係り、特に半導体素子から発生する熱の冷却効果の高い樹脂封止型半導体装置の製造方法及びその半導体装置に関するものである。
近年の電子機器の急速な機能向上に伴い、それに使用される半導体装置には、小型化、多機能化・高機能化・高密度化などがますます要求されている。これに伴い、半導体装置のパッケージ構造は、小型化・薄型化が急速に進む一方で、半導体装置に搭載される半導体素子の消費電力が上昇し、放熱を含めた信頼性の確保がより重要になってきている。
これらの要求は、製造コストが比較的安く、また小型化・軽量化が容易な、半導体素子及びそれ用の配線基板をモールド樹脂で封止して半導体装置とした、樹脂封止型半導体装置においても同様である。この樹脂封止型半導体装置は、半導体素子が樹脂に覆われているため、半導体素子が発熱したときに熱が外部に拡散しづらい点に課題がある。しかも半導体素子の高密度化・高機能化で消費電力が増加する一方で、配線パターンの微細化と素子の小型化の進展で、これまでに増して半導体素子の発熱量が増大している。さらに、例えば車載用の電子機器に使用される半導体装置などでは、高温環境下での信頼性確保が必要となるなど、半導体装置の温度対策が重要視されている。
こういった温度対策のための一つの方法として、樹脂封止型半導体装置の封止樹脂に、アルミニウム等の金属の放熱体（板状や更にフィンを取り付けた放熱体）を取り付ける方法が用いられている。この放熱体の固定方法は、一般的に導電性の高い接着剤を半導体装置と放熱体との間に介在させ、硬化させることで実現しているが、信頼性の保証された接着剤を用いる必要がある上に、接着剤のコスト及び接着加工のための工数がふえてしまうといった問題点がある。また比較的大型の半導体装置の場合、放熱体をネジ止めによって機械的に固定する方法も採られているが、部材費や加工費のアップは避けられず、またネジ止め用の領域が必要になり小型化の要請にそぐわない。半導体素子の背面が露出するような構造では、チップ背面にメッキ処理を加え、濡れ性を向上させた上で、はんだにより放熱体を密着させる方法も考えられるが、メッキ工程の増加によるコストアップなどの問題がある。
さらに、金属放熱体を接続するために、特別な取り付け構造を樹脂部や放熱体に形成ないし取り付けたりする方法も提案されている（例えば、特許文献１、特許文献２参照）。しかし、上記と同様に、これらの方法は、金属フィンなどの放熱体を取り付けるという、基本的に半導体装置の大型化・高重量化などを招く問題を有しており、放熱体接続の加工工数増や部材増によるコストアップや取り付け構造の信頼性などの課題を依然有している。
特開平６−１７７２９４号公報 特開平７−１０６４６９号公報 一方、半導体装置の放熱体として、遠赤外線を放射するセラミック板を用いる提案がなされている（例えば、特許文献３参照）。この場合、樹脂層で被覆されたセラミック板を半導体素子の上面などに取り付けている。この実施例において、樹脂被覆した放熱用セラミック放熱板の形成方法は、複数のＶ字状の切り込みが格子状に形成されたセラミック板の表面全体を樹脂で被覆した後、切れ込みに沿ってセラミック板を割って、複数の放熱板を得るとしていて、この様に個片化した放熱板の取り付け方法に関しては、このセラミック板が半導体素子上面に接着されるとしている。即ち、ここにおいては、通常よく用いられる取り付け方法である、個片化した放熱板を個々の半導体装置に接着して形成することを想定している。
しかしこの様な取り付け方法は、大量に製造される放熱板付き半導体装置（特に半導体デバイス）の製造方法としては、効率的とは言えず、また取り付け品質を高度に均一化するのも困難である。
一方、赤外線放射機能を有するセラミック系物質を含有する組成物を、発熱する電子部品などに直接的に適宜塗布・乾燥して、放熱効果を計るものもある。赤外線放射機能を有するセラミック系物質として、シリコーン樹脂エマルジョンに金属酸化物としてカリオンや酸化珪素、酸化アルミニウム等を含有させたエマルジョン性組成物が提案されている（例えば、特許文献４参照）。この組成物を電子部品などに直接塗布する以外に、各種フィルム・シートにこの組成物を塗布・乾燥して塗膜を形成して放熱フィルム・シートを製作し、これを所定の形状に切取り、塗膜の反対側の面に両面接着テープを接着して電子部品などの所定の位置に貼付する様にしてもよい。
しかし、この様な塗布あるいは貼付による方法は、基本的には、機器等に搭載された個別の電子部品の放熱効果を高めるために行うことを主体とする方法である。先にも述べた、大量に製造される放熱板付きの半導体装置の製造方法としては、多くの工数を要し、また放熱材の形成品質を均一化するのは容易ではない。
特開平９−６４２５３号公報 特開２００４−２１１０６０号公報
本発明の課題は、樹脂封止型半導体装置の製造方法において、その放熱効果を高める放熱体を工数を増加させることなく、高い密着性を持って容易に取り付けできる製造方法と、それによる半導体装置を提供することにある。
本発明の製造方法は、複数の半導体素子が搭載された基板を金型の基台に配置する工程と、一方の面にセラミック材が形成されたシート状基材を金型の受け台の内側に貼付する工程と、金型の該基台と該受け台とを勘合し、該基台と該受け台により形成されるキャビティ内に該基板を保持する工程と、該キャビティ内に樹脂を注入し該半導体素子及び該基板を樹脂封止する工程と、該セラミック材を該シート基材より分離しながら該樹脂封止された半導体素子と該基板を該金型より取り出す工程と、該樹脂封止された半導体素子と基板とを分割し個片化する工程とを含むことを特徴とする。
また、前記樹脂封止された半導体素子と基板とを分割して個片化する工程の前に、該基板の電極に外部接続用の半田ボールを取り付ける工程を含むことが望ましい。また、前記セラミック材は赤外線放射機能性セラミック材であることが望ましい。また、前記シート状基材は耐熱性材料からなることが望ましい。
さらに、本発明の半導体装置は、樹脂表面に赤外線放射機能性セラミック材が形成されていることを特徴とする。
本発明による樹脂封止型半導体装置の製造方法において、放熱効果を高めるセラミック放熱体の取り付けを樹脂封止工程内で同時に行なうことによって、後工程での放熱体の取り付け工数、取り付け治工具、取り付け部材が必要でなくなるため、生産効率の高いプロセスが実現できるという効果がある。また、封止樹脂と放熱体との高い密着性が確保できるため、信頼性の高い半導体装置を得ることができる。
以下に、本発明の最良の実施例について、図面と共に説明する。
図１に、シート基材１０２の一方の面にセラミック材１０１が形成されたセラミックシート１を模式的に示し、図１（ａ）は平面図、図１（ｂ）はその断面図を示す。シート基材１０２は厚さ２０〜５０μｍのシート状のテフロン（ポリテトラフルオロエチレンの米国デュポン社の登録商標）を用いた。このシート基材１０２はモールド工程に耐えられる耐熱性に高いシートであれば他の材料でも適用可能であり、シート厚はモールド金型内にフレキシブルに配置することができる程度の厚さであれば良い。このシート基材１０２の一方の面にセラミック材１０１を形成した。セラミック材１０１は、赤外線放射機能性セラミック材が望ましく、既知の組成物である、カオリン、酸化珪素、酸化アルミニウム、酸化チタン、酸化アルミニウムを含む金属酸化物を含有したシリコーン樹脂エマルジョン組成物をシート基材１０２であるテフロンシートに塗布・乾燥させて、膜厚５０〜１００μｍで形成した。このセラミックシート１の幅・長さは、後のモールド工程に適合するように、幅はマトリックス状あるいは一列に配列する樹脂封止半導体デバイスの素子の配列幅に合わせ、長さは連続モールド封止に適合するように長尺のロール状にした。勿論、この幅・長さを任意に形成することは可能であり、例えば、長さをモールド封止一回毎に金型内に挿入するような長さに調整してもかまわない。
図２〜図４は、上記のセラミックシートを用いた、放熱性の高い樹脂封止型半導体装置の製造工程を説明するための模式的な断面図を示したものである。以下、工程に従って説明する。
先ず、図２（ａ）に示す様に、公知の技術であるダイスマウンティング技術を用いて、多層配線基板３上に所定の間隔で、所定位置に半導体素子２を搭載する。多層配線基板３には、各半導体素子２のマウント位置周辺に、各半導体素子２の外部取り出し電極からワイヤを介して接続されるワイヤパッド（図示せず）と、またそのワイヤパッド等から半導体素子外部と電気的接続を行うための基板中のビアと、ビアと接続して、半田ボール接続用パッド（図示せず）が裏面側に形成されている。
次に、図２（ｂ）に示す様に、ワイヤボンディング技術を用いて、各半導体素子２の外部取出し電極と対応する多層配線基板３に形成されたパッドとをワイヤ４により接続する。
次いで、図２（ｃ）に示す様に、先に多層配線基板３上に半導体素子２がワイヤボンディングされた素子搭載モジュールを樹脂封止用のトランスファモールド金型の基台５上にセットし、セラミックシート１をロールから引き出して、モールド金型の受け型６のキャビティ内側の壁面に沿って密着して配置する。この時、セラミックシート１のシート基材１０２の面が受け型６キャビティ壁側に、即ち、セラミック材１０１形成面が半導体素子側に対向するように配置する。
次に、図２（ｄ）に示す様に、金型の基台５及び受け型６を閉じて１７０〜１８０℃に保った中で、金型の注入口（図示せず）から溶融した熱硬化樹脂（エポキシ系樹脂）を注入し、約５分間、約１００ｋｇｆ／ｍｍ2の圧力の下に保持する。
そして、図３（ｅ）に示す様に、樹脂が硬化後に金型を開放し、取り出すことで、半導体素子２及びワイヤ４が樹脂７で封止され、かつ半導体素子搭載面側の樹脂上面にセラミック材１０１が転写・接着された状況で、樹脂封止モジュールを得ることができる。その後、この樹脂封止モジュールをキュア（１７０〜１８０℃、約５時間）して更に熱硬化を進める。
次に、この樹脂封止モジュールに半田ボール付けを行う。即ち、図３（ｆ）に示す様に、樹脂封止モジュールの多層配線基板３の半田ボール接続パッドの配置に適合した、半田ボール吸着ヘッド９を用いて半田ボール８を一括して吸着・保持し、この半田ボール表面にフラックスを付着させた後、図３（ｇ）に示す様に多層配線基板３の接続パッド上に配置する。半田ボール８配置後、温風炉内で２２０〜２６０℃に加熱して、半田ボール８を溶融・接着し、その後洗浄して余分なフラックス成分を除去する。その後、放熱材搭載の半導体装置に個片化するために、半導体半田ボール８が搭載されていない面（セラミック材１０１搭載面側）を粘着性フィルム１０に固定する。
図４（ｈ）に示す様に、ダイシングブレードを用いて、粘着性フィルム１０に届く深さの樹脂封止モジュール分離用の溝１１を形成し、この溝１１によって粘着性フィルム１０から取り外して、図４（ｉ）に示す様に、所期の放熱材であるセラミック材１０１搭載の樹脂封止型の半導体装置を得た。
以上の様に、通常用いられている半導体素子の樹脂封止モールド工程中に、セラミック材を形成したシートを同時に導入し、この封止時にセラミック材が封止樹脂上にシートから転写・密着されるようにすることで、容易かつ付加工数も少なく、量産対応可能な形で放熱用セラミック材つきの樹脂封止半導体素子を製造することができる。
なお、セラミックシート１の形状に関し、図１で示した様な構成のもの以外に、それと異なる構成のものも適用可能である。図５の（ａ）〜（ｄ）にその例を示す。各（ａ）〜（ｄ）に示す図は各種セラミックシート１の平面の模式図であり、図５（ｅ）〜（ｈ）はそれぞれの断面の模式図である。図５（ａ）の構成は、シート基材１０２上のセラミック材１０１がシート基材１０２全面には無く、樹脂封止素子のサイズ（上面サイズ）に応じた形状で配置形成されたものである。図５（ｂ）は、シート基材１０２上の全面にセラミック材を形成するとき、樹脂封止素子の個片化工程において、その切断性を向上させるために、セラミック材に樹脂封止される半導体素子のサイズ（上面サイズ）に応じた形状に切断用Ｖ溝１０４を有するセラミック材１０３を形成したものである。図５（ｃ）は、シート基材１０２上の全面にセラミック材を形成するとき、樹脂との密着性をさらに向上させるために、樹脂と接する面側に複数の凹凸があるセラミック材１０５を形成したものである。また図５（ｄ）は、シート基材１０２上の全面にセラミック材１０１を形成し、更にその上に金属箔（例えばアルミニウム箔、膜厚１００μｍ以下）１０６を形成したものであり、これにより、封止樹脂からの熱を熱伝導性良くセラミック材（熱放射材）に伝達しようとするものである。
セラミックシートの模式図 本発明実施例の工程説明図（その１） 本発明実施例の工程説明図（その２） 本発明実施例の工程説明図（その３） 異なるセラミックシートの模式図
符号の説明
１ セラミックシート
２ 半導体素子
３ 多層配線基板
４ ワイヤ
５ 金型・基台
６ 金型・受け型
７ 樹脂
８ 半田ボール
９ 半田ボール吸着ヘッド
１０ 粘着性フィルム
１１ 溝
１０１セラミック材
１０２シート基材
１０３溝付きセラミック材
１０４切断用Ｖ溝
１０５凹凸付きセラミック材
１０６金属箔

Claims (5)

  1. 複数の半導体素子が搭載された基板を金型の基台に配置する工程と、
    一方の面にセラミック材が形成されたシート状基材を金型の受け台の内側に貼付する工程と、
    金型の該基台と該受け台とを勘合し、該基台と該受け台により形成されるキャビティ内に該基板を保持する工程と、
    該キャビティ内に樹脂を注入し該半導体素子及び該基板を樹脂封止する工程と、
    該セラミック材を該シート基材より分離しながら該樹脂封止された半導体素子と該基板を該金型より取り出す工程と、
    該樹脂封止された半導体素子と基板とを分割し個片化する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記樹脂封止された半導体素子と基板とを分割して個片化する工程の前に、該基板の電極に外部接続用の半田ボールを取り付ける工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記セラミック材は赤外線放射機能性セラミック材であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記シート状基材は耐熱性材料からなることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 樹脂表面に赤外線放射機能性セラミック材が形成されていることを特徴とする半導体装置。
JP2004299417A 2004-10-13 2004-10-13 半導体装置の製造方法及び半導体装置 Withdrawn JP2006114636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004299417A JP2006114636A (ja) 2004-10-13 2004-10-13 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004299417A JP2006114636A (ja) 2004-10-13 2004-10-13 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2006114636A true JP2006114636A (ja) 2006-04-27

Family

ID=36382912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004299417A Withdrawn JP2006114636A (ja) 2004-10-13 2004-10-13 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2006114636A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027831A (ja) * 2008-07-18 2010-02-04 Tohoku Univ 発熱源が樹脂部材で覆われている電子機器の放熱効率を向上させる方法、波長選択性熱放射材料及びその製造方法
JP2010103297A (ja) * 2008-10-23 2010-05-06 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162215A (ja) * 1995-12-13 1997-06-20 Nitto Denko Corp 半導体装置の製造方法とこれに使用される成形用フイルム
JP2003249512A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004211060A (ja) * 2002-12-16 2004-07-29 Ceramission Kk エマルジョン性組成物およびそれにより形成した塗膜並びにその塗膜を用いた冷却構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162215A (ja) * 1995-12-13 1997-06-20 Nitto Denko Corp 半導体装置の製造方法とこれに使用される成形用フイルム
JP2003249512A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004211060A (ja) * 2002-12-16 2004-07-29 Ceramission Kk エマルジョン性組成物およびそれにより形成した塗膜並びにその塗膜を用いた冷却構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027831A (ja) * 2008-07-18 2010-02-04 Tohoku Univ 発熱源が樹脂部材で覆われている電子機器の放熱効率を向上させる方法、波長選択性熱放射材料及びその製造方法
JP2010103297A (ja) * 2008-10-23 2010-05-06 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8358514B2 (en) Electronic control device
US9397017B2 (en) Substrate structures and methods of manufacture
TWI520280B (zh) 改善半導體封裝之散熱的系統和方法
US20220375833A1 (en) Substrate structures and methods of manufacture
JP2009302526A (ja) 電子回路装置及びその製造方法
JPH0758254A (ja) マルチチップモジュール及びその製造方法
TWI236740B (en) Chip package structure
JP2006100752A (ja) 回路装置およびその製造方法
JP2006013080A (ja) 半導体モジュールおよびその製造方法
US20220369468A1 (en) Substrate structures and methods of manufacture
JP6031642B2 (ja) パワーモジュールとその製造方法
JP2012015225A (ja) 半導体装置
TW201140772A (en) Chip package device and manufacturing method thereof
TWI750439B (zh) 半導體裝置及其製造方法
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
JP2006114636A (ja) 半導体装置の製造方法及び半導体装置
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
JP6299578B2 (ja) 半導体装置
TW200824079A (en) Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities
JP2007201036A (ja) 電子装置およびその製造方法
JP2004260051A (ja) 半導体装置の製造方法および半導体装置
JP2008172176A (ja) 半導体素子搭載基板及びその製造方法。
JPH11330315A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101203