JP2007201036A - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP2007201036A
JP2007201036A JP2006015925A JP2006015925A JP2007201036A JP 2007201036 A JP2007201036 A JP 2007201036A JP 2006015925 A JP2006015925 A JP 2006015925A JP 2006015925 A JP2006015925 A JP 2006015925A JP 2007201036 A JP2007201036 A JP 2007201036A
Authority
JP
Japan
Prior art keywords
heat sink
electroless
plating film
mold resin
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006015925A
Other languages
English (en)
Other versions
JP4591362B2 (ja
Inventor
Sukenori Sanada
祐紀 眞田
Takeshi Ishikawa
岳史 石川
Norihisa Imaizumi
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006015925A priority Critical patent/JP4591362B2/ja
Publication of JP2007201036A publication Critical patent/JP2007201036A/ja
Application granted granted Critical
Publication of JP4591362B2 publication Critical patent/JP4591362B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ヒートシンクをモールド樹脂により封止してなる樹脂封止型の電子装置において、ヒートシンクとモールド樹脂との剥離を抑制する。
【解決手段】電子部品40、41が実装された配線基板20を、ヒートシンク10の一面11上に搭載し、ヒートシンク10、電子部品40、41および配線基板20をモールド樹脂80により封止してなる電子装置において、ヒートシンク10の表面のうち少なくともモールド樹脂80と接する部位には、無電解メッキにてNiをメッキすることにより形成された無電解Niメッキ膜10aが形成されており、この無電解Niメッキ膜10aの表面は、凹凸形状を持つように粗化されている。
【選択図】図1

Description

本発明は、電子部品が実装された配線基板を放熱用のヒートシンク上に搭載し、これらをモールド樹脂にて封止してなる電子装置、いわゆる樹脂封止型の電子装置および、そのような樹脂封止型の電子装置の製造方法に関する。
従来より、この種の電子装置としては、電子部品が実装された配線基板を、ヒートシンクの一面上に搭載し、ヒートシンク、電子部品および配線基板をモールド樹脂により封止してなるものが提案されている(特許文献1参照)。
このような電子装置は、一般に、電子部品が搭載された配線基板を、接着剤を介してヒートシンクの一面上に搭載した後、トランスファーモールド法により樹脂封止を行うことで製造される。
特開2005−328028号公報
しかしながら、このような樹脂封止型の電子装置は、冷熱サイクルや電子装置を外部基材へ実装する時のはんだリフローなどにより生じる熱応力によって、ヒートシンクとモールド樹脂との間に剥離が生じやすい。これは、金属からなるヒートシンクと樹脂との熱膨張係数の差が大きいためである。
そして、上記したモールド樹脂とヒートシンクとの剥離が生じると、モールド樹脂の内部において樹脂クラックが発生し、これがモールド樹脂の外部にまで到達するという問題が発生する。
本発明は、上記問題に鑑みてなされたものであり、ヒートシンクをモールド樹脂により封止してなる樹脂封止型の電子装置において、ヒートシンクとモールド樹脂との剥離を抑制することを目的とする。
上記目的を達成するため、本発明者は、ヒートシンクとモールド樹脂との接触部において、ヒートシンクとモールド樹脂との密着力を向上させることに着目し、鋭意検討を行い、本発明を創出するに至った。
すなわち、本発明は、ヒートシンク(10)の表面のうち少なくとも前記モールド樹脂(80)と接する部位に、無電解メッキにてNiをメッキすることにより形成された無電解Niメッキ膜(10a)を形成するとともに、この無電解Niメッキ膜(10a)の表面を、凹凸形状を持つように粗化されたものとしたことを、第1の特徴とする。
それによれば、ヒートシンク(10)の表面のうちモールド樹脂(80)と接する部位では、当該部位に設けられている無電解Niメッキ膜(10a)が凹凸形状を持つように粗化されているため、モールド樹脂(80)との密着性が向上し、ヒートシンク(10)とモールド樹脂(80)との剥離を抑制することができる。
こような構成においては、無電解Niメッキ膜(10a)は、ヒートシンク(10)の表面のうちモールド樹脂(80)と接する部位のみに形成されていてもよい。
また、このような構成においては、無電解Niメッキ膜(10a)は、ヒートシンク(10)の表面のうちモールド樹脂(80)と接する部位および配線基板(20)が搭載される部位に形成されており、配線基板(20)は、接着剤(30)を介してヒートシンク(10)に搭載されているものにできる。
このように、配線基板(20)を、接着剤(30)を介してヒートシンク(10)に搭載する場合に、当該搭載部位に上記の粗化された無電解Niメッキ膜(10a)を設けることで、当該無電解Niメッキ膜(10a)と接着剤(30)との密着性の向上が可能になる。
また、このような構成においては、ヒートシンク(10)の他面(12)がモールド樹脂(80)から露出しており、無電解Niメッキ膜(10a)は、ヒートシンク(10)の表面のうちモールド樹脂(80)と接する部位および他面(12)に形成されているものにできる。
このように、ヒートシンク(10)の表面のうちモールド樹脂(80)から露出する他面(12)に、上記の粗化された無電解Niメッキ膜(10a)を設ければ、この他面(12)に接着剤などを介して外部基材を接触させ、放熱を図るような場合に、当該外部部材との密着性の向上が可能になる。
さらに、このような構成においては、無電解Niメッキ膜(10a)を、ヒートシンク(10)の表面の全面に形成すれば、上記したモールド樹脂(80)の剥離抑制、配線基板(20)を搭載する接着剤(30)との密着性向上、および、外部基材との密着性向上といった各効果が期待できる。
また、このような構成において、ヒートシンク(10)の表面と無電解Niメッキ膜(10a)との間に、無電解Niメッキ膜(10a)の下地となる下地メッキ膜(10b)を介在させれば、粗化された無電解Niメッキ膜(10a)はピンホールなどが発生しやすいため、この下地メッキ膜(10b)によって、その下のヒートシンク(10)の露出が防止できる。
また、この場合において、下地メッキ膜(10b)としてNi−Pメッキ膜を用いれば、無電解Niメッキ膜(10a)とヒートシンク(10)との密着性を向上させることができる。
また、電子部品(40、41)が搭載された配線基板(20)を、熱硬化性樹脂などよりなる接着剤(30)を介してヒートシンク(10)の一面(11)上に搭載する場合において、このヒートシンク(10)の一面(11)に、粗化された無電解Niメッキ膜(10a)を設けるとき、この無電解メッキ膜(10a)は、熱硬化性樹脂などよりなる接着剤(30)の低分子成分に対する濡れ性がよいものであるため、ブリードが発生しやすくなる。
このブリードが発生すると、ヒートシンク(10)の一面(11)のうち配線基板(20)の搭載領域よりも外側に上記した低分子成分が広がり、ヒートシンク(10)とモールド樹脂(80)との密着性を低下させやすくなる。
そこで、本発明は、このブリード抑制を考慮して、配線基板(20)を、熱硬化性樹脂よりなる接着剤(30)を介してヒートシンク(10)の一面(11)上に搭載する製造方法において、ヒートシンク(10)の表面のうちモールド樹脂(80)と接する部位および一面(11)に、無電解メッキにてNiをメッキすることにより形成され、その表面が凹凸形状を持つように粗化された無電解Niメッキ膜(10a)を設け、配線基板(20)側に接着剤(30)を設け、ヒートシンク(10)を接着剤(30)の硬化温度以上に加熱した状態とし、続いて、この加熱された状態にあるヒートシンク(10)の一面(11)上に接着剤(30)を介して配線基板(20)を搭載することで、ヒートシンク(10)の熱により、接着剤(30)を硬化させることを、第2の特徴とする。
それによれば、接着剤(30)は、配線基板(20)の搭載と同時に硬化を始めるため、ブリードの進展を抑制できる。
また、本発明は、このブリード抑制を考慮して、配線基板(20)を、接着剤(30)を介してヒートシンク(10)の一面(11)上に搭載する製造方法において、ヒートシンク(10)の表面のうちモールド樹脂(80)と接する部位および一面(11)に、上記無電解Niメッキ膜(10a)を設け、続いて、ヒートシンク(10)の一面(11)に位置する無電解Niメッキ膜(10a)の表面のうち接着剤(30)が設けられる部位の周囲を、モールド樹脂(80)と密着性を有する樹脂材(14)により被覆することで平滑化した後、ヒートシンク(10)の一面(11)上に接着剤(30)を介して配線基板(20)を搭載することを、第3の特徴とする。
それによれば、樹脂材(14)の表面は無電解Niメッキ膜(10a)に比べて平滑化されるため、ブリードの進展を抑制できる。
このような製造方法において、ヒートシンク(10)の一面(11)のうち樹脂材(14)を設ける部位に、溝(13)を設けた後、ヒートシンク(10)の表面のうちモールド樹脂(80)と接する部位および一面(11)に、無電解Niメッキ膜(10a)を設け、続いて、無電解Niメッキ膜(10a)の表面のうち溝(13)内に位置する部位を、樹脂材(14)により被覆するようにすれば、溝(13)により樹脂材(14)の塗布が容易になる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1(a)は、本発明の第1実施形態に係る樹脂封止型の電子装置100の概略断面構成を示す図であり、図1(b)は、図1(a)中の電子装置100における丸で囲んだA部の拡大図である。
本電子装置100はヒートシンク10を備えており、このヒートシンク10は、Fe、Cu、Mo、42アロイ、コバールなどの金属など、放熱性に優れた材料からなるものであり、たとえば矩形板状をなす。特に限定するものではないが、本例では、ヒートシンク10はFe板からなる。
このヒートシンク10の一面11上には、セラミック基板やプリント基板などからなる配線基板20が搭載されている。ここでは、配線基板20は、ヒートシンク10よりも一回り小さい、たとえば矩形板状のものである。
そして、配線基板20とヒートシンク10との間には、シリコン系樹脂やエポキシ系樹脂などの熱硬化性樹脂などよりなる接着剤30が介在しており、配線基板20とヒートシンク10とは、この接着剤30を介して接着されている。
また、配線基板20には、ICチップ40やコンデンサ41などの各種の電子部品40、41が実装されている。
ICチップ40は、シリコン基板などからなるもので、半導体プロセス技術を用いてトランジスタなどの素子が形成されたものであり、はんだや導電性接着剤などの接合材50を介して配線基板20の上に固定されるとともに、金やアルミニウムなどからなるボンディングワイヤ60を介して、配線基板20と電気的に接続されている。
また、コンデンサ41も、上記接合材50を介して配線基板20の上に、電気的・機械的に接続されている。なお、配線基板20には、これらICチップ40およびコンデンサ41以外の部品が実装されていてもよい。
また、ヒートシンク10および配線基板20の周囲には、Cuや42アロイ合金などの金属からなるリードとしてのリードフレーム70が配置されている。そして、配線基板20とリードフレーム70とは、ボンディングワイヤ60によって結線され電気的に接続されている。
そして、これらヒートシンク10、電子部品40、41、配線基板20、リードフレーム70およびボンディングワイヤ60は、モールド樹脂80によって包み込まれるように封止されている。
ここで、本実施形態では、ヒートシンク10のうち配線基板20が搭載される面である上記一面11とは反対側の他面12を、モールド樹脂80から露出させており、それによって、放熱性の向上を図っている。
このモールド樹脂80は、エポキシ系樹脂などの通常のモールド材料からなるものであり、一般的なトランスファーモールド法により形成されるものである。たとえば、モールド樹脂80は、エポキシ系樹脂からなり、さらに熱膨張係数を調整する等のためにシリカなどからなるフィラーが含有されたものである。
このような電子装置100において、本実施形態では、ヒートシンク10の表面のうち少なくともモールド樹脂80と接する部位に、図1に示される例では、ヒートシンク10の表面の全面に、無電解Niメッキ膜10aが形成されている。
この無電解Niメッキ膜10aは、無電解メッキにてNiをメッキすることにより形成されており、図1(b)に示されるように、この無電解Niメッキ膜10aの表面は、凹凸形状を持つように粗化されている。
また、図1(b)に示されるように、ヒートシンク10の表面と無電解Niメッキ膜10aとの間には、無電解Niメッキ膜10aの下地となる下地メッキ膜10bが介在している。なお、図1(a)では下地メッキ膜10bは省略してある。
この下地メッキ膜10bは、Ni−Pメッキ膜やNi−Bメッキ膜などからなる。特に限定するものではないが、本例では、下地メッキ膜10bはNi−Pメッキ膜10bよりなる。
ここで、Ni−Pメッキ膜10bは、一般的な無電解Ni−Pメッキ浴、メッキ条件でメッキすることで形成される。また、その上に設けられる表面が粗化された無電解Niメッキ膜10aは、無電解メッキ法によって形成される。たとえば、Ni−Pメッキ膜10b、無電解Niメッキ膜10aの膜厚は、それぞれ、である。
本例では、無電解Niメッキ膜10aは、図1(b)に示されるように、針状突起を有する凹凸形状となっている。この無電解Niメッキ膜10aの形成方法は公知であり、たとえば、Niメッキのメッキ成膜時に薬液成分などのメッキ条件を調整することなどにより、粗化を行うことができる。
この無電解Niメッキ膜10aの粗化レベルは、モールド樹脂80との密着性を満足するために、本例では比表面積2.3以上が好ましい。この比表面積とは、原子間力顕微鏡(AFM)で測定した値であり、無電解Niメッキ膜10aの表面における所定の単位面積をAFMで測定し、その画像解析などを行うことで求められるものであり、樹脂密着性を表すのに最も適した特性値である。
また、この無電解Niメッキ膜10aの種々の表面粗化状態を図2〜図7に示す。図2、図4、図6は、それぞれ表面粗化状態の異なる無電解Niメッキ膜10aの表面を電子顕微鏡で観察したときの顕微鏡写真を示す図であり、図3、図5、図7は、それぞれ図2、図4、図6の各状態となっている無電解Niメッキ膜10aの断面構成を模式的に示す図である。
無電解Niメッキ膜10aの表面形状は、図2、図3に示されるような丸みを帯びた凹凸形状でもよいが、図4および図5、または、図6および図7に示されるような針状形状の凹凸形状の方が、よりモールド樹脂80との密着力に優れる。
図4および図5では、図2および図3に比べて無電解Niメッキ膜10aの比表面積が増えるものであり、図6および図7では、針が様々な方向に向いていることで、無電解Niメッキ膜10aとモールド樹脂80との密着力が増加する。これら図2〜図7に示される無電解Niメッキ膜10aの表面形状は、当業者であれば、薬液成分などのメッキ条件を調整することなどにより実現できる。
このような電子装置100は、次のような一般的な製造方法により製造することができる。まず、配線基板20に、上記接合材50を介して電子部品40、41を搭載する。一方で、上記メッキ膜10a、10bが形成されたヒートシンク10を用意する。
そして、この電子部品40、41が搭載された配線基板20を、熱硬化性樹脂などよりなる接着剤30を介してヒートシンク10の一面11上に搭載し、リードフレーム70と配線基板20との間や配線基板20とICチップ40との間でワイヤボンディングを行った後、このものをモールド樹脂80にて封止する。こうして、本電子装置100が製造される。
ところで、本実施形態によれば、このような樹脂封止型の電子装置100において、ヒートシンク10の表面のうちモールド樹脂80と接する部位に、粗化された無電解Niメッキ膜10aが形成されている。
それによれば、ヒートシンク10の表面のうちモールド樹脂80と接する部位では、ヒートシンク10の当該部位に設けられている無電解Niメッキ膜10aの表面が凹凸形状を持つように粗化されているため、この凹凸部分によって無電解Niメッキ膜10aとモールド樹脂80との間において、接触面積の増大やアンカー効果などの作用を期待することができる。
このことにより、ヒートシンク10とモールド樹脂80との密着性が向上し、ヒートシンク10からのモールド樹脂80の剥離を抑制することができる。そして、結果的に、モールド樹脂80の内部から外部へ到達する樹脂クラックなど、樹脂剥離に伴う不具合の防止がなされ、信頼性が向上する。
ここで、図1に示される例では、無電解Niメッキ膜10aは、ヒートシンク10の表面の全面に形成されているが、上記した効果を奏するためには、無電解Niメッキ膜10aは、ヒートシンク10の表面のうち少なくともモールド樹脂80と接する部位に形成されていればよい。
たとえば、図8に示されるように、無電解Niメッキ膜10aは、ヒートシンク10の表面のうちモールド樹脂80と接する部位のみに形成されていてもよい。図8に示される例では、ヒートシンク10の表面のうち一面11における接着剤30が配置される部位を除く部位と、側面とに無電解Niメッキ膜10aが形成されている。
また、本実施形態の電子装置100のように、配線基板20が接着剤30を介してヒートシンク10に搭載されている場合、無電解Niメッキ膜10aは、ヒートシンク10の表面のうちモールド樹脂80と接する部位および配線基板20が搭載される部位にのみ形成されていてもよい。
ここで、ヒートシンク10の表面のうち配線基板20が搭載される部位とは、図1に示される電子装置100においては、ヒートシンク10の一面11における接着剤30が配置される部位である。
このように、配線基板20を、接着剤30を介してヒートシンク10に搭載する場合に、当該搭載部位に粗化された無電解Niメッキ膜10aを設けることで、当該無電解Niメッキ膜10aと接着剤30との密着性の向上が可能になる。
これは、粗化された無電解Niメッキ膜10aでは接着剤30の濡れ性が向上するなどの理由によるものであり、その結果、配線基板20の剥離防止効果が期待され、信頼性が向上する。
また、本実施形態の電子装置100のように、ヒートシンク10の他面12がモールド樹脂80から露出しているハーフモールドタイプの場合には、無電解Niメッキ膜10aは、ヒートシンク10の表面のうちモールド樹脂80と接する部位および当該他面12にのみ、形成されていてもよい。
このようなハーフモールドタイプの電子装置100の場合、ヒートシンク10のうちモールド樹脂80から露出する面すなわち他面を、接着剤や熱伝導性グリスなどを介して、冷却器などの外部基材に接触させ、それによって、電子装置100における放熱の促進を図ることが多い。
そこで、このように、ヒートシンク10の表面のうちモールド樹脂80から露出する他面12に、粗化された無電解Niメッキ膜10aを設ければ、この他面12に接着剤などを介して外部基材を接触させ、放熱を図るような場合に、当該外部基材との密着性の向上が可能になる。その結果、外部基材に対するヒートシンクの接着力の向上効果が期待され、信頼性が向上する。
また、上述したように、本実施形態では、無電解Niメッキ膜10aは、ヒートシンク10の表面の全面に形成されている。
それによれば、無電解Niメッキ膜10aを、ヒートシンク10の表面のうちモールド樹脂80と接する部位に形成したことによるモールド樹脂80の剥離抑制効果、配線基板20が搭載される部位に形成したことによる配線基板20の剥離抑制効果、モールド樹脂80から露出する他面12に形成したことによる外部基材に対する接着力の向上効果、といった上記の各効果が期待できる。
また、本実施形態では、上記図2などに示されるように、ヒートシンク10の表面と無電解Niメッキ膜10aとの間に、Ni−Pメッキ膜10bからなる下地メッキ膜10bを介在させている。
粗化された無電解Niメッキ膜10aはピンホールなどが発生しやすいため、下地メッキ膜10bを設けることよって、その下のヒートシンク10の露出が防止でき、ヒートシンク10の腐食防止などが期待できる。
また、本実施形態では、下地メッキ膜10bとしてNi−Pメッキ膜10bを用いることで、無電解Niメッキ膜10aとヒートシンク10との密着性を向上させることができる。
無電解Niメッキ膜10aの膜厚を増やすと、その表面粗度が低下し、ヒートシンク10との密着力が低下する。ここで、Ni−Pメッキ膜10bを、無電解Niメッキ膜10aの下地にすることで、無電解Niメッキ膜10aの膜厚を増やした状態での表面粗化が可能である。また、表面状態が安定し且つ清浄なNi−Pメッキ膜10b上に無電解Niメッキを施すことで、安定した粗化状態を得ることができる。
(第2実施形態)
図9は、本発明の第2実施形態に係る電子装置の製造方法の要部を示す概略断面図である。
上記実施形態のように、電子部品40、41が実装された配線基板20を、接着剤30を介してヒートシンク10の一面11上に搭載するとき、このヒートシンク10の一面11に、無電解Niメッキ膜10aを設けた構成の場合、この無電解メッキ膜10aは粗化されているため、熱硬化性樹脂などよりなる接着剤30の低分子成分に対する濡れ性がよいものとなる。
そのため、配線基板20の搭載時に、接着剤30のブリードが発生する。このブリードとは、当該低分子成分が、接着剤30の搭載領域の周囲まで広がること、すなわち、ヒートシンク10の一面11においてモールド樹脂80と接触すべき部位にまで広がることである。
このブリードが発生すると、粗化された無電解Niメッキ膜10a上においてブリードの進展が速くなり、短時間で広い領域に広がってしまう。その結果、ヒートシンク10とモールド樹脂80との間に、上記低分子成分が介在した形となり、この部分においてモールド樹脂80の密着性が低下してしまう。
本実施形態は、配線基板20を、熱硬化性樹脂よりなる接着剤30を介してヒートシンク10の一面11上に搭載する製造方法において、このブリードの抑制を狙ったものである。
図9に示されるように、本実施形態では、ヒートシンク10の表面のうちモールド樹脂80と接する部位および一面11に、無電解Niメッキ膜10aが設けられたものを用意する。
なお、図9に示される例では、ヒートシンク10の表面の全面に無電解Niメッキ膜10aが設けられているが、少なくともヒートシンク10の表面のうちモールド樹脂80と接する部位および一面11に無電解Niメッキ膜10aが設けられていればよく、これらの部位のみに無電解Niメッキ膜10aが設けられているヒートシンク10を用いてもかまわない。
そして、本実施形態では、電子部品40、41が搭載された配線基板20側に接着剤30を設ける。なお、ここでは、電子部品40、41は、これら電子部品40、41が接合材50によって配線基板20に固定されていればよく、図9に示されるように、ICチップ40がワイヤボンディングまでされていない状態であってもよい。
そして、本実施形態では、配線基板20における電子部品40、41の搭載面とは反対側の面に、接着剤30を塗布することにより、接着剤30は、その粘性により配線基板20に保持される。
また、ヒートシンク10を接着剤30の硬化温度以上に加熱した状態とする。このヒートシンク10の加熱方法は、特に限定するものではないが、ここでは、ヒートシンク10をヒータ200の上に搭載して加熱する。
たとえば、接着剤30がシリコン系樹脂である場合、接着剤30の硬化温度はおおよそ150℃程度であり、ヒートシンク10がこの硬化温度となるように、ヒータ200を調整する。なお、このヒートシンク10の加熱は、たとえばオーブンや熱風などにより行ってもよい。
続いて、この加熱された状態にあるヒートシンク10の一面11上に接着剤30を介して配線基板20を搭載する。そうすることで、加熱されたヒートシンク10の熱により、接着剤30を硬化させる。
接着剤30の上記低分子成分は、接着剤30の硬化温度にすることで固まり、進展しない。したがって、本実施形態のように、あらかじめヒートシンク10を硬化温度に上昇させておき、その上に接着剤30を塗布した配線基板20を貼り付けることで、ブリードの進展が生じる前に固めることができる。
なお、本実施形態では、このように配線基板20をヒートシンク10の一面11に接着剤30を介して固定した後、上記したリードフレーム70やICチップ40に関するワイヤボンディングを行い、さらにモールド樹脂80による封止を行うことにより、電子装置を完成する。
こうしてできあがった本実施形態の電子装置は、上記第1実施形態に示した電子装置において、配線基板20を熱硬化性樹脂よりなる接着剤30を介してヒートシンク10の一面11に搭載し、無電解Niメッキ膜10aは、ヒートシンク10の表面のうちモールド樹脂80と接する部位および配線基板20が搭載される部位である一面11に形成された構成となる。
(第3実施形態)
図10は、本発明の第3実施形態に係る電子装置の製造方法の要部を示す概略断面図である。なお、図10に示されている部位以外は、本実施形態の電子装置は、上記第1実施形態に示したものと同様にできる。
本実施形態は、配線基板20を、接着剤30を介してヒートシンク10の一面11上に搭載する製造方法において、上記した接着剤30におけるブリードの抑制を狙ったものである。
図10に示されるように、本実施形態では、ヒートシンク10として、配線基板20が搭載される一面11のうち接着剤30が設けられる部位の周囲に、プレス加工などにより溝13を設けたものを用意する。なお、図10では、溝13の全容は示されていないが、ヒートシンク10の一面11のうち接着剤30が設けられる部位を取り囲むように形成されている。
そして、このようなヒートシンク10に対して、上記第2実施形態と同様に、ヒートシンク10の表面のうち少なくともモールド樹脂80と接する部位および一面11に、無電解Niメッキ膜10aを設ける。
続いて、本実施形態では、図10に示されるように、無電解Niメッキ膜10aの表面うち溝13内に位置する部位を、樹脂材14により被覆する。この樹脂材14としては、モールド樹脂80と密着性を有するものであればよい。
たとえばポリアミド系樹脂、ポリイミド系樹脂などを樹脂材14として採用し、これを塗布して硬化することにより、樹脂材14の配設がなされる。たとえばポリアミド系樹脂の場合、150℃程度で硬化させる。そして、このように樹脂材14を配設することにより、溝13内の無電解Niメッキ膜10aの表面が、樹脂材14により平滑化されたものとなる。
すなわち、ヒートシンク10の一面11のうち接着剤30が設けられる部位の周囲に位置する無電解Niメッキ膜10aの表面が、樹脂材14により、無電解Niメッキ膜10aの粗化された表面よりも平滑な表面となる。
その後は、上記第2実施形態と同様に、ヒートシンク10の一面11上に接着剤30を介して配線基板20を搭載する。そして、ワイヤボンディングやモールド樹脂80による封止を行うことで、電子装置を完成する。なお、樹脂材14は、図10に示される状態にてモールド樹脂80に封止される。
本実施形態の製造方法によれば、ヒートシンク10の一面11において接着剤30の搭載領域の周囲では、表面が平滑化された樹脂材14が存在し、この樹脂材14では、ブリードの進展速度が極めて遅くなる。そのため、上記第2実施形態と同様に、ブリードの抑制が可能となる。
また、上記製造方法によれば、ヒートシンク10の一面11のうち樹脂材14を設ける部位に、溝13を設け、無電解Niメッキ膜10aのうちこの溝13内に位置する部位を、樹脂材14により被覆している。
それによれば、樹脂材14を溝13内に塗布することで、溝13内に樹脂が広がりやすく、樹脂材14の塗布が容易になる。また、溝13を設けることで、ブリードの進展方向に堰を形成したのと同様の状態となることから、ブリードの進展を抑制するためには、好ましい。
ここで、本実施形態においては、溝13の形状は図示例のようなV溝に限定されるものではなく、矩形状の溝、U溝などであってもよい。また、樹脂材14は溝13の形状を継承していなくてもよく、樹脂材14により溝13が埋まっていてもよい。また、溝13は複数本設けられていてもよい。
さらには、ヒートシンク10には溝13はないものであってもよい。その場合であっても、ヒートシンク10の一面11に位置する無電解Niメッキ膜10aの表面のうち接着剤30が設けられる部位の周囲を、モールド樹脂80と密着性を有する樹脂材14により被覆することで平滑化すればよい。
また、本実施形態によれば、できあがった電子装置は、上記第1実施形態に示した電子装置において、配線基板20を接着剤30を介してヒートシンク10の一面11に搭載し、無電解Niメッキ膜10aは、ヒートシンク10の表面のうちモールド樹脂80と接する部位および配線基板20が搭載される部位である一面11に形成された構成を有するものとなる。
さらに、本実施形態の電子装置は、ヒートシンク10の一面11に位置する無電解Niメッキ膜10aの表面のうち接着剤30が設けられる部位の周囲が、モールド樹脂80と密着性を有する樹脂材14により被覆され、さらにこの樹脂材14がモールド樹脂80にて被覆された構成となる。
また、溝13を設けた場合には、本実施形態の製造方法にてできあがった電子装置は、ヒートシンク10の一面11のうち樹脂材14を設けている部位に、溝13が設けられた構成を有するものとなる。
(他の実施形態)
なお、上記の実施形態に示されるNi−Pメッキ膜などからなる下地メッキ膜10bは、必要に応じて設ければよいものであり、場合によっては、下地メッキ膜10bが無い構成であってもよい。
また、無電解Niメッキ膜10aの表面粗化状態は、上記した各図に示されるような形態に限定されるものではなく、モールド樹脂80との密着性を向上できるような凹凸形状であればよい。
また、上記各図に示した電子装置は、一実施形態を示すものであり、電子部品が実装された配線基板を、ヒートシンクの一面上に搭載し、ヒートシンク、電子部品および配線基板をモールド樹脂により封止してなるものであれば、配線基板、電子部品、ヒートシンクなどの構成は、上記のものに限定されない。
また、上記の実施形態では、ヒートシンク10のうち配線基板20が搭載される面である一面11とは反対側の他面12を、モールド樹脂80から露出させているが、このヒートシンク10の他面12もモールド樹脂80により封止されたものであっても、本発明は適用可能である。
また、ヒートシンク10の一部をモールド樹脂80から露出される構成を採用する場合には、上記の実施形態のように、配線基板20が搭載される一面11とは反対側の他面12を露出する形態に限定されるものではない。
たとえば、ヒートシンク10の他面12の一部を露出させてもよいし、他面12はモールド樹脂80にて封止するようにし、ヒートシンク10における一面11と他面12の間に位置する側面を露出させてもよいし、さらには、ヒートシンク10の一面の一部を露出させてもよい。
このようにヒートシンクのどこかの一部をモールド樹脂80から露出させる場合、あるいは、すべてを封止する場合のいずれにおいても、ヒートシンク10の表面のうち少なくともモールド樹脂80と接して封止されている部位に、上記の粗化された無電解メッキ膜10aが設けられていればよい。
(a)は、本発明の第1実施形態に係る樹脂封止型の電子装置の概略断面図であり、(b)は、(a)中のA部拡大図である。 丸みを帯びた凹凸形状を有する無電解Niメッキ膜の表面の顕微鏡写真である。 図2に示される無電解Niメッキ膜の概略断面図である。 針状の凹凸形状を有する無電解Niメッキ膜の表面の顕微鏡写真である。 図4に示される無電解Niメッキ膜の概略断面図である。 もう一つの針状の凹凸形状を有する無電解Niメッキ膜の表面の顕微鏡写真である。 図6に示される無電解Niメッキ膜の概略断面図である。 無電解Niメッキ膜がヒートシンクの表面のうちモールド樹脂と接する部位のみに形成されている構成を示す概略断面図である。 本発明の第2実施形態に係る電子装置の製造方法の要部を示す概略断面図である。 本発明の第3実施形態に係る電子装置の製造方法の要部を示す概略断面図である。
符号の説明
10…ヒートシンク、10a…無電解Niメッキ膜、
10b…下地メッキ膜としてのNi−P膜、11…ヒートシンクの一面、
12…ヒートシンクの他面、13…溝、14…樹脂材、20…配線基板、
30…接着剤、40…電子部品としてのICチップ、
41…電子部品としてのコンデンサ、80…モールド樹脂。

Claims (11)

  1. 電子部品(40、41)が実装された配線基板(20)を、ヒートシンク(10)の一面(11)上に搭載し、前記ヒートシンク(10)、前記電子部品(40、41)および前記配線基板(20)をモールド樹脂(80)により封止してなる電子装置において、
    前記ヒートシンク(10)の表面のうち少なくとも前記モールド樹脂(80)と接する部位には、無電解メッキにてNiをメッキすることにより形成された無電解Niメッキ膜(10a)が形成されており、この無電解Niメッキ膜(10a)の表面は、凹凸形状を持つように粗化されていることを特徴とする電子装置。
  2. 前記無電解Niメッキ膜(10a)は、前記ヒートシンク(10)の表面のうち前記モールド樹脂(80)と接する部位のみに形成されていることを特徴とする請求項1に記載の電子装置。
  3. 前記無電解Niメッキ膜(10a)は、前記ヒートシンク(10)の表面のうち前記モールド樹脂(80)と接する部位および前記配線基板(20)が搭載される部位に形成されており、
    前記配線基板(20)は、接着剤(30)を介して前記ヒートシンク(10)に搭載されていることを特徴とする請求項1に記載の電子装置。
  4. 前記ヒートシンク(10)の他面(12)が前記モールド樹脂(80)から露出しており、
    前記無電解Niメッキ膜(10a)は、前記ヒートシンク(10)の表面のうち前記モールド樹脂(80)と接する部位および前記他面(12)に形成されていることを特徴とする請求項1に記載の電子装置。
  5. 前記無電解Niメッキ膜(10a)は、前記ヒートシンク(10)の表面の全面に形成されていることを特徴とする請求項1に記載の電子装置。
  6. 前記ヒートシンク(10)の表面と前記無電解Niメッキ膜(10a)との間には、前記無電解Niメッキ膜(10a)の下地となる下地メッキ膜(10b)が介在していることを特徴とする請求項1ないし5のいずれか1つに記載の電子装置。
  7. 前記下地メッキ膜(10b)は、Ni−Pメッキ膜であることを特徴とする請求項6に記載の電子装置。
  8. 前記無電解Niメッキ膜(10a)の凹凸形状は、針状突起を有する凹凸形状であることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。
  9. 電子部品(40、41)が搭載された配線基板(20)を、熱硬化性樹脂よりなる接着剤(30)を介してヒートシンク(10)の一面(11)上に搭載し、前記ヒートシンク(10)、前記電子部品(40、41)および前記配線基板(20)をモールド樹脂(80)により封止するようにした電子装置の製造方法において、
    前記ヒートシンク(10)の表面のうち前記モールド樹脂(80)と接する部位および前記一面(11)に、無電解メッキにてNiをメッキすることにより形成され、その表面が凹凸形状を持つように粗化された無電解Niメッキ膜(10a)を設け、
    前記配線基板(20)側に前記接着剤(30)を設け、前記ヒートシンク(10)を前記接着剤(30)の硬化温度以上に加熱した状態とし、
    続いて、この加熱された状態にある前記ヒートシンク(10)の前記一面(11)上に前記接着剤(30)を介して前記配線基板(20)を搭載することで、前記ヒートシンク(10)の熱により、前記接着剤(30)を硬化させることを特徴とする電子装置の製造方法。
  10. 電子部品(40、41)が搭載された配線基板(20)を、接着剤(30)を介してヒートシンク(10)の一面(11)上に搭載し、前記ヒートシンク(10)、前記電子部品(40、41)および前記配線基板(20)をモールド樹脂(80)により封止するようにした電子装置の製造方法において、
    前記ヒートシンク(10)の表面のうち前記モールド樹脂(80)と接する部位および前記一面(11)に、無電解メッキにてNiをメッキすることにより形成され、その表面が凹凸形状を持つように粗化された無電解Niメッキ膜(10a)を設け、
    続いて、前記ヒートシンク(10)の前記一面(11)に位置する前記無電解Niメッキ膜(10a)の表面のうち前記接着剤(30)が設けられる部位の周囲を、前記モールド樹脂(80)と密着性を有する樹脂材(14)により被覆することで平滑化した後、
    前記ヒートシンク(10)の前記一面(11)上に前記接着剤(30)を介して前記配線基板(20)を搭載することを特徴とする電子装置の製造方法。
  11. 前記ヒートシンク(10)の前記一面(11)のうち前記樹脂材(14)を設ける部位に、溝(13)を設けた後、
    前記ヒートシンク(10)の表面のうち前記モールド樹脂(80)と接する部位および前記一面(11)に、前記無電解Niメッキ膜(10a)を設け、
    続いて、前記無電解Niメッキ膜(10a)の表面のうち前記溝(13)内に位置する部位を、前記樹脂材(14)により被覆することを特徴とする電子装置の製造方法。
JP2006015925A 2006-01-25 2006-01-25 電子装置の製造方法 Expired - Fee Related JP4591362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006015925A JP4591362B2 (ja) 2006-01-25 2006-01-25 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006015925A JP4591362B2 (ja) 2006-01-25 2006-01-25 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007201036A true JP2007201036A (ja) 2007-08-09
JP4591362B2 JP4591362B2 (ja) 2010-12-01

Family

ID=38455339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006015925A Expired - Fee Related JP4591362B2 (ja) 2006-01-25 2006-01-25 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4591362B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011059571A (ja) * 2009-09-14 2011-03-24 Sumitomo Electric Ind Ltd 光サブアセンブリ
JP2016115806A (ja) * 2014-12-15 2016-06-23 トヨタ自動車株式会社 半導体装置
EP2261933A4 (en) * 2008-04-08 2018-03-28 Murata Manufacturing Co. Ltd. Capacitor and method for manufacturing the same
JP2018163962A (ja) * 2017-03-24 2018-10-18 株式会社東芝 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060137A (ja) * 2001-08-08 2003-02-28 Ibiden Co Ltd モジュール用基板
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2005328018A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060137A (ja) * 2001-08-08 2003-02-28 Ibiden Co Ltd モジュール用基板
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2005328018A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2261933A4 (en) * 2008-04-08 2018-03-28 Murata Manufacturing Co. Ltd. Capacitor and method for manufacturing the same
JP2011059571A (ja) * 2009-09-14 2011-03-24 Sumitomo Electric Ind Ltd 光サブアセンブリ
JP2016115806A (ja) * 2014-12-15 2016-06-23 トヨタ自動車株式会社 半導体装置
JP2018163962A (ja) * 2017-03-24 2018-10-18 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4591362B2 (ja) 2010-12-01

Similar Documents

Publication Publication Date Title
JP5387685B2 (ja) 半導体装置の製造方法
JP2008172172A (ja) 電子制御装置及びその製造方法
JP2006100752A (ja) 回路装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
JPH0883861A (ja) 半導体パッケージ被覆用金属箔材料および半導体装置
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP2006253354A (ja) 回路装置およびその製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP4591362B2 (ja) 電子装置の製造方法
JP2009267344A (ja) 半導体装置の製造方法
JP3606078B2 (ja) 半導体装置およびその製造方法
JP2000236060A (ja) 半導体装置
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2006191143A (ja) 半導体装置
JP5035356B2 (ja) 樹脂封止型電子装置およびその製造方法
JP5083076B2 (ja) 電子装置の製造方法
JP2010141158A (ja) 電子装置
JP2015106649A (ja) 電子装置
JP2008258435A (ja) 半導体装置及びその製造方法
CN209880589U (zh) 半导体封装结构
JP2010199516A (ja) 電子装置
TWM545363U (zh) 晶片封裝結構
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JP2008288566A (ja) 半導体装置
TWI591707B (zh) 薄型化晶片之封裝結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4591362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees