JP2005328018A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005328018A
JP2005328018A JP2004291398A JP2004291398A JP2005328018A JP 2005328018 A JP2005328018 A JP 2005328018A JP 2004291398 A JP2004291398 A JP 2004291398A JP 2004291398 A JP2004291398 A JP 2004291398A JP 2005328018 A JP2005328018 A JP 2005328018A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat sink
wiring board
power
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004291398A
Other languages
English (en)
Other versions
JP4305356B2 (ja
Inventor
Yutaka Fukuda
豊 福田
Mitsuhiro Saito
斎藤  光弘
Hiroshi Kiuchi
寛 木内
Koji Numazaki
浩二 沼崎
Norihisa Imaizumi
典久 今泉
Koichi Kasuya
宏一 粕谷
Nobutada Ueda
展正 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004291398A priority Critical patent/JP4305356B2/ja
Priority to DE102005016830A priority patent/DE102005016830A1/de
Priority to US11/105,548 priority patent/US7843700B2/en
Publication of JP2005328018A publication Critical patent/JP2005328018A/ja
Application granted granted Critical
Publication of JP4305356B2 publication Critical patent/JP4305356B2/ja
Priority to US12/923,968 priority patent/US8179688B2/en
Priority to US13/359,776 priority patent/US20120120610A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 制御素子とそれによって制御されるパワー素子とを備える半導体装置において、適切な放熱特性を実現する。
【解決手段】 Cuよりも熱伝導性に劣るが蓄熱性に優れたFeからなるヒートシンク30と、このヒートシンク30の一面上に搭載され、それぞれ分離された第1の配線基板41、第2の配線基板42とを備え、制御素子10は第1の配線基板41の上に実装され、パワー素子20は第2の配線基板42の上に実装され、各素子10、20、各配線基板41、42およびヒートシンク30は樹脂70によってモールドされており、ヒートシンク30の他面は樹脂70から露出している。また、ヒートシンクの側面に突起部31が形成されており、この突起部31が樹脂70に食い込んでいる。
【選択図】 図1

Description

本発明は、制御素子などの第1の電子素子と、第1の電子素子よりも大電流が流れ且つ大きい発熱を行うパワー素子などの第2の電子素子とを備える半導体装置に関し、たとえばモータなどのアクチュエータを駆動するための混成集積回路などに適用することができる。
従来より、第1の電子素子と第1の電子素子よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子とを備える半導体装置としては、たとえば、第1の電子素子としてマイコンなどの制御素子、第2の電子素子として制御素子により制御されるパワーMOS素子やIGBTなどのパワー素子を備える半導体装置がある。
このような制御素子およびパワー素子を備える半導体装置は、たとえば、モータなどのアクチュエータを駆動するためのHIC(混成集積回路)として適用される。具体的には、従来より、パワーウィンドウの駆動モータを駆動するHICへの適用が提案されている(たとえば、特許文献1参照)。
なお、このようなパワーウィンドウの駆動方法については、たとえば特許文献2や特許文献3などに記載されている。
特開平7−67293号公報 特開平7−113376号公報 特開平7−76973号公報
ところで、上記した従来の半導体装置の場合、本発明者らの検討によれば、次に述べるような問題が生じることがわかった。
図5は、自動車のパワーウィンドウの駆動モータを駆動するHICとしての半導体装置の一般的な回路構成を示す回路ブロック図である。
図5において、第1の電子素子としての制御素子10は、マイコン11、制御回路13、駆動回路14、コンパレータ15などから構成されており、第2の電子素子としてのパワー素子は、パワーMOS素子20により構成されている。また、これら制御素子10およびパワーMOS素子20は、1つの共通した配線基板上に実装されている。
ここで、パワーMOS素子20は、Hブリッジ構成を採用した4個のパワーMOS素子21、22、23、24から構成されている。また、本半導体装置には、窓ガラスを駆動させるためのモータ80や装置の電源81が設けられている。
このような半導体装置においては、図示しないマイコンから通信(例えばLIN)によってマイコン11に信号を伝え、その指示に従い、マイコン11は制御回路13と駆動回路14を介して、各パワーMOS素子21〜24を制御する。駆動回路14の出力は、各パワーMOS素子21〜24のゲートに入力される。
ここで、図6には、モータ80の作動状態における各パワーMOS素子21〜24のゲート入力のON・OFF状態を示している。
上述したように、車の窓ガラスを上昇・下降するのがモータ80であり、モータ停止時、窓ガラスの上昇時、窓ガラスの下降時のゲート入力の状態は、図6に示されるようになる。
モータ停止時では、4個のパワーMOS素子21〜24のすべてがOFF状態であり、上昇時(下降時)では、2個のパワーMOS素子21、23がON状態(下降時ではOFF状態)、2個のパワーMOS素子22、24がOFF状態(下降時ではON状態)となる。
そして、このような構成を有する半導体装置においては、窓ガラスを閉める動作、開ける動作、はさみ込み防止の3つの駆動が可能となっている。ここで、この防止機能は、具体的には次の通りである。
たとえば、窓ガラスを上昇させ、上昇しきった時にパワーMOS素子21、23がON状態を保持すると、モータ80に過大な電流が流れるので、モータ80に大きなトルクが発生し、挟み込み状態となる。
このとき、モータ80の回転を、たとえばホールセンサなどにより検出して、検出されたモータ回転状態とマイコン11の指令とを比較し、コンパレータ15にて挟み込み状態と判断する。すると、制御回路13は、電流カットと復帰の繰り返しを行うPWM動作(パルス幅変調制御動作)を行うように信号を切り替える。
つまり、通常、窓ガラスの上昇時には、図6の上昇時に示されるように、各パワーMOS素子21〜24に対してゲート入力信号が与えられているが、挟み込み状態と判断されると、パワーMOS素子21〜24は、ON状態からONとOFFとの繰り返しの状態、すなわちPWM制御の状態とする。
これにより、モータ80のトルクは下がり、窓ガラスによる挟み込みによってケガをすることを防止できる。そして、一定の挟み込み状態が一定時間継続すると、各パワーMOS素子21〜24のゲート入力を、モータ停止時の状態にして、モータ80への通電をストップする。
このような動作においては、窓ガラスの上昇および下降時には、パワーMOS素子21〜24がONとなっており、パワーMOS素子におけるソース−ドレイン間の電圧(DS間電圧)は十分小さく、消費電力も小さい。しかし、PWM制御時においては、パワーMOS素子21〜24がON−OFFを繰り返すと、DS間電圧がけた違いに大となり、電力消費が大きくなる。
窓ガラスの上昇時および下降時の場合、たとえば、0.3Vの電圧で1Aの電流が流れても、消費電力は0.3Wであるが、PWM制御時では、たとえば、平均7Vの電圧で0.2Aの電流が流れると、消費電力は1.4Wであり、前者の4倍以上となる。なお、これらの数値は、あくまで一例であり、実際にはPWM制御時の電力消費は、さらに大きくなる傾向にある。
このように、従来の半導体装置においては、制御素子10に対して、それよりも電流量および発熱量の大きいパワー素子20から、大きな熱が伝わり、制御素子10はその熱の影響を受けやすい。
特に、上述したようなPWM制御を行うものにおいては、パワー素子20からの過渡的な発熱による影響は大きい。制御素子10は、パワー素子20に比べて微細な構成を有するため動作温度が低いのが通常であることから、上述したようなパワー素子20からの熱の影響を抑制することは重要である。
ちなみに、単純には、制御素子10およびパワー素子20が実装される配線基板上において、制御素子10とパワー素子20との距離を離してやればよいが、そのような場合、装置の大型化を招くことになり、好ましくない。
そして、上記した問題は、第1の電子素子と第1の電子素子よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子とを備える半導体装置においては、共通したものと考えられる。つまり、このような半導体装置においては、第2の電子素子からの熱が第1の電子素子へ伝達するのを抑制することは、重要な問題となりうる。
本発明は、上記問題に鑑みてなされたものであり、第1の電子素子とそれよりも比較的大電流が流れ且つ発熱の大きい第2の電子素子とを備える半導体装置において、適切な放熱特性を実現することを目的とする。

上記目的を達成するため、請求項1に記載の発明では、第1の電子素子(10)と第1の電子素子(10)よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子(20)とを備える半導体装置において、ヒートシンク(30)と、ヒートシンク(30)の一面上に搭載され、それぞれ分離された第1の配線基板(41)、第2の配線基板(42)とを備え、第1の電子素子(10)は、第1の配線基板(41)の上に実装され、第2の電子素子(20)は、第2の配線基板(42)の上に実装されていることを特徴としている。
それによれば、第1の電子素子(10)と第2の電子素子(20)とを、分離されたそれぞれの配線基板(41、42)上に実装して、さらにヒートシンク(30)上に搭載しているため、第1の電子素子(10)と第2の電子素子(20)との距離をさほど大きくしなくても、第2の電子素子(20)の熱を第1の電子素子(10)へ伝えにくくすることができる。
よって、本発明によれば、第1の電子素子(10)と第2の電子素子(20)とを備える半導体装置において、適切な放熱特性を実現することができる。
また、請求項2に記載の発明では、請求項1に記載の半導体装置において、ヒートシンク(30)は、少なくとも第1の配線基板(41)と第2の配線基板(42)との間に位置する部位が鉄系金属からなるものであることを特徴としている。
それによれば、ヒートシンク(30)のうち第1の配線基板(41)と第2の配線基板(42)との間に位置する部位を、Cuなどの通常のヒートシンク材料に比べて熱伝導性が低く熱容量が大きい鉄系金属としているため、当該部位におけるヒートシンク(30)の蓄熱性が向上し、第2の電子素子(20)の熱が第1の電子素子(10)へより伝わりにくくなる。
また、請求項3に記載の発明では、請求項1に記載の半導体装置において、ヒートシンク(30)は、第1の配線基板(41)と第2の配線基板(42)との間に位置する部位が、切り欠き部(32)となっているものであることを特徴としている。
それによれば、ヒートシンク(30)のうち第1の配線基板(41)と第2の配線基板(42)との間に位置する部位の熱抵抗を大きくすることができ、両配線基板(41、42)間の熱伝導性を低くできるため、第2の電子素子(20)の熱が第1の電子素子(10)へより伝わりにくくなる。
また、請求項4に記載の発明では、請求項1〜請求項3に記載の半導体装置において、第1の電子素子(10)、第2の電子素子(20)、第1の配線基板(41)、第2の配線基板(42)およびヒートシンク(30)は、樹脂(70)によってモールドされており、ヒートシンク(30)の他面は、樹脂(70)から露出していることを特徴としている。
それによれば、ヒートシンク(30)のうち両電子素子(10、20)および両配線基板(41、42)が搭載されている一面とは反対側の他面を、樹脂(70)から露出させているため、ヒートシンク(30)に伝わった熱を外部へ適切に放熱してやることができる。
また、請求項5に記載の発明では、請求項4に記載の半導体装置において、ヒートシンク(30)における一面と他面との間の側面に、突起部(31)が形成されており、突起部(31)が樹脂(70)に食い込んでいることを特徴としている。
それによれば、ヒートシンク(30)における両配線基板(41、42)が搭載されている側の一面と樹脂(70)からの露出面である他面との間の側面に、突起部(31)を形成し、この突起部(31)が樹脂(70)に食い込んだ形となっているため、ヒートシンク(30)と樹脂(70)との剥離を防止するためには好ましい。
また、請求項6に記載の発明では、請求項4または請求項5に記載の半導体装置において、樹脂(70)のうち両電子素子(10、20)、両配線基板(41、42)およびヒートシンク(30)の積層方向における両電子素子(10、20)よりも上側の部分の厚さ(tj)と、ヒートシンク(30)の厚さ(th)とが同じであることを特徴としている。
それによれば、上記樹脂(70)の厚さ(tj)とヒートシンク(30)の厚さ(th)とを実質的に同じにすることにより、両電子素子(10、20)、両配線基板(41、42)およびヒートシンク(30)の積層方向における、樹脂(70)とヒートシンク(30)との熱膨張のバランスを良くすることができ、好ましい。
また、請求項7に記載の発明のように、請求項1〜請求項6に記載の半導体装置においては、第2の電子素子は、パワー素子(20)であり、第1の電子素子は、パワー素子(20)を制御するための制御素子(10)であるものにできる。
このような場合、第1の電子素子である制御素子(10)は、パワー素子(20)に比べて動作温度が低いのが通常である。そして、本発明によれば、パワー素子(20)に比べて高温側の動作保証温度が低い制御素子(10)を、パワー素子(20)の大きな発熱から保護することができる。
また、請求項8に記載の発明のように、請求項4〜請求項6に記載の半導体装置において、第2の電子素子がパワー素子(20)であり、第1の電子素子がパワー素子(20)を制御するための制御素子(10)である場合、樹脂(70)のガラス転移温度は、パワー素子(20)の動作可能な最高温度よりも高いことが好ましい。
樹脂固有の特性として、ガラス転移温度を超えると樹脂の熱膨張係数が急激に変化する。このように樹脂(70)の熱膨張係数が大きく変化した場合、樹脂(70)とヒートシンク(30)との間の熱膨張係数の不一致が大きくなり、熱応力が大きくなって、樹脂(70)とヒートシンク(30)とが剥離しやすくなる。
その点、本発明のように、樹脂(70)のガラス転移温度を、パワー素子(20)の動作可能な最高温度すなわち半導体装置の動作可能な最高温度よりも高いものとすれば、半導体装置の動作時において、樹脂(70)の熱膨張係数の大幅な変化を防止することができる。
よって、本発明によれば、ヒートシンク(30)と樹脂(70)との剥離を防止する点で、好ましい構成を実現することができる。
また、請求項9に記載の発明では、請求項7または請求項8に記載の半導体装置において、パワー素子(21、22、23、24)は複数個設けられており、複数個のパワー素子(21〜24)は、隣り合うパワー素子同士が同時にON状態とならないように配置されていることを特徴としている。
それによれば、複数個のパワー素子(21〜24)において隣り合うパワー素子同士が同時にON状態すなわち駆動状態(発熱状態)とならないため、局所的に熱がこもるのを極力防止することができ、好ましい。
また、請求項10に記載の発明のように、請求項1〜請求項9に記載の半導体装置においては、第1の配線基板(41)および第2の配線基板(42)は、アルミナからなるアルミナ基板であることが好ましい。
ところで、上記した各手段では、第1の電子素子(10)と第2の電子素子(20)とを熱的に分離した構成とすることにより、適切な放熱特性を実現していた。
しかしながら、たとえば、この種の半導体装置を車載用途に適用した場合、走行環境等によっては、異常状態が常に起こりうるため、その異常状態に対処することが必要になってくる。
具体的には、モータのロックなどにより、異常電流が流れると装置の発熱が大きくなり、熱的破壊も想定されるため、異常電流が流れたら、瞬時に電流を停止したいような場合も起こってくる。
また、装置自体が全体的に高温になり、動作保証温度が低いマイコン等の制御素子の動作が正常でなくなる場合も想定され、このような場合には、電流を制限したり、動作クロックを落としたりして発熱を抑える制御が有効な場合もある。
つまり、上記した各手段に記載の半導体装置において、さらに、異常な高熱に対して瞬時に熱的な保護を行うことが必要となってくる。
これに対して、請求項11に記載の発明では、請求項1〜請求項10のいずれか1つに記載の半導体装置において、第1の電子素子(10)および第2の電子素子(20)には、それぞれ、感温ダイオード(90)が設けられており、この感温ダイオード(90)によって、第1の電子素子(10)および第2の電子素子(20)が温度に応じて動作を制御されるようになっていることを特徴としている。
それによれば、異常な高熱状態となったことを感温ダイオード(90)によって検出でき、その感温ダイオード(90)からの信号に基づいて第1の電子素子(10)および第2の電子素子(20)の動作を制御できるため、異常な高熱に対して瞬時に熱的な保護を行うことができる。
ここで、請求項12に記載の発明のように、請求項11に記載の半導体装置においては、第1の電子素子(10)および第2の電子素子(20)が半導体からなり、感温ダイオード(90)は、各々の素子において酸化膜(12c、12d、20b)を介して当該素子における他のデバイスと電気的に分離されていることが好ましい。
それによれば、感温ダイオード(90)の寄生動作がなくなり、高温での感温ダイオードの誤動作が抑制されることで精度のよい感温特性が実現されるとともに、各々の電子素子(10、20)において感温ダイオード(90)が他のデバイスへ与える影響が少なくなり、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る第1の電子素子10と第2の電子素子20とを備える半導体装置100の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A線に沿った断面図である。
限定するものではないが、本実施形態では、半導体装置100は、上記図5に示したものと同様に、自動車のパワーウィンドウの駆動モータを駆動するHICに適用されるものとして説明する。
[装置構成等]
本例では、第1の電子素子10は、制御素子としてのマイコン11および制御IC12からなる。これらは、シリコン半導体などの半導体基板(半導体チップ)に対して半導体プロセスを用いて、トランジスタなどの素子を形成してなるものである。
また、第2の電子素子20は、第1の電子素子よりも大きい電流が流れ且つ大きい発熱を行うものであり、パワーMOS素子やIGBT素子などのパワー素子からなるものである。
本例では、第2の電子素子20は、パワー素子としての4個のパワーMOS素子20(21、22、23、24)から構成されている。このパワーMOS素子20は、上記制御素子10によって制御されるものであるとともに上記モータを駆動する駆動素子として構成されている。
また、この半導体装置100は、ヒートシンク30を備えている。このヒートシンク30は矩形板状のもので、本例では、図1においてヒートシンク30の平面サイズは、たとえば50mm□程度であり、ヒートシンク30の厚さth(図1(b)参照)は、1.5mm程度である。
本実施形態では、このヒートシンク30は、全体が鉄系金属からなるものであり、本例では、純鉄(Fe)からなるものである。また、図1(b)に示されるように、ヒートシンク30の上面と下面との間の側面には、いわゆるコイニングといわれる突起部31が設けられている。
そして、ヒートシンク30の上面には、それぞれ分離された第1の配線基板41、第2の配線基板42が搭載されている。これら第1および第2の配線基板41、42は、たとえば、図示しないが、電気絶縁性を有し且つ熱伝導性に優れた樹脂などからなる接着剤により、ヒートシンク30の上面に固定されている。
ここで、第1の配線基板41としては、3層以上の層が積層されたセラミック積層基板またはプリント配線基板などを採用することができる。一方、第2の配線基板42としては、単層または2層程度のセラミック層が積層されてなる厚膜配線基板などを採用することができる。
具体的には、両配線基板41、42は、アルミナからなるアルミナ基板であることが好ましい。本例では、第1の配線基板41は、アルミナからなる積層配線基板、第2の配線基板42としては、アルミナの単層配線基板を採用することができる。
そして、第1の電子素子としての制御素子10は、第1の配線基板41の上に実装され、第2の電子素子としてのパワーMOS素子20は、第2の配線基板42の上に実装されている。ここで、各制御素子10、パワーMOS素子20は、各配線基板41、42の上に、たとえば図示しないはんだなどを介して固定されている。
また、図1に示されるように、ヒートシンク30の外周において制御素子10の周囲には、複数本の信号端子51が設けられており、パワーMOS素子20の周囲には、複数本の電流端子52が設けられている。
これらリード部材51、52すなわち信号端子51および電流端子52は、たとえばCuや42アロイなどのリードフレームを用いて形成することができる。
信号端子51は、制御端子10であるマイコン11や制御IC12と電気的に接続されるものであり、電流端子52は、パワー素子である各パワーMOS素子20と電気的に接続されるものである。
そして、これら端子51、52と各素子10、20とは、図1(b)に示されるように、ボンディングワイヤ60により結線され、電気的に接続されている。なお、このボンディングワイヤ60は、図1(a)では、省略してある。
そして、制御素子10、パワーMOS素子20、第1の配線基板41、第2の配線基板42、ボンディングワイヤ60、各端子51、52におけるボンディングワイヤ60との接続部、および、ヒートシンク30は、樹脂70によってモールドされている。
この樹脂70は、通常の半導体パッケージに用いられるエポキシ系樹脂などのモールド樹脂材料からなり、成形型を用いたトランスファーモールド法などにより成形されるものである。
ここで、図1(b)に示されるように、ヒートシンク30のうち両電子素子10、20および両配線基板41、42が搭載されている上面とは反対側の下面は、樹脂70から露出している。そして、上記したヒートシンク30の突起部31は、樹脂70に食い込んだ形となっている。
また、この半導体装置100は、図1(b)に示されるように、ケース200に搭載されている。このケース200は、上記したパワーウィンドウを駆動するためのモータ80(図5参照)が収納された金属などからなるモータ筐体として構成されている。
たとえば、半導体装置100は、ヒートシンク30の下面とケース200との間に、電気絶縁性を有し且つ熱伝導性に優れたグリスなどを介在させて、ケース200に接している。そして、半導体装置100の熱は、ヒートシンク30を介してケース200に放熱されるようになっている。
このような半導体装置100は、たとえば、制御素子10が実装された第1の配線基板41およびパワー素子20が実装された第2の配線基板42を、ヒートシンク30上に搭載し、その周囲にリード部材51、52を配置してワイヤボンディングを行った後、これを樹脂モールドすることにより、製造することができる。
[回路構成および作動等]
また、本実施形態の半導体装置100回路構成は、上記図5に示されるものと同様である。多少繰り返しになるが、本実施形態の半導体装置100の回路構成等について、上記図5および上記図6を参照して簡単に述べておく。
図5に示されるように、本半導体装置100において、第1の電子素子としての制御素子10は、マイコン11と、制御回路13、駆動回路14、コンパレータ15を含む制御IC12から構成されており、第2の電子素子としてのパワー素子は、4個のパワーMOS素子20(21〜24)により構成されている。
ここで、4個のパワーMOS素子21、22、23、24は、Hブリッジ回路を構成している。また、本半導体装置100において、窓ガラスを駆動させるための上記モータ80や装置の電源81が設けられている。
このような半導体装置100においては、図示しないマイコンから通信(たとえばLIN)によってマイコン11に信号を伝え、その指示に従い、マイコン11は制御回路13と駆動回路14を介して、各パワーMOS素子21〜24を制御する。駆動回路14の出力は、各パワーMOS素子21〜24のゲートに入力される。
ここで、車の窓ガラスを上昇・下降するのがモータ80であり、モータ停止時、窓ガラスの上昇時、窓ガラスの下降時の各時におけるゲート入力の状態は、図6に示されるようなものになる。
すなわち、図6に示されるように、モータ停止時では、4個のパワーMOS素子21〜24のすべてがOFF状態であり、上昇時では、Hブリッジにおける一方の対角線上に位置する2個のパワーMOS素子21、23がON状態、他方の対角線上に位置する2個のパワーMOS素子22、24がOFF状態となる。
また、下降時では、Hブリッジにおける一方の対角線上に位置する2個のパワーMOS素子21、23がOFF状態、他方の対角線上に位置する2個のパワーMOS素子22、24がON状態となる。つまり、上昇時と下降時とでは、Hブリッジ回路によってモータ80へ流れる電流が逆転し、モータ80の回転も逆転する。
そして、本半導体装置100においては、この防止機能は、具体的には次の通りである。窓ガラスを上昇させ、上昇しきった時にパワーMOS素子21、23がON状態を保持すると、モータ80に過大な電流が流れるので、モータ80に大きなトルクが発生し、挟み込み状態となる。
このとき、モータ80の回転を、たとえば図示しないホールセンサなどにより検出して、検出されたモータ回転状態とマイコン11の指令とを比較し、コンパレータ15にて挟み込み状態と判断する。すると、制御回路13は、電流カットと復帰の繰り返しを行うPWM動作(パルス幅変調制御動作)を行うように信号を切り替える。
これにより、モータ80のトルクは下がり、窓ガラスによる挟み込みによってケガをすることを防止できる。そして、一定の挟み込み状態が一定時間継続すると、各パワーMOS素子21〜24のゲート入力を、モータ停止時の状態にして、モータ80への通電をストップする。
このような動作においては、上述したように、窓ガラスの上昇および下降時には、パワーMOS素子20におけるDS間電圧は十分小さく、消費電力も小さい。しかし、PWM制御時においては、DS間電圧がけた違いに大となり、電力消費が大きくなる。
[効果等]
このように、本半導体装置100においては、制御素子10に対して、それよりも電流量および発熱量の大きいパワー素子20から、大きな熱が伝わる。
特に、本実施形態のような半導体装置100では、電力消費が大きいPWM制御時の継続時間は小さく、定常的な発熱よりも、上述したPWM制御においてパワー素子20からの過渡的な発熱による影響が、大きい。
制御素子10としてのマイコン11等を構成するLSIは、ロジックの駆動電流が微小であることから、高温環境において少ないリーク電流によって誤動作を起こしやすく、複雑な動作保証が困難である。
そのことから、制御素子10は、パワー素子20に比較して高温での動作保証温度が低い設定となる。そのため、上述したようなパワー素子20からの制御素子10への熱の影響を抑制することは重要である。
このようなパワー素子20からの制御素子10への熱の影響を抑制し、適切な放熱特性を実現するために、本実施形態では、上述したように、制御素子10とそれによって制御されるパワー素子20とを備える半導体装置100において、ヒートシンク30と、ヒートシンク30の一面上に搭載され、それぞれ分離された第1の配線基板41、第2の配線基板42とを備え、制御素子10は第1の配線基板41の上に実装され、パワー素子20は第2の配線基板42の上に実装されていることを特徴とする半導体装置100を提供している。
それによれば、制御素子10とパワー素子20とを、離間配置されたそれぞれの配線基板41、42上に実装して、さらにヒートシンク30上に搭載しているため、制御素子10とパワー素子20との距離L(図1(b)参照)をさほど大きくしなくても、パワー素子20の熱を制御素子10へ伝えにくくできる。
よって、本実施形態によれば、制御素子10とそれよりも大きい電流が流れ且つ大きい発熱を行うパワー素子20とを備える半導体装置100において、装置の大型化を極力抑えつつ適切な放熱特性を実現することができる。
特に、本実施形態では、第2の電子素子としてパワー素子20を採用し、第1の電子素子としてパワー素子20を制御するための制御素子10を採用している。
そのため、上述したように、本実施形態によれば、パワー素子20に比べて高温側の動作保証温度が低い制御素子10を、パワー素子20の過渡的な大きな発熱から、保護することができる。
また、本実施形態では、ヒートシンク30を鉄系金属から構成することにより、パワー素子20の熱が制御素子10へ伝わることを、より適切に抑制している。鉄系金属の採用は、上述したパワー素子20からの過渡的な発熱に対応すべくヒートシンク30において熱伝導よりも熱容量を重視すること、および、大規模回路化に対応することを考慮したものである。
鉄系金属は、Cuなどの通常のヒートシンク材料に比べて熱伝導性が低く且つ熱容量が大きいため、ヒートシンク30の蓄熱性が向上し、パワー素子20の熱が制御素子10へより伝わりにくくなる。
ここで、CuとFeとの具体的な特性をみてみると、たとえば、Cuについては、密度:0.00889g/mm3、モル比熱:24.5J/mol・K、比熱:0.38J/g・K、密度*比熱(すなわち熱容量):0.0034J/mm3・K、熱伝導率:0.391W/mm・K、熱膨張係数α:17×10-6/℃である。
また、Feについては、密度:0.00785g/mm3、モル比熱:25.2J/mol・K、比熱:0.46J/g・K、密度*比熱(すなわち熱容量):0.0036J/mm3・K、熱伝導率:0.071W/mm・K、熱膨張係数α:12×10-6/℃である。
このように、FeはCuに比べて、熱伝導性が低く且つ熱容量がやや大きいため、Feからなるヒートシンク30とすれば、蓄熱性が向上する。
上述したが、本半導体装置100においては、定常的な発熱よりも、上述したPWM制御においてパワー素子20からの過渡的な発熱による影響が、大きい傾向にある。そのため、本実施形態においては、全体の放熱性(すなわち定常熱抵抗)を確保する構造よりも、一時的な蓄熱(すなわち過渡熱抵抗)を確保する構造の方が適する。
そこで、本実施形態の半導体装置100においては、配線基板41、42を分離し且つFeからなるヒートシンク30とすることによって、ヒートシンク30を、熱伝導を抑えた上で熱容量を持たせた構造とすることができ、パワー素子20の熱が制御素子10に伝わりにくい構成としている。
ここで、図2は、本実施形態の半導体装置100における熱抵抗モデルを示す図である。上述したように、FeはCuに比べて熱伝導は劣るが、密度*比熱(すなわち熱容量)は同等以上の物性を持つ。
発熱体であるパワー素子20からの熱は、第2の配線基板42、ヒートシンク30を介して、さらに第1の配線基板41を介して制御素子10に伝わろうとする。
このとき、パワー素子20を実装するアルミナ基板42と制御素子10を実装するアルミナ基板41とは、分離した構造としているため、アルミナ基板41、42を介した熱伝導は少ない。
また、図2に示される熱抵抗モデルにおいて、各部の間の熱抵抗同士を相対的に比較したとき、樹脂70の熱抵抗Rjは十分大きく、ヒートシンク30の熱抵抗Rhは比較的大きく、ヒートシンク30のケース200に対する熱容量Cも比較的大きい。
そのため、パワー素子20の熱は、制御素子10へ伝わりにくく、主として、ヒートシンク30に蓄熱されてケース200へ放熱される。このように、本実施形態では、発熱源であるパワー素子20からの一時的な発熱を、直下のアルミナ基板42とヒートシンク30とで蓄熱することにより、制御素子10への熱伝達を防止している。
よって、このような熱抵抗モデルに鑑みて、Cuよりも蓄熱効果でやや優れ且つ熱伝導で1/5程度とかなり劣っている物性を持つFeを、ヒートシンク30の構成材料としたことは、適切な処置である。
さらに、上述したように、ヒートシンク30の平面サイズがたとえば50mm□であるのに対して、ヒートシンク30の厚さth(図1(b)参照)は、たかだか1.5mmである。そのため、ヒートシンク30の下のケース(モータ筐体)200へ熱を伝える際の熱抵抗の寄与は、十分に小さいものである。
しかし、制御素子10とパワー素子20との距離L(図1(b)参照)は、ボンディングワイヤ60の接続等のために、たとえば10mm以上要する。
熱抵抗の寄与についていうならば、パワー素子20からケース200への熱伝導に対して、制御素子10への熱伝導は約10倍の寄与率がある。よって、ヒートシンク30をFeにして、ヒートシンク30の熱伝導をCuの1/5にしても、その効果の大半は、制御素子10への熱伝導を低減することになる。
また、本実施形態では、上記図1に示したように、第1の電子素子である制御素子10、第2の電子素子であるパワー素子20、第1の配線基板41、第2の配線基板42およびヒートシンク30は、樹脂70によってモールドされており、ヒートシンク30の下面(他面)が、樹脂70から露出していることも特徴点である。
それによれば、ヒートシンク30のうち両電子素子10、20および両配線基板41、42が搭載されている上面とは反対側の下面を、樹脂70から露出させているため、ヒートシンク30に伝わった熱を外部のケース200へ適切に放熱することができる。
[耐ヒートサイクル性の向上などについて]
ここで、本実施形態の半導体装置100のように、制御素子10とパワー素子20とを内蔵した大規模トランスファーモールドにおいては、耐ヒートサイクル性に関連する熱応力が課題となる。
つまり、本実施形態のような半導体装置100においては、大規模な回路となり、また、パッケージが大きくなるため、耐ヒートサイクル性向上のために熱ひずみを改善する必要が生じる。
そこで、本実施形態では、この耐ヒートサイクル性(耐冷熱サイクル性)に関連する熱応力への対策として、次に述べるような種々の構成を採用している。
上述したように、本実施形態では、好ましい例としてヒートシンク30をFeから構成している。ここで、制御素子10やパワー素子20を構成するSiの熱膨張係数α(×10-6/℃)は、4程度である。このとき、上述したように、熱膨張係数α(×10-6/℃)は、Cuが17、Feが12であり、Feの方がSiに熱膨張係数が近い。
そして、本実施形態では、樹脂70の熱膨張係数α(×10-6/℃)を、Feに近い11程度とすることが好ましい。ここで、樹脂70の硬化収縮と硬化温度などを考慮し、樹脂70の熱膨張係数αをFeと同等もしくはやや小さくすることが好ましい。
このように半導体装置100の各部の熱膨張係数を互いに近いものにすることにより、樹脂70とヒートシンク30との間など各部の間における熱膨張の差を小さくすることができ、ヒートサイクルによる樹脂70の剥離防止の対策となる。
ちなみに、本実施形態の樹脂70としては、エポキシ系樹脂にシリカフィラーを含有させたものを採用することができる。このような樹脂70においては、フィラーの量を制御することなどにより熱膨張係数αを制御することが可能である。具体的には、樹脂70として、熱伝導率:0.0006W/mm・K、熱膨張係数α:11×10-6/℃程度のものを採用できる。
また、上述したように、本実施形態では、第1の配線基板41および第2の配線基板42は、アルミナからなるアルミナ基板であることが好ましいとしている。
これは、アルミナは、熱膨張係数αがSiとFeの間の大きさであることから、ヒートシンク30、配線基板41、42および各素子10、20間の熱膨張バランスをととのえ、樹脂70の剥離防止に対して効果的であるためである。また、アルミナは、比較的熱伝導性が良好であることも利点である。
たとえば、両配線基板41、42に採用されるアルミナ基板としては、密度:0.0035g/mm3、モル比熱:79J/mol・K、比熱:0.77J/g・K、密度*比熱(すなわち熱容量):0.0027J/mm3・K、熱伝導率:0.021W/mm・K、熱膨張係数α:7×10-6/℃のものを使用できる。
また、本実施形態においては、樹脂70のガラス転移温度すなわちガラス転移点(Tg点)を、パワー素子20の動作可能な最高温度Tjmaxよりも高いものにすることが好ましい。
この温度Tjmaxは、Siジャンクション温度であり、半導体装置100の実動作の最高温度に相当する。たとえば、本実施形態において、Tg点は165℃程度、Tjmaxは150℃程度にできる。
一般に、樹脂においては、Tg点以上の高温域は弾性率が急激に低下する領域であって、熱膨張係数αが急激に大きくなる領域である。つまり、樹脂の弾性率または熱膨張係数の温度特性において、変曲点がTg点である。
そのTg点の温度が、半導体装置100の動作可能最高温度Tjmaxよりも小さいと、高温時に樹脂70の熱膨張係数αが極端に大きくなる。すると、熱歪の影響が大きくなり、Feからなるヒートシンク30と樹脂70との熱膨張係数のミスマッチが大きくなり、結果として、これが樹脂70の剥離の原因となり、装置の信頼性が低下する。
たとえば、本実施形態に用いる樹脂70では、Tg点以下(たとえば165℃以下)では、熱膨張係数α(×10-6/℃)は11であったのが、Tg点以上では熱膨張係数α(×10-6/℃)は48となり、約4倍となってしまう。
パワー素子20の周囲温度がTg点を超えると、その周辺の樹脂70の熱膨張係数αが大きくなり、ヒートシンク30との間で熱膨張係数αのアンバランスが大きくなり、熱応力が大きくなる。
これを避けるため、本実施形態では、Tg>Tjmaxの関係を保持することが望ましい。なお、Tjmaxの保証は過電流制限と温度検出機能が担保する。
そして、Tg>Tjmaxの関係を保持することにより、半導体装置100の動作時において、樹脂70の熱膨張係数αが大幅に変化するのを防止することができる。このことは、ヒートシンク30と樹脂70との剥離を防止する点で、好ましい
また、本実施形態では、上記図1(b)に示したように、ヒートシンク30における一面と他面との間の側面に、突起部31が形成されており、突起部31が樹脂70に食い込んでいる。そして、このことも、耐ヒートサイクル性に関連する熱応力に対する対策の1つである。
それによれば、ヒートシンク30における突起部31が樹脂70に食い込んだ形となっているため、樹脂70とヒートシンク30との食いつきを良くし、湿気の進入や樹脂70の剥離を防止し、耐冷熱サイクル性を向上することができる。
樹脂70中には、Siなどからなる各素子10、20やアルミナ基板などからなる各配線基板41、42といった熱膨張係数αが異なる材料が含まれている。そのため、上述したように樹脂70とヒートシンク30とで熱膨張係数αを整合させても、ヒートサイクルによる樹脂70の剥離防止の対策としては十分とは言えない可能性がある。
そこで、このようにヒートシンク30に突起部31を設けた構成を採用することにより、樹脂70の剥離防止を図ることは好ましい。
また、本実施形態においては、上記図1(b)に示されるように、電子素子10、20、両配線基板41、42およびヒートシンク30の積層方向すなわち半導体装置100の厚さ方向における両電子素子10、20よりも上側の樹脂70の厚さtjと、ヒートシンク30の厚さthとが、実質的に同じであることが好ましい。
それによれば、上記積層方向における樹脂70とヒートシンク30との熱膨張のバランスを良くし、耐冷熱サイクル性を向上させることができる。具体的には、装置の各部における熱応力の均等化、ヒートサイクルでの伸び縮みによるそりの防止などが図られ、結果として、ヒートシンク30と樹脂70との間等の異種材料間での歪を低減することができる。
これらの耐ヒートサイクル性に関連する熱応力への対策は、マイコンを内蔵してインテリジェント化しモータ(アクチュエータ)と一体化する本半導体装置100のようなものにおいては、温度環境が厳しくなる方向のニーズに対し、重要である。
また、本実施形態のように、動作保証がなされる温度環境が低い(つまり、厳しい)制御素子10と比較的温度環境が高いパワー素子20とを、同一パッケージとする構成においては、熱設計に係る構造設計もまた重要となる。
半導体装置100を小型化する例として、半導体装置100の総厚さを5mmとしたとき、tj=th≒1.5mm程度とすることが目安である。また、製品に合せて、熱容量が必要なものについては、さらに厚みを大きくし、さらに小型化が要求されるものについては、さらに薄くすることができる。
また、上述したように、本実施形態の半導体装置100においては、モータ停止時では、Hブリッジ構成となっている4個のパワーMOS素子21〜24のすべてがOFF状態であり、上昇時(下降時)では、2個のパワーMOS素子21、23がON状態(下降時ではOFF状態)、2個のパワーMOS素子22、24がOFF状態(下降時ではON状態)となる。
このような作動状態を鑑みて、本半導体装置100においては、図1(a)に示されるように、4個のパワーMOS素子21〜24は、隣り合うパワー素子同士が同時にON状態とならないように配置されている。
つまり、図1(a)に示されるように、上昇時および下降時において、ON状態となるパワーMOS素子とOFF状態となるパワーMOS素子とが、交互に配置された形となっている。
この配置形態について、さらに言うならば、本実施形態では、4個のパワー素子21〜24の少なくとも1つの素子をONさせるときにおいて、同時期に隣り合うパワー素子同士の一方がON状態、他方がOFF状態となるように、4個のパワー素子21〜24の配置がなされている。
それによれば、4個のパワーMOS素子21〜24において隣り合うパワーMOS素子同士が同時にON状態とならないため、局所的に熱がこもるのを極力防止することができる。そして、パワーMOS素子21〜24の熱を第2の配線基板42に広く分散させ、ヒートシンク30に放熱可能な構成を実現することができ、好ましい。
[変形例等]
ここで、本実施形態の種々の変形例について述べておく。図3は、上記図1に示したヒートシンク30以外に、本実施形態に適用可能なヒートシンク30の種々の例を示す概略断面図である。
この図3に示される各ヒートシンク30は、上記図1に示したヒートシンク30と同様に、制御素子10とパワー素子20との熱的分離、およびケース200への熱伝導を考慮したものである。
上記図1に示されるヒートシンク30は、全体がFeからなる矩形板状のものであったが、本実施形態のヒートシンク30としては、図3(a)、(b)、(c)に示されるように、少なくとも第1の配線基板41と第2の配線基板42との間に位置する部位が鉄系金属からなるものであればよい。
図3(a)に示されるヒートシンク30では、当該ヒートシンク30のうち第2の配線基板42の下すなわちパワー素子20の下に位置する部位を、FeからなるFe構成部30aとCuからなるCu構成部30bの2層としている。
このようなヒートシンク30は、FeとCuのクラッド材を用いることなどにより形成することができる。そして、このヒートシンク30においては、下層のCu構成部30bはケース200への熱伝導を良好としつつ、樹脂70と接触しないものにすることで、熱膨張のアンバランスによる剥離に対し、考慮がなされている。
図3(b)に示されるヒートシンク30では、当該ヒートシンク30のうちパワー素子20の下に位置する部位において、Fe構成部30aにCu構成部30bを埋め込んだ構成としており、ヒートシンク30においてパワー素子20の下部における縦方向の熱伝導性を向上したものである。
図3(c)に示されるヒートシンク30では、上記図3(b)に示されるヒートシンク30において、さらに、制御素子10の下に位置する部位においても、Fe構成部30aにCu構成部30bを埋め込んだ構成としたものである。
これら図3に示されるヒートシンク30では、ヒートシンク30のうち第1の配線基板41と第2の配線基板42との間に位置する部位が、Cuなどの通常のヒートシンク材料に比べて熱伝導性が低く熱容量が大きい鉄系金属となっている。
そのため、これらのヒートシンク30においては、当該部位におけるヒートシンク30の蓄熱性が向上し、上記図1に示したヒートシンク30と同様に、パワー素子20の熱が制御素子10へより伝わりにくくなる。
図3(d)に示されるヒートシンク30では、第1の配線基板41と第2の配線基板42との間に位置する部位が、切り欠き部32となっている。それにより、ヒートシンク30のうち両配線基板41、42の間に位置する部位は、ヒートシンク30のその他の部位に比べて薄肉部となっている。
このヒートシンク30によれば、ヒートシンク30のうち第1の配線基板41と第2の配線基板42との間に位置する部位、すなわち、切り欠き部32の熱抵抗を大きくすることができ、両配線基板41、42間の熱伝導性を低くできるため、パワー素子20の熱が制御素子10へより伝わりにくくなる。
そのため、この図3(d)に示されるヒートシンク30は、Cuからなるものとすることができる。しかしながら、本ヒートシンク30もFeからなるものとしてもよいことは、もちろんである。
また、図4は、本実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。この図4に示される半導体装置においては、装置の平面方向すなわちヒートシンク30の平面方向の熱応力バランスを考慮した平面構成を採用している。
図4では、第1の配線基板41と第2の配線基板42とで平面サイズを同等としており、さらに、信号端子51、電流端子52といったリード部材を、矩形板状のヒートシンク30における4辺のそれぞれに設けた構成としている。それにより、半導体装置における構成の対称性が良くなり、熱応力バランスに優れたものになる。
(第2実施形態)
図7は、本発明の第2実施形態に係る第1の電子素子10と第2の電子素子20とを備える半導体装置110の概略構成を示す図であり、(a)は平面図、(b)は(a)中のB−B線に沿った断面図である。
また、図8(a)は、図7に示される半導体装置110における制御IC12に形成された感温ダイオード90の概略断面図であり、図8(b)は、図7に示される半導体装置110におけるパワーMOS素子21、24に形成された感温ダイオード90の概略断面図である。
本実施形態においても、制御素子10とそれによって制御されるパワー素子20とを備える半導体装置110において、ヒートシンク30と、ヒートシンク30の一面上に搭載され、それぞれ分離された第1の配線基板41、第2の配線基板42とを備え、制御素子10は第1の配線基板41の上に実装され、パワー素子20は第2の配線基板42の上に実装されていることを特徴とする半導体装置110が提供される。
それによれば、上記第1実施形態と同様に、制御素子10とパワー素子20との距離をさほど大きくしなくても、パワー素子20の熱を制御素子10へ伝えにくくでき、装置の大型化を極力抑えつつ適切な放熱特性を実現することができる。
また、本実施形態においても、第2の電子素子としてパワー素子20を採用し、第1の電子素子としてパワー素子20を制御するための制御素子10を採用しており、パワー素子20に比べて高温側の動作保証温度が低い制御素子10を、パワー素子20の過渡的な大きな発熱から、保護することができる。
また、本実施形態でも、ヒートシンク30を鉄系金属から構成することが好ましく、それにより、ヒートシンク30を、熱伝導を抑えた上で熱容量を持たせた構造とすることができ、パワー素子20の熱が制御素子10に伝わりにくい構成としている。
また、本実施形態でも、上記第1実施形態と同様に、ヒートシンク30のうち両電子素子10、20および両配線基板41、42が搭載されている上面とは反対側の下面を、樹脂70から露出させているため、ヒートシンク30に伝わった熱を外部のケース200へ適切に放熱することができる。
そして、本実施形態においても、ヒートサイクルによる樹脂70の剥離防止の対策として、樹脂70の熱膨張係数α(×10-6/℃)をFeと同等もしくはやや小さくすることが好ましい。
また、第1の配線基板41および第2の配線基板42は、熱膨張係数αがSiとFeの間の大きさであるアルミナからなるアルミナ基板であることが好ましいことも、上記第1実施形態と同様である。
さらに、本実施形態においても、樹脂70のガラス転移温度(Tg点)を上記Siジャンクション温度Tjmaxよりも高くすること、ヒートシンク30に突起部31を設けること、樹脂70の厚さtjとヒートシンク30の厚さth(上記図1(b)参照)とが実質的に同じであることが好ましい。
また、4個のパワーMOS素子21〜24は隣り合うパワー素子同士が同時にON状態とならないように配置されていること、さらには、上記第1実施形態に示されるヒートシンク30の種々の例も適用可能である。
このように、本実施形態においても、上記第1実施形態と同様の各種の特徴点を備えた半導体装置110となっているが、本実施形態では、さらに、次のような特徴点を備えたものとなっている。
本実施形態の半導体装置110は、図7および図8に示されるように、半導体基板からなる制御IC12とパワーMOS素子21、24とのそれぞれに、感温ダイオード90が内蔵されていることを特徴としている。感温ダイオード90は、周知のものであるが、一定電流を流した状態で使用し、温度が上がるとダイオードの電圧が下がるものである。
制御IC12は、図8(a)に示されるように、2つのSi層12a、12bで酸化膜12cを挟んで成るSOI(シリコンオンインシュレータ)構成である。ここで、上側のSi層12bには、制御IC12を構成する図示しない各種のデバイスが、形成されている。
このように制御IC12は、SOI構成の例としている。車載でバッテリー電圧が印加される構成においては、過電圧が印加され、また0V以下の負電圧が印加される場合も想定されることから、SOI構成が有効である。
ここで、図8(a)に示されるように、制御IC12において、上側のSi層12bには、トレンチに酸化膜を設けてなるトレンチ酸化膜12dが設けられている。そして、制御IC12に設けられている感温ダイオード90は、上側のSi層12bにおいて酸化膜12cおよびトレンチ酸化膜12dにて分離された領域に形成されている。
この制御IC12の感温ダイオード90は、NPNトランジスタの例を示しており、そのコレクタC、ベースB、エミッタEの端子をCB間結線して、Eとの間でダイオードとして使用するものの例である。
このように半導体からなる制御IC12において、感温ダイオード90は、酸化膜12c、12dを介して制御IC12における他のデバイスと電気的に分離されたものになっている。
それによれば、感温ダイオード90の寄生動作がなくなり、高温での感温ダイオード90の誤動作が抑制されることで精度のよい感温特性を実現することができる。それとともに、制御IC12において感温ダイオード90が他のデバイスへ与える影響が少なくなり、好ましい。
一方、図8(b)に示されるように、パワーMOS素子21、24においては、このパワーMOS素子を構成するシリコン基板20aに図示しないデバイスが形成されており、このデバイスの上に酸化膜20bが形成されている。
そして、パワーMOS素子21、24に設けられている感温ダイオード90は、このデバイス上の酸化膜20bの上に形成された、P型とN型のポリシリコンを形成してなるポリシリコンダイオードである。
このように半導体からなるパワーMOS素子21、24において、感温ダイオード90は、酸化膜20bを介してパワーMOS素子21、24における他のデバイスと電気的に分離されている。
それによれば、感温ダイオード90の寄生動作がなくなり、高温での感温ダイオード90の誤動作が抑制されることで精度のよい感温特性を実現することができる。それとともに、制御IC12において感温ダイオード90が他のデバイスへ与える影響が少なくなり、好ましい。
たとえば、パワーMOS素子21、24の感温ダイオード90においては、150℃において、数十A程度の大電流動作時に、耐圧に近い電圧が印加されても誤動作しない。つまり、熱破壊される手前の高温まで動作させることが可能で、その時点で電流を停止できれば、制御性が向上する。175℃まで動作保障できれば、175℃で電流停止してもよい。
なお、制御IC12の感温ダイオード90も、パワーMOS素子21、24の感温ダイオード90と同様にポリシリコンダイオードとすることができる。また、パワーMOS素子の感温ダイオードは、パワーMOS素子22、23に設けてもよい。
このように本実施形態の半導体装置110においては、配線基板41、42が分離され、温度的にも分離された実装構成であり、それぞれの素子12、21、24の温度をより精度よく検出することができる。また、感温ダイオード90は素子12、21、24に内蔵されているので、熱伝導などによる時間の遅れを生じることなく、温度検出を行うことができる。
図9は、本実施形態の半導体装置110における感温ダイオード90の信号すなわち感温信号に着目した制御の流れを示すブロック図である。
パワーMOS素子20(21、23)内の感温信号は、制御IC12内の駆動回路14を介してパワーMOS素子20のゲートを制御するものであり、過熱を検出して、即時に電流の停止を行うものである。つまり、パワーMOS素子20の感温ダイオード90からの感温信号により、パワーMOS素子20を加熱限界まで動作させることが可能となっている。
また、制御IC12内の感温信号は、マイコン11に送られ、制御IC12内の制御回路13および駆動回路14を介して、パワーMOS素子20のゲート制御を行うものである。
ここでは、制御IC12内の感温信号によって、パワーMOS素子20の電流を制限したり、ときには電流停止(つまりオフ)することも想定されるが、基本的には、発熱を低減する動作を行う。また、マイコン11の動作クロックを下げて発熱を低減したり、LIN通信を介してマスタECUに情報を送って車全体の過熱保護制御を行うことも可能である。
つまり、制御IC12の感温ダイオード90からの感温信号により、パワーMOS素子20の電流を制限して発熱を抑制し、その結果、制御IC12やマイコン11の温度を下げることが可能となっている。
この感温信号の流れについて、図10、図11を参照して、より具体的に述べることとする。
図10は、パワーMOS素子20内の感温信号の制御回路の一例を示す図であり、図11は、制御IC12内の感温信号の制御回路の一例を示す図である。
図10には、パワーMOS素子20内の感温ダイオード90と、この感温ダイオード90に接続された制御IC12内の接続部16(図9参照)とにより構成される制御回路の一例が示されている。
図10に示されるように、この接続部16は、コンパレータ16aと定電流回路16bと基準電圧16cとを備えて構成されている。そして、パワーMOS素子20の感温ダイオード90は、定電流回路16bおよびコンパレータ16aの入力部に電気的に接続されている。
この例では、感温ダイオード90は、直列接続する数が多いほど温度に対する感度が向上するが、3個直列接続されたものとなっており、定電流回路16bにより定電流Icが供給される。これにより、温度に対してリニアなダイオード電圧Vdが得られる。
そして、この感温信号としての電圧Vdが、コンパレータ16aの入力部(+側)に入力され、ある基準電圧Vref以下になれば、駆動回路14を介して即時にパワーMOS素子20のゲートを制御してオフするという制御を行う。なお、基準電圧Vrefは、たとえば150℃に相当する電圧とすることができる。
また、図11には、制御IC12内の感温ダイオード90と、この感温ダイオード90に接続された制御IC12内の接続部17(図9参照)とにより構成される制御回路の一例が示されている。
図11に示されるように、この接続部17は、オペアンプ17aと定電流回路17bとを備えて構成されている。そして、制御IC12の感温ダイオード90は、定電流回路17bおよびオペアンプ17aの入力部に電気的に接続されており、オペアンプ17aの出力部は、マイコン11のAD変換部11aに接続されている。
このAD変換部(ADC、アナログ−デジタル−コンバータ)11aは、アナログ信号をデジタル信号に変換するものである。また、この例では、感温ダイオード90は、3個直列接続されたものとなっており、定電流回路17bから定電流Icが供給される。これにより、温度に対してリニアなダイオード電圧Vdが得られる。
そして、この感温ダイオード90の電圧をオペアンプ17aでインピーダンス変換して感温信号としての電圧Vdとして、マイコン11のAD変換部11aへ送る。すると、この信号は、AD変換部11aでデジタル信号に変換されて演算部11bに送られ、演算部11bにてレベル判定される。
そして、演算部11bにて作られた信号が、制御IC12内の制御回路13および駆動回路14を介してパワーMOS素子20のゲート制御を行う。この制御IC12の感温信号による制御は、上述したように、パワーMOS素子20をオフ制御するだけでなく、パワーMOS素子20を低消費電力モードにすることもある。
たとえば、制御IC12の感温ダイオード90が100℃程度になったとき、パワーMOS素子20のゲート電圧を下げ、ドレイン電流を増やしてオン電圧を下げたり、電流制限を行ったり、PWMのデューティを減少させたりすることなどが行われる。また、上述したように、マイコン11内のクロック周波数を下げたり、メモリーへの書き込み制限を行ったりする。
このように、本実施形態独自の半導体装置として、第1の電子素子10である制御IC12および第2の電子素子20であるパワーMOS素子20に、それぞれ、感温ダイオード90が設けられており、この感温ダイオード90によって、制御IC12およびパワーMOS素子20が温度に応じて動作を制御されるようになっていることを特徴とする半導体装置110が提供される。
それによれば、異常な高熱状態となったことを感温ダイオード90によって検出することができ、その感温ダイオード90からの信号に基づいて制御IC12およびパワーMOS素子20の動作を制御できるため、異常な高熱に対して瞬時に熱的な保護を行うことができる。
ここで、本実施形態の半導体装置110においては、上記図8に示したように、制御IC12およびパワーMOS素子20(21、24)が半導体からなり、感温ダイオード90は、各々の素子12、20において酸化膜12c、12d、20bを介して当該素子における他のデバイスと電気的に分離されている。
それによれば、感温ダイオード90による寄生動作がなくなり、高温での感温ダイオード90の誤動作が抑制されることで精度のよい感温特性が実現されるとともに、各々の電子素子12、20において感温ダイオード90が他のデバイスへ与える影響が少なくなり、好ましい。
なお、上記図11において、マイコン11内に感温信号用のAD変換部11aおよび演算部11bが設けられているが、この感温信号用のAD変換部および演算部は、制御IC12内に設けてもよい。
しかし、マイコン11内に感温信号用のAD変換部11aおよび演算部11bを設けるのは、マイコン11の方が制御IC12よりも素子の微細化が進んでいる場合が多いし、マイコン11内でのソフト処理が容易であることによる。
[変形例]
上記した図7に示される例では、制御IC12およびパワーMOS素子20に、それぞれ、感温ダイオード90が設けられており、この感温ダイオード90によって、制御IC12およびパワーMOS素子20が温度に応じて動作を制御されるようになっていたが、さらに第1の電子素子10であるマイコン11にも感温ダイオード90が設けられていてもよい。
図12は、本実施形態の変形例としての半導体装置における感温ダイオード90の信号すなわち感温信号に着目した制御の流れを示すブロック図である。
本例において、パワーMOS素子20(21、23)内の感温信号による制御の流れ、および、制御IC12内の感温信号による制御の流れは、上記図9に示されるものと同様である。
ここで、マイコン11内に設けられる感温ダイオード90は、マイコン11内で回路の一部として構成されている。そして、この感温ダイオード90は、上記したポリシリコンダイオードとすることもできる。
それにより、上述した制御IC12の感温ダイオード90およびパワーMOS素子20の感温ダイオード90と同様に、マイコン11において、感温ダイオード90は酸化膜を介して他のデバイスと電気的に分離されたものにできる。
そして、感温ダイオード90をマイコン90内の他のデバイスに対して寄生フリーとし、感温ダイオード90の寄生動作がなくなり、高温での感温ダイオード90の誤動作が抑制されることで精度のよい感温特性が実現されるとともに、感温ダイオード90が他のデバイスへ与える影響が少なくなる。
このようにすることは、マイコン11が、制御IC12を介して電源供給されるにしても、微弱な寄生でも誤動作が引き起こされる可能性があることに鑑みて、好ましいことである。
そして、このマイコン11内の感温信号により、たとえば80℃程度になったとき、マイコン11内のクロック周波数を下げたり、メモリーへの書き込みを制限したりすることで書き込みエラーなどを防止する。これにより、マイコン11の誤動作防止と温度上昇時の制御性が向上する。
図13は、本変形例におけるマイコン11および制御IC12内の感温信号の制御回路の一例を示す図である。ここで、制御IC12内の感温信号の制御回路については、上記図11に示されるものと同様である。
図13に示される例では、マイコン11内にもオペアンプ17aと定電流回路17bとが備えられている。そして、マイコン11内にて、感温ダイオード90はオペアンプ17aの入力部と定電流回路17bとに電気的に接続されており、オペアンプ17aの出力部は、もう一つのAD変換部11aに接続されている。
この例では、マイコン11の感温ダイオード90は、3個直列接続されたものとなっており、定電流回路17bから定電流Icが供給される。これにより、温度に対してリニアなダイオード電圧Vdが得られる。
そして、この感温ダイオード90の電圧をオペアンプ17aでインピーダンス変換して感温信号としての電圧Vdとして、AD変換部11aへ送る。すると、この信号は、AD変換部11aでデジタル信号に変換されて演算部11bに送られ、演算部11bにてレベル判定される。
そして、演算部11bにて作られた信号によって、マイコン11内のクロック周波数を下げたり、メモリーへの書き込みを制限したりすることで書き込みエラーなどを防止するように制御が行われる。
(他の実施形態)
なお、上記実施形態では、第1の電子素子が制御素子であり、第2の電子素子がパワー素子であったが、本発明における各電子素子としては、第2の電子素子が第1の電子素子よりも大電流が流れ且つ大きい発熱を行うものであればよく、制御素子やパワー素子などに限定されない。
また、上記実施形態に示される半導体装置では、樹脂70にてモールドされた装置構成を採用しているが、樹脂モールドされない構成であってもよい。たとえば、上記図1に示される半導体装置100において上記樹脂70を省略した構成を採用してもよい。
また、上記実施形態では、本発明の半導体装置を、パワーウィンドウの駆動モータを駆動するHICに適用したものとして説明したが、本発明の半導体装置の用途は、これに限定されるものではない。
要するに、本発明は、第1の電子素子と第1の電子素子よりも大電流が流れ且つ大きい発熱を行う第2の電子素子とを備える半導体装置において、第1の電子素子、第2の電子素子を分離されたそれぞれの配線基板上に実装し、さらに各配線基板を離間させてヒートシンク上に搭載した構成を採用することを要部とするものであり、その他の部分については、適宜設計変更が可能である。
本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A断面図である。 図1に示される半導体装置における熱抵抗モデルを示す図である。 上記実施形態におけるヒートシンクの種々の変形例を示す概略断面図である。 上記実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。 パワーウィンドウの駆動モータを駆動するための半導体装置の一般的な回路構成を示す回路ブロック図である。 図5中のモータの作動状態における各パワーMOS素子のゲート入力のON・OFF状態を示す図である。 本発明の第2実施形態に係る半導体装置の概略構成を示す図であり、(a)は平面図、(b)は(a)中のB−B断面図である。 (a)は図7に示される半導体装置における制御ICに形成された感温ダイオードの概略断面図、(b)は同半導体装置におけるパワーMOS素子に形成された感温ダイオードの概略断面図である。 上記第2実施形態の半導体装置における感温信号に着目した制御の流れを示すブロック図である。 パワーMOS素子内の感温信号の制御回路の一例を示す図である。 制御IC内の感温信号の制御回路の一例を示す図である。 上記第2実施形態の変形例としての半導体装置における感温信号に着目した制御の流れを示すブロック図である。 図12に示される変形例におけるマイコンおよび制御IC内の感温信号の制御回路の一例を示す図である。
符号の説明
10…制御素子、12c、12d、20b…酸化膜、
20、21、22、23、24…パワーMOS素子、
30…ヒートシンク、31…ヒートシンクの突起部、41…第1の配線基板、
42…第2の配線基板、70…樹脂、90…感温ダイオード。


Claims (12)

  1. 第1の電子素子(10)と前記第1の電子素子(10)よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子(20)とを備える半導体装置において、
    ヒートシンク(30)と、
    前記ヒートシンク(30)の一面上に搭載され、それぞれ分離された第1の配線基板(41)、第2の配線基板(42)とを備え、
    前記第1の電子素子(10)は、前記第1の配線基板(41)の上に実装され、前記第2の電子素子(20)は、前記第2の配線基板(42)の上に実装されていることを特徴とする半導体装置。
  2. 前記ヒートシンク(30)は、少なくとも前記第1の配線基板(41)と前記第2の配線基板(42)との間に位置する部位が鉄系金属からなるものであることを特徴とする請求項1に記載の半導体装置。
  3. 前記ヒートシンク(30)は、前記第1の配線基板(41)と前記第2の配線基板(42)との間に位置する部位が、切り欠き部(32)となっているものであることを特徴とする請求項1に記載の半導体装置。
  4. 前記第1の電子素子(10)、前記第2の電子素子(20)、前記第1の配線基板(41)、前記第2の配線基板(42)および前記ヒートシンク(30)は、樹脂(70)によってモールドされており、
    前記ヒートシンク(30)の他面は、前記樹脂(70)から露出していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記ヒートシンク(30)における前記一面と前記他面との間の側面に、突起部(31)が形成されており、前記突起部(31)が前記樹脂(70)に食い込んでいることを特徴とする請求項4に記載の半導体装置。
  6. 前記両電子素子(10、20)、前記両配線基板(41、42)および前記ヒートシンク(30)の積層方向における前記両電子素子(10、20)よりも上側の前記樹脂(70)の厚さ(tj)と、前記ヒートシンク(30)の厚さ(th)とが同じであることを特徴とする請求項4または5に記載の半導体装置。
  7. 前記第2の電子素子は、パワー素子(20)であり、
    前記第1の電子素子は、前記パワー素子(20)を制御するための制御素子(10)であることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。
  8. 前記第2の電子素子は、パワー素子(20)であり、
    前記第1の電子素子は、前記パワー素子(20)を制御するための制御素子(10)であり、
    前記樹脂(70)のガラス転移温度が、前記パワー素子(20)の動作可能な最高温度よりも高いことを特徴とする請求項4ないし6のいずれか1つに記載の半導体装置。
  9. 前記パワー素子(21、22、23、24)は複数個設けられており、
    前記複数個のパワー素子(21〜24)は、隣り合うパワー素子同士が同時にON状態とならないように配置されていることを特徴とする請求項7または8に記載の半導体装置。
  10. 前記第1の配線基板(41)および前記第2の配線基板(42)は、アルミナからなるアルミナ基板であることを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置。
  11. 前記第1の電子素子(10)および前記第2の電子素子(20)には、それぞれ、感温ダイオード(90)が設けられており、
    前記感温ダイオード(90)によって、前記第1の電子素子(10)および前記第2の電子素子(20)が温度に応じて動作を制御されるようになっていることを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置。
  12. 前記第1の電子素子(10)および前記第2の電子素子(20)は、半導体からなり、
    前記感温ダイオード(90)は、各々の素子において酸化膜(12c、12d、20b)を介して当該素子における他のデバイスと電気的に分離されていることを特徴とする請求項11に記載の半導体装置。


JP2004291398A 2004-04-14 2004-10-04 半導体装置 Expired - Fee Related JP4305356B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004291398A JP4305356B2 (ja) 2004-04-14 2004-10-04 半導体装置
DE102005016830A DE102005016830A1 (de) 2004-04-14 2005-04-12 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US11/105,548 US7843700B2 (en) 2004-04-14 2005-04-14 Semiconductor device
US12/923,968 US8179688B2 (en) 2004-04-14 2010-10-19 Semiconductor device
US13/359,776 US20120120610A1 (en) 2004-04-14 2012-01-27 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004118889 2004-04-14
JP2004291398A JP4305356B2 (ja) 2004-04-14 2004-10-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2005328018A true JP2005328018A (ja) 2005-11-24
JP4305356B2 JP4305356B2 (ja) 2009-07-29

Family

ID=35474090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004291398A Expired - Fee Related JP4305356B2 (ja) 2004-04-14 2004-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JP4305356B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201036A (ja) * 2006-01-25 2007-08-09 Denso Corp 電子装置およびその製造方法
JP2009117420A (ja) * 2007-11-01 2009-05-28 Denso Corp 半導体装置、及び、基板割れ検出方法
JP2009238805A (ja) * 2008-03-26 2009-10-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP2012054301A (ja) * 2010-08-31 2012-03-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013016766A (ja) * 2011-07-04 2013-01-24 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージ及びその製造方法
WO2013141154A1 (ja) * 2012-03-22 2013-09-26 富士電機株式会社 放熱フィン付き半導体モジュール
JP2013229369A (ja) * 2012-04-24 2013-11-07 Denso Corp モールドパッケージ
JP2016115782A (ja) * 2014-12-15 2016-06-23 三菱電機株式会社 半導体モジュール
WO2017068689A1 (ja) * 2015-10-22 2017-04-27 サンケン電気株式会社 二次元コードが表示された半導体装置
JP2019149439A (ja) * 2018-02-27 2019-09-05 新電元工業株式会社 パワーモジュール
WO2022185820A1 (ja) * 2021-03-03 2022-09-09 株式会社デンソー 電気機器
CN115145323A (zh) * 2022-06-27 2022-10-04 之江实验室 一种探测器芯片温控方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201036A (ja) * 2006-01-25 2007-08-09 Denso Corp 電子装置およびその製造方法
JP4591362B2 (ja) * 2006-01-25 2010-12-01 株式会社デンソー 電子装置の製造方法
JP2009117420A (ja) * 2007-11-01 2009-05-28 Denso Corp 半導体装置、及び、基板割れ検出方法
JP2009238805A (ja) * 2008-03-26 2009-10-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP2012054301A (ja) * 2010-08-31 2012-03-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013016766A (ja) * 2011-07-04 2013-01-24 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージ及びその製造方法
CN104067388A (zh) * 2012-03-22 2014-09-24 富士电机株式会社 带散热鳍片的半导体模块
WO2013141154A1 (ja) * 2012-03-22 2013-09-26 富士電機株式会社 放熱フィン付き半導体モジュール
JPWO2013141154A1 (ja) * 2012-03-22 2015-08-03 富士電機株式会社 放熱フィン付き半導体モジュール
JP2013229369A (ja) * 2012-04-24 2013-11-07 Denso Corp モールドパッケージ
JP2016115782A (ja) * 2014-12-15 2016-06-23 三菱電機株式会社 半導体モジュール
WO2017068689A1 (ja) * 2015-10-22 2017-04-27 サンケン電気株式会社 二次元コードが表示された半導体装置
JP2019149439A (ja) * 2018-02-27 2019-09-05 新電元工業株式会社 パワーモジュール
JP7037390B2 (ja) 2018-02-27 2022-03-16 新電元工業株式会社 パワーモジュール
WO2022185820A1 (ja) * 2021-03-03 2022-09-09 株式会社デンソー 電気機器
CN115145323A (zh) * 2022-06-27 2022-10-04 之江实验室 一种探测器芯片温控方法

Also Published As

Publication number Publication date
JP4305356B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
JP4760585B2 (ja) 電力用半導体装置
US7843700B2 (en) Semiconductor device
US7763974B2 (en) Integrated circuit for driving semiconductor device and power converter
JP4305356B2 (ja) 半導体装置
JP6897869B2 (ja) 半導体モジュール
US6529062B2 (en) Power module
JP5974988B2 (ja) 電子装置
JP6972432B1 (ja) 半導体パッケージ、半導体装置および電力変換装置
JP2012105419A (ja) 電力変換装置
US9972612B2 (en) Semiconductor device
JP5709161B2 (ja) パワー半導体モジュール
JP3889562B2 (ja) 半導体装置
JP5257229B2 (ja) 半導体装置およびヒートシンク
JP7163583B2 (ja) 半導体装置
US11825591B2 (en) Semiconductor module
JP2009141150A (ja) 半導体装置
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
JP4333505B2 (ja) 半導体装置
KR101109667B1 (ko) 방열 성능이 향상된 전력 소자 패키지
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
JP4366269B2 (ja) 半導体素子の温度検出方法及び電力変換装置
JP2005286187A (ja) 半導体装置
JP2007288044A (ja) 半導体装置
JP2005332918A (ja) 電子装置
WO2018142736A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4305356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees