JP2005286187A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005286187A
JP2005286187A JP2004099801A JP2004099801A JP2005286187A JP 2005286187 A JP2005286187 A JP 2005286187A JP 2004099801 A JP2004099801 A JP 2004099801A JP 2004099801 A JP2004099801 A JP 2004099801A JP 2005286187 A JP2005286187 A JP 2005286187A
Authority
JP
Japan
Prior art keywords
igbt
semiconductor device
semiconductor
heat sink
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004099801A
Other languages
English (en)
Other versions
JP4356494B2 (ja
Inventor
Naohiko Hirano
尚彦 平野
Rika Sakakibara
里香 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004099801A priority Critical patent/JP4356494B2/ja
Publication of JP2005286187A publication Critical patent/JP2005286187A/ja
Application granted granted Critical
Publication of JP4356494B2 publication Critical patent/JP4356494B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 ＩＧＢＴ素子の両側を一対のヒートシンクで挟んでなり、装置のほぼ全体がモールド樹脂でモールドされてなる半導体装置において、より安価な構成を実現する。
【解決手段】 ＩＧＢＴ素子１０と、ＩＧＢＴ素子１０の一面側に設けられ電極と放熱体とを兼ねる下側ヒートシンク２０と、ＩＧＢＴ素子１０の他面側に設けられ電極と放熱体とを兼ねる上側ヒートシンク３０と、ＩＧＢＴ素子１０および両ヒートシンク２０、３０を包み込むように封止するモールド樹脂８０とを備える半導体装置Ｓ１において、ＩＧＢＴ素子１０は２個隣り合うように設けられている。
【選択図】 図１

Description

本発明は、半導体素子の両側を一対の金属体で挟んでなり、装置のほぼ全体が樹脂でモールドされてなる半導体装置に関する。
従来より、この種の半導体装置としては、半導体素子と、半導体素子の一面側に設けられ電極と放熱体とを兼ねる第１の金属体と、半導体素子の他面側に設けられ電極と放熱体とを兼ねる第２の金属体と、半導体素子、第１の金属体および第２の金属体を包み込むように封止するモールド樹脂とを備えた半導体装置が提案されている（たとえば、特許文献１参照）。
このような半導体装置において、半導体素子としては、たとえば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ素子などのゲート酸化膜デバイス、あるいはＦＷＤ（フリーホイールダイオード）などの縦型パワー素子が採用される。
図６は、この種の半導体装置の一般的な概略構成を示す図であって（ａ）は各部の平面的な配置を示す図、（ｂ）は、（ａ）に示される半導体装置の概略断面構成を示す図である。
図６において、半導体素子としてのゲート酸化膜デバイス１０は、ＩＧＢＴ素子１０であり、また、もう一つの半導体素子１８はＦＷＤである。そして、これら半導体素子１０、１８のうち、図６において現れている面が素子形成面である主表面、これと反対側の面が主裏面である。
ここで、ＩＧＢＴ素子１０の主表面には、温度センスダイオード１１が設けられている。この温度センスダイオード１１は、一般的に設けられているもので、半導体製造技術を用いて形成されたポリシリコン等からなるダイオード素子である。
この温度センスダイオード１１は温度によって電圧が変化するので、ＩＧＢＴ素子１０の温度を検出するのに用いられている。
これら半導体素子１０、１８の主裏面側には、電極と放熱体とを兼ねる第１の金属体２０が、はんだなどの導電性接合部材を介して電気的・熱的に接合されている。また、半導体素子１０、１８の主表面側には、電極と放熱体とを兼ねる第２の金属体３０が、はんだなどの導電性接合部材を介して電気的・熱的に接合されている。
また、ゲート酸化膜デバイスであるＩＧＢＴ素子１０の周囲には、各種の信号端子６０が設けられており、ＩＧＢＴ素子１０の主表面と信号端子６０とは、ボンディングワイヤ７０を介して電気的に接続されている。そして、装置のほぼ全体が樹脂８０によりモールドされ封止されている。
ここにおいて、図６中の５本の信号端子６０のうち、下側から１番目と２番目の２本が温度センスダイオード１１用の端子すなわち温度センス用端子Ａ、Ｋである。これら温度センス用端子Ａ、Ｋは、アノード用端子Ａとカソード用端子Ｋであり、それぞれ、ＩＧＢＴ素子１０に設けられた素子の温度検出を行うための温度センス用パッドに接続されている。
また、図６中の５本の信号端子６０のうち、下側から３番目の端子は、ＩＧＢＴ素子１０の信号電極用パッドであるゲートセンス用パッドと接続されるゲートセンス用端子Ｇである。
また、図６中の５本の信号端子６０のうち、下側から４番目の端子は、ＩＧＢＴ素子１０に流れる電流を検出するための電流センス用パッドと接続される電流センス用端子ＳＥであり、一番上側の端子は、ＩＧＢＴ素子１０の基準電位用パッドであるケルビンセンス用パッドと接続される基準端子としてのケルビンセンス用端子ＫＥである。
ここで、図６に示されるように、ＩＧＢＴ素子１０は、その主表面に複数個のセルブロックＴｒが配列されたものであり、個々のセルブロックＴｒは、たとえば複数個のトランジスタ等の素子の集合体として構成されている。
そして、多数のトランジスタセルのうちの１個のセルＴｒが、電流センス用セルとして用いられ、電流センス用端子ＳＥから出力される電流の異常を検出するようになっている。電流の異常が検出された場合には、ゲート電流を止めてＩＧＢＴ素子１０の作動を停止するようになっている。
特開２００３−１１００６４号公報
ところで、上記した従来の半導体装置においては、両金属体２０、３０に挟まれた半導体素子としてのゲート酸化膜デバイス１０は、比較的大型（たとえば１３ｍｍ□程度）のものであり、コストが高く、半導体装置につき１個しか設けられていなかった。
そこで、本発明は上記問題に鑑み、半導体素子の両側を一対の金属体で挟んでなり、装置のほぼ全体がモールド樹脂でモールドされてなる半導体装置において、より安価な構成を実現することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体素子（１０）と、半導体素子（１０）の一面側に設けられ、電極と放熱体とを兼ねる第１の金属体（２０）と、半導体素子（１０）の他面側に設けられ、電極と放熱体とを兼ねる第２の金属体（３０）と、半導体素子（１０）、第１の金属体（２０）および第２の金属体（３０）を包み込むように封止するモールド樹脂（８０）とを備える半導体装置において、半導体素子としてゲート酸化膜デバイス（１０）が用いられており、ゲート酸化膜デバイス（１０）は、２個以上設けられていることを特徴としている。
ゲート酸化膜デバイス（１０）の素子性能は、通常その素子面積に比例する。本発明によれば、ゲート酸化膜デバイス（１０）を２個以上設けることにより、個々のゲート酸化膜デバイス（１０）の素子面積を従来よりも小さなものにできるため、コストダウンを実現することができる。
そして、素子面積の小さなゲート酸化膜デバイス（１０）を２個以上設けることにより、２個以上のゲート酸化膜デバイス（１０）を合わせた素子性能を、従来の比較的素子面積の大きなゲート酸化膜デバイスと同程度のものにできるため、素子性能については確保することができる。
したがって、本発明によれば、半導体素子（１０）の両側を一対の金属体（２０、３０）で挟んでなり、装置のほぼ全体がモールド樹脂（８０）でモールドされてなる半導体装置において、より安価な構成を適切に実現することができる。
ここで、請求項２に記載の発明のように、請求項１に記載の半導体装置において、ゲート酸化膜デバイスとしては、ＩＧＢＴ素子（１０）を採用することができる。
また、請求項３に記載の発明のように、請求項２に記載の半導体装置において、ＩＧＢＴ素子（１０）は２個であり、これら２個のＩＧＢＴ素子（１０）は隣り合って配置されているものにできる。
さらに、請求項４に記載の発明では、請求項３に記載の半導体装置において、２個のＩＧＢＴ素子（１０）は、それぞれ素子の温度検出を行うための温度センス用パッド（１０ｄ、１０ｅ）を有しており、２個のＩＧＢＴ素子（１０）のうちのどちらか一方のみの温度センス用パッド（１０ｄ、１０ｅ）が、外部と電気的に接続される端子（６０）に電気的に接続されていることを特徴としている。
それによれば、半導体装置において、外部と電気的に接続するための端子（６０）の数を減らすことができ、構成の簡略化が図れる。
また、２個のＩＧＢＴ素子（１０）は隣り合って配置され、互いに近い位置にあるので、両ＩＧＢＴ素子（１０）の温度差は比較的小さいものにできる。そのため、２個のＩＧＢＴ素子（１０）のうちのどちらか一方のみの温度センス用パッド（１０ｄ、１０ｅ）を使用する構成としても、両ＩＧＢＴ素子（１０）の温度検出は、さほど問題ないものにできる。
また、請求項５に記載の発明のように、請求項３に記載の半導体装置において、２個のＩＧＢＴ素子（１０）は、それぞれ素子の温度検出を行うための温度センス用パッド（１０ｄ、１０ｅ）および素子の電流検出を行うための電流センス用パッド（１０ｂ）を有しており、２個のＩＧＢＴ素子（１０）のうちのどちらか一方のみの温度センス用パッド（１０ｄ、１０ｅ）、および２個のＩＧＢＴ素子（１０）のうちのどちらか一方のみの電流センス用パッド（１０ｂ）が、それぞれ、外部と電気的に接続される端子（６０）に電気的に接続されているようにしてもよい。
それによれば、上記請求項４に記載の発明と同様に、半導体装置において、外部と接続するための端子（６０）の数を減らすことができ、構成の簡略化が図れる。
さらに、請求項６に記載の発明では、請求項５に記載の半導体装置において、端子（６０）に電気的に接続される温度センス用パッド（１０ｄ、１０ｅ）は、２個のＩＧＢＴ素子（１０）の一方のものであり、端子（６０）に電気的に接続される電流センス用パッド（１０ｂ）は、２個のＩＧＢＴ素子（１０）の他方のものであることを特徴としている。
このように、端子（６０）に電気的に接続される温度センス用パッド（１０ｄ、１０ｅ）および電流センス用パッド（１０ｂ）は、２個のＩＧＢＴ素子（１０）のうちの互いに異なるＩＧＢＴ素子（１０）のものにすることができる。
また、請求項７に記載の発明では、請求項１〜請求項６に記載の半導体装置において、２個のＩＧＢＴ素子（１０）のそれぞれに備えられているゲートセンス用パッド（１０ｃ）およびケルビンセンス用パッド（１０ａ）は、それぞれ外部と電気的に接続するための端子（６０）に、独立に電気的に接続されていることを特徴としている。
それによれば、半導体装置における２個のＩＧＢＴ素子（１０）の基本的な作動を、それぞれ適切に確保できることから、それぞれの素子の誤作動を極力防止することができ、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は本発明の第１実施形態に係る半導体装置Ｓ１の概略構成を示す図であって、モールド樹脂８０内の各部の平面的な配置を示す図、図２は図１の概略断面構成を示す図である。また、図３は、図１中の半導体素子としてのゲート酸化膜デバイス１０をその主表面側から見たときの構成を模式的に示す平面図である。
図１、図２に示されるように、本実施形態における半導体装置Ｓ１は、第１の半導体素子としての２個のゲート酸化膜デバイス１０、第２の半導体素子としてのＦＷＤ（フリーホイールダイオード）１８と、第１の金属体としての下側ヒートシンク２０と、第２の金属体としての上側ヒートシンク３０と、ヒートシンクブロック４０と、これらの間に介在する各導電性接合部材５１、５２、５３と、さらに、モールド樹脂８０とを備えて構成されている。
この構成の場合、図２に示されるように、両半導体素子１０、１８の下面と下側ヒートシンク２０の上面との間は、第１の導電性接合部材５１によって接合されている。
また、両半導体素子１０、１８の上面とヒートシンクブロック４０の下面との間は、第２の導電性接合部材５２によって接合されている。
さらに、ヒートシンクブロック４０の上面と上側ヒートシンク３０の下面との間は、第３の導電性接合部材５３によって接合されている。
ここで、これら第１、第２、第３の導電性接合部材５１、５２、５３としては、はんだや導電性接着剤等を採用することができる。具体的に本例の半導体装置においては、これら第１、第２、第３の導電性接合部材５１、５２、５３として、Ｓｎ（すず）系はんだを用いている。
これにより、上記した構成においては、第１および第２の半導体素子１０、１８の上面では、第２の導電性接合部材５２、ヒートシンクブロック４０、第３の導電性接合部材５３および上側ヒートシンク３０を介して放熱が行われ、第１および第２の半導体素子１０、１８の下面では、第１の導電性接合部材５１から下側ヒートシンク２０を介して放熱が行われる構成となっている。
本実施形態では、半導体素子としてゲート酸化膜デバイス１０が用いられており、このゲート酸化膜デバイス１０は、２個以上設けられている。このゲート酸化膜デバイス１０としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ素子などを採用することができる。
本例では、ゲート酸化膜デバイス１０は、ＩＧＢＴ素子１０であり、図１に示されるように、２個のＩＧＢＴ素子が隣り合って配置されている。具体的には、各ＩＧＢＴ素子１０の形状は、たとえば矩形状の薄板状とすることができる。そして、図２において、ＩＧＢＴ素子１０の上面側が素子形成面である主表面、下面側が主裏面である。
また、本実施形態のＩＧＢＴ素子１０の主表面には、図３に示されるように、複数個のセルブロックＴｒが配列された形となっている。図示例では７個のセルブロックＴｒが配列している。個々のセルブロックＴｒは、たとえば複数個のトランジスタ等の素子の集合体として構成されている。
そして、図示しないが、各セルブロックＴｒの上には、主表面側における主電極が形成されている。また、図示しないが、ＩＧＢＴ素子１０の主裏面側にも主電極が形成されている。ここで、ＩＧＢＴ素子１０の主電極としては、たとえば主表面側の主電極がエミッタ電極、主裏面側の主電極がコレクタ電極とすることができる。
また、図３に示されるように、各ＩＧＢＴ素子１０の主表面には、温度センスダイオード１１が設けられている。
この温度センスダイオード１１は、上述したように、一般的に設けられているもので、半導体製造技術を用いて形成されたポリシリコン等からなるダイオード素子であり、温度によって電圧が変化するので、各ＩＧＢＴ素子１０の温度を検出する目的で用いられている。
また、図３に示されるように、各ＩＧＢＴ素子１０の主表面の外周部には、複数種類の信号用パッド１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅが設けられている。これら各信号用パッド１０ａ〜１０ｅはアルミニウムなどをスパッタリングなどによって成膜してなるものである。
ここにおいて、図３中の５個の信号用パッド１０ａ〜１０ｅのうち、右側から１番目と２番目の２個１０ｄ、１０ｅが温度センスダイオード１１用の端子すなわち温度センス用パッド１０ｄ、１０ｅである。これら温度センス用パッド１０ｄ、１０ｅは、アノード用パッド１０ｄとカソード用パッド１０ｅである。
また、図３中の５個の信号用パッド１０ａ〜１０ｅのうち、右側から３番目のパッド１０ｃは、ＩＧＢＴ素子１０の信号電極用パッドであるゲートセンス用パッド１０ｃであり、右側から４番目のパッド１０ｂは、ＩＧＢＴ素子１０に流れる電流を検出するための電流センス用パッド１０ｂであり、一番左側のパッド１０ａは、ＩＧＢＴ素子１０の基準電位用パッドであるケルビンセンス用パッド１０ａである。
そして、本実施形態においては、図２に示されるように、ＩＧＢＴ素子１０の主裏面側の主電極は、第１の金属体である下側ヒートシンク２０に対して、第１の導電性接合部材５１を介して電気的に接続され、ＩＧＢＴ素子１０の主表面側の主電極およびＦＷＤ１８の上面は、第２の導電性接合部材５２を介してヒートシンクブロック４０に対して、電気的に接続されている。
ここで、ヒートシンクブロック４０は、各ＩＧＢＴ素子１０およびＦＷＤ１８のそれぞれについて設けられている。
さらに、図２に示されるように、ヒートシンクブロック４０における半導体素子１０、１８側の面とは反対側の面にて、第３の導電性接合部材５３を介して第２の金属体である上側ヒートシンク３０とヒートシンクブロック４０とが電気的に接続されている。
ここで、下側ヒートシンク２０、上側ヒートシンク３０およびヒートシンクブロック４０は、たとえば、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性の良い金属で構成されている。また、ヒートシンクブロック４０としては、一般的な鉄合金を用いてもよい。
また、図１に示されるように、下側ヒートシンク２０は、たとえば、全体としてほぼ長方形状の板材とすることができる。また、この下側ヒートシンク２０には、端子部２１が突設されているが、この端子部２１は、ＩＧＢＴ素子１０の主裏面側の主電極であるたとえばコレクタ電極の取り出し電極となっている。
また、ヒートシンクブロック４０は、たとえば、ＩＧＢＴ素子１０よりも１回り小さい程度の大きさの矩形状の板材とすることができる。
このヒートシンクブロック４０は、半導体素子１０、１８と上側ヒートシンク３０との間に介在し、それぞれの半導体素子１０、１８と上側ヒートシンク３０とを熱的および電気的に接続するとともに、各ＩＧＢＴ素子１０から後述するボンディングワイヤ７０を引き出す際の当該ワイヤの高さを確保する等のために、ＩＧＢＴ素子１０と上側ヒートシンク３０との間の高さを確保する役割を有している。
さらに、図１に示されるように、上側ヒートシンク３０も、たとえば、全体としてほぼ長方形状の板材で構成することができる。また、この上側ヒートシンク３０にも、端子部３１が突設されているが、この端子部３１は、ＩＧＢＴ素子１０の主表面側の主電極であるたとえばエミッタ電極の取り出し電極となっている。
ここで、下側ヒートシンク２０の端子部２１および上側ヒートシンク３０の端子部３１は、それぞれ上述したように、ＩＧＢＴ素子１０の主電極の取り出し電極であり、これら端子部２１、３１は、半導体装置Ｓ１において外部配線部材等との接続を行うために設けられているものである。
このように、下側ヒートシンク２０および上側ヒートシンク３０は、それぞれ、電極と放熱体とを兼ねる第１の金属体および第２の金属体として構成されており、半導体装置Ｓ１において半導体素子１０、１８からの放熱を行う機能を有するとともに半導体素子１０の電極としての機能も有する。
また、ＩＧＢＴ素子１０の周囲には、リードフレーム等からなる信号端子６０が設けられている。この信号端子６０は、ＩＧＢＴ素子１０の主表面に設けられている信号電極（たとえばゲート電極）や上記した温度センスダイオード１１などと導通する端子や基準端子となるものである。
たとえば、図１、図２に示されるように、各信号端子６０は、各ＩＧＢＴ素子１０の外周部に設けられた各パッド１０ａ〜１０ｅとワイヤ７０によって結線され、電気的に接続されている。このワイヤ７０はワイヤボンディング等により形成され、金やアルミニウム等からなるものである。
各ＩＧＢＴ素子１０において、図１中の５本の信号端子６０のうち、下側から１番目と２番目の２本が温度センスダイオード１１用の端子すなわち温度センス用端子Ａ、Ｋである。
これら温度センス用端子Ａ、Ｋは、アノード用端子Ａとカソード用端子Ｋであり、それぞれ、各ＩＧＢＴ素子１０に設けられた温度センス用パッドとしてのアノード用パッド１０ｄとカソード用パッド１０ｅ（図３参照）に接続されている。
また、図１中の５本の信号端子６０のうち、下側から３番目の端子はゲートセンス用端子Ｇであり、このゲートセンス用端子ＧはＩＧＢＴ素子１０の信号電極用パッドであるゲートセンス用パッド１０ｃと接続されている。
また、図１中の５本の信号端子６０のうち、下側から４番目の端子は電流センス用端子ＳＥであり、この電流センス用端子ＳＥは、ＩＧＢＴ素子１０の電流センス用パッド１０ｂと接続されている。また、一番上側の端子はケルビンセンス用端子ＫＥであり、このケルビンセンス用端子ＫＥは、ＩＧＢＴ素子１０ケルビンセンス用パッド１０ａと接続されている。
さらに、本実施形態の半導体装置Ｓ１においては、装置Ｓ１のほぼ全体がモールド樹脂８０によりモールドされ封止されている。具体的には、図１、図２に示されるように、一対のヒートシンク２０、３０の隙間、並びに、半導体素子１０、１８およびヒートシンクブロック４０の周囲部分には、モールド樹脂８０が充填封止されている。
このモールド樹脂８０は、たとえばエポキシ樹脂等の通常のモールド材料を採用することができる。また、ヒートシンク２０、３０等を樹脂８０でモールドするにあたっては、上下型からなる成形型（図示しない）を使用し、トランスファーモールド法によって容易に行うことができる。
このように、本実施形態の半導体装置Ｓ１は、基本的には、縦型パワー素子であるゲート酸化膜デバイス１０の表裏の主面に金属体２０、３０、４０を導電性接着剤５１〜５３を介して電気的・熱的に接続してなる樹脂モールドタイプの半導体装置として構成されている。
次に、上記した構成の半導体装置Ｓ１の製造方法について、図１、図２を参照して、簡単に説明する。まず、下側ヒートシンク２０の上面に、両半導体素子１０、１８とヒートシンクブロック４０をはんだ付けする工程を実行する。
この場合、下側ヒートシンク２０の上面に、たとえばＳｎ系はんだからなるはんだ箔を介して両半導体素子１０、１８を積層するとともに、これら両半導体素子１０、１８の上に、同じはんだ箔を介して、それぞれヒートシンクブロック４０を積層する。
この後、加熱装置（リフロー装置）によって、はんだの融点以上に昇温することにより、上記はんだ箔を溶融させてから、硬化させる。
続いて、各ＩＧＢＴ素子１０と信号端子６０とをワイヤボンディングする工程を実行する。これにより、ワイヤ７０によって各ＩＧＢＴ素子１０と信号端子６０とが結線され電気的に接続される。
次いで、各ヒートシンクブロック４０の上に上側ヒートシンク３０をはんだ付けする工程を実行する。この場合、ヒートシンクブロック４０の上にはんだ箔を介して上側ヒートシンク３０を載せる。そして、加熱装置によって上記はんだ箔を溶融させてから、硬化させる。
こうして、溶融した各々のはんだ箔が硬化すれば、硬化したはんだが、第１、第２、第３の導電性接合部材５１、５２、５３として構成されることになる。
そして、これら導電性接合部材５１〜５３を介して、下側ヒートシンク２０、両半導体素子１０、１８、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現することができる。
なお、第１、第２および第３の導電性接合部材５１、５２、５３として導電性接着剤を用いた場合にも、上記工程において、はんだを導電性接着剤に置き換え、導電性接着剤の塗布や硬化を行うことにより、下側ヒートシンク２０、両半導体素子１０、１８、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現することができる。
しかる後、図示しない成形型を使用して、ヒートシンク２０、３０の隙間および外周部等にモールド樹脂８０を充填する工程を実行する。これにより、図１、図２に示されるように、ヒートシンク２０、３０の隙間および外周部等に、モールド樹脂８０が充填封止される。
そして、モールド樹脂８０が硬化した後、成形型内から半導体装置Ｓ１を取り出せば、半導体装置Ｓ１が完成する。
なお、半導体装置Ｓ１においては、上記構成の場合、下側ヒートシンク２０の下面および上側ヒートシンク３０の上面が、それぞれ露出するように樹脂モールドされている。これにより、ヒートシンク２０、３０の放熱性が高められている。
また、本実施形態では、図１に示されるように、ゲート酸化膜デバイスがＩＧＢＴ素子１０として２個設けられている例を示しているが、３個以上のＩＧＢＴ素子１０が設けられていてもよい。
その場合、３個目以降のＩＧＢＴ素子についても、図１に示されるものと同様に、信号端子を設け、ワイヤで接続する形とすればよい。また、ＩＧＢＴ素子以外にＭＯＳＦＥＴ素子の場合も同様である。
ところで、本実施形態によれば、半導体素子１０と、半導体素子１０の一面側に設けられ電極と放熱体とを兼ねる第１の金属体としての下側ヒートシンク２０と、半導体素子１０の他面側に設けられ電極と放熱体とを兼ねる第２の金属体としての上側ヒートシンク３０と、半導体素子１０および両ヒートシンク２０、３０を包み込むように封止するモールド樹脂８０とを備える半導体装置において、半導体素子としてゲート酸化膜デバイス１０が用いられており、ゲート酸化膜デバイス１０は２個以上設けられていることを特徴とする半導体装置Ｓ１が提供される。
上述したように、ＩＧＢＴ素子やＭＯＳＦＥＴ素子などのようなゲート酸化膜デバイス１０の素子性能は、通常その素子面積に比例する。
本実施形態によれば、ゲート酸化膜デバイス１０を２個以上設けることにより、個々のゲート酸化膜デバイス１０の素子面積を従来よりも小さなものにできるため、コストダウンを実現することができる。
そして、素子面積の小さなゲート酸化膜デバイス１０を２個以上設けることにより、２個以上のゲート酸化膜デバイス１０を合わせた素子性能を、従来の比較的素子面積の大きなゲート酸化膜デバイスと同程度のものにできるため、素子性能については確保することができる。
したがって、本実施形態によれば、半導体素子１０の両側を一対の金属体２０、３０で挟んでなり、装置のほぼ全体がモールド樹脂８０でモールドされてなる半導体装置Ｓ１において、より安価な構成を適切に実現することができる。
（第２実施形態）
図４は本発明の第２実施形態に係る半導体装置Ｓ２の概略構成を示す図であって、モールド樹脂８０内の各部の平面的な配置を示す図である。上記実施形態との相違点を中心に述べる。
上記図１に示される半導体装置Ｓ１では、２個以上のゲート酸化膜デバイスとしては、２個のＩＧＢＴ素子１０を採用し、２個のＩＧＢＴ素子（１０）は隣り合って配置されているものにした。
さらに、本実施形態では、図４に示されるように、温度センス用パッド１０ｄ、１０ｅを有する２個のＩＧＢＴ素子１０を備えた場合において、２個のＩＧＢＴ素子１０のうちの一方のみの温度センス用パッド１０ｄ、１０ｅが、外部と電気的に接続される信号端子６０に電気的に接続されていることを特徴としている。
それによれば、半導体装置Ｓ２において、外部と電気的に接続するための信号端子６０の数を減らすことができ、構成の簡略化が図れる。
具体的には、図４中の下側のＩＧＢＴ素子１０について温度センス用パッド１０ｄ、１０ｅを信号端子６０における温度センス用端子Ａ、Ｋと接続しており、上側のＩＧＢＴ素子１０については、温度センス用端子Ａ、Ｋを省略した構成としている。そして、この上側のＩＧＢＴ素子１０について温度センス用端子Ａ、Ｋを省略した分、信号端子６０の本数を減らすことができている。
ここで、２個のＩＧＢＴ素子１０は隣り合って配置され、互いに近い位置にあるので、両ＩＧＢＴ素子１０の温度差は比較的小さいものにできる。
そのため、本実施形態のように、２個のＩＧＢＴ素子１０のうちのどちらか一方のみの温度センス用パッド１０ｄ、１０ｅを使用する構成としても、両ＩＧＢＴ素子１０の温度検出は、さほど問題ないものにできる。
（第３実施形態）
図５は本発明の第３実施形態に係る半導体装置Ｓ３の概略構成を示す図であって、モールド樹脂８０内の各部の平面的な配置を示す図である。上記実施形態との相違点を中心に述べる。
本実施形態では、図５に示されるように、温度センス用パッド１０ｄ、１０ｅおよび電流センス用パッド１０ｂを有する２個のＩＧＢＴ素子１０を備えた場合において、２個のＩＧＢＴ素子１０のうちのどちらか一方のみの温度センス用パッド１０ｄ、１０ｅ、および２個のＩＧＢＴ素子１０のうちのどちらか一方のみの電流センス用パッド１０ｂが、それぞれ、外部と電気的に接続される信号端子６０に電気的に接続されている。
それによれば、上記第２実施形態と同様に、半導体装置Ｓ３において、外部と接続するための信号端子６０の数を減らすことができ、構成の簡略化が図れる。
特に、図５に示される例では、信号端子６０に電気的に接続される温度センス用パッド１０ｄ、１０ｅは、２個のＩＧＢＴ素子１０のうちの下側のＩＧＢＴ素子１０のものであり、信号端子６０に電気的に接続される電流センス用パッド１０ｂは、２個のＩＧＢＴ素子１０のうちの上側のＩＧＢＴ素子１０のものとしている。
このように、信号端子６０に電気的に接続される温度センス用パッド１０ｄ、１０ｅおよび電流センス用パッド１０ｂは、２個のＩＧＢＴ素子１０のうちの互いに異なるＩＧＢＴ素子１０のものにすることができる。
つまり、図５に示される例では、図５中の下側のＩＧＢＴ素子１０について電流センス用パッドＳＥを省略し、上側のＩＧＢＴ素子１０については、温度センス用端子Ａ、Ｋを省略した構成としている。そのため、上記図４に示されるものに比べて、さらなる信号端子６０の少数化が図られている。
ところで、上記各実施形態における半導体装置Ｓ１、Ｓ２、Ｓ３においては、２個のＩＧＢＴ素子１０のそれぞれに備えられているゲートセンス用パッド１０ｃおよびケルビンセンス用パッド１０ａは、それぞれ信号端子６０（ゲートセンス用端子Ｇ、ケルビンセンス用端子ＫＥ）に、独立に電気的に接続されている。
それによれば、半導体装置Ｓ１〜Ｓ３における２個のＩＧＢＴ素子１０の基本的な作動を、それぞれ適切に確保できることから、それぞれの誤作動を極力防止することができ、好ましい。
（他の実施形態）
なお、本実施形態の図５に示される半導体装置Ｓ３において、さらに、２個のＩＧＢＴ素子１０のうちの一方のケルビンセンス用パッド１０ａのみ信号端子６０（ケルビンセンス用端子ＫＥ）に電気的に接続し、他方のケルビンセンス用パッド１０ａは信号端子６０に接続しないようにしてもよい。
また、上述したように、ヒートシンクブロック４０は、半導体素子１０、１８と上側ヒートシンク３０との間に介在し、第１の半導体素子１０と上側ヒートシンク３０との間の高さを確保する役割を有するものであるが、可能であるならば、上記各実施形態において、ヒートシンクブロック４０は存在しないものであってもよい。
要するに、本発明は、半導体素子と、半導体素子の一面側に設けられ電極と放熱体とを兼ねる第１の金属体と、半導体素子の他面側に設けられ電極と放熱体とを兼ねる第２の金属体と、半導体素子、第１の金属体および第２の金属体を包み込むように封止するモールド樹脂とを備える半導体装置において、半導体素子としてゲート酸化膜デバイスを用い、ゲート酸化膜デバイスを２個以上設けたことを要部とするものであり、その他の部分については適宜設計変更が可能である。
本発明の第１実施形態に係る半導体装置におけるモールド樹脂内の各部の平面的な配置構成を示す図である。 図１に示される半導体装置の概略断面構成を示す図である。 図１中の半導体素子としてのゲート酸化膜デバイスをその主表面側から見たときの構成を模式的に示す平面図である。 本発明の第２実施形態に係る半導体装置におけるモールド樹脂内の各部の平面的な配置構成を示す図である。 本発明の第３実施形態に係る半導体装置におけるモールド樹脂内の各部の平面的な配置構成を示す図である。 従来の半導体装置の一般的な概略構成を示す図であって（ａ）は各部の平面的な配置を示す図、（ｂ）は、（ａ）に示される半導体装置の概略断面構成を示す図である。
符号の説明
１０…半導体素子であるゲート酸化膜デバイスとしてのＩＧＢＴ素子、
１０ａ…ケルビンセンス用パッド、１０ｂ…電流センス用パッド、
１０ｃ…ゲートセンス用パッド、１０ｄ、１０ｅ…温度センス用パッド、
２０…第１の金属体としての下側ヒートシンク、
３０…第２の金属体としての上側ヒートシンク、６０…信号端子、
８０…モールド樹脂。

Claims (7)

  1. 半導体素子（１０）と、
    前記半導体素子（１０）の一面側に設けられ、電極と放熱体とを兼ねる第１の金属体（２０）と、
    前記半導体素子（１０）の他面側に設けられ、電極と放熱体とを兼ねる第２の金属体（３０）と、
    前記半導体素子（１０）、前記第１の金属体（２０）および前記第２の金属体（３０）を包み込むように封止するモールド樹脂（８０）とを備える半導体装置において、
    前記半導体素子としてゲート酸化膜デバイス（１０）が用いられており、
    前記ゲート酸化膜デバイス（１０）は、２個以上設けられていることを特徴とする半導体装置。
  2. 前記ゲート酸化膜デバイスは、ＩＧＢＴ素子（１０）であることを特徴とする請求項１に記載の半導体装置。
  3. 前記ＩＧＢＴ素子（１０）は２個であり、これら２個のＩＧＢＴ素子（１０）は隣り合って配置されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記２個のＩＧＢＴ素子（１０）は、それぞれ素子の温度検出を行うための温度センス用パッド（１０ｄ、１０ｅ）を有しており、
    前記２個のＩＧＢＴ素子（１０）のうちのどちらか一方のみの前記温度センス用パッド（１０ｄ、１０ｅ）が、外部と電気的に接続される端子（６０）に電気的に接続されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記２個のＩＧＢＴ素子（１０）は、それぞれ素子の温度検出を行うための温度センス用パッド（１０ｄ、１０ｅ）および素子の電流検出を行うための電流センス用パッド（１０ｂ）を有しており、
    前記２個のＩＧＢＴ素子（１０）のうちのどちらか一方のみの前記温度センス用パッド（１０ｄ、１０ｅ）、および前記２個のＩＧＢＴ素子（１０）のうちのどちらか一方のみの前記電流センス用パッド（１０ｂ）が、それぞれ、外部と電気的に接続される端子（６０）に電気的に接続されていることを特徴とする請求項３に記載の半導体装置。
  6. 前記端子（６０）に電気的に接続される前記温度センス用パッド（１０ｄ、１０ｅ）は、前記２個のＩＧＢＴ素子（１０）の一方のものであり、前記端子（６０）に電気的に接続される前記電流センス用パッド（１０ｂ）は、前記２個のＩＧＢＴ素子（１０）の他方のものであることを特徴とする請求項５に記載の半導体装置。
  7. 前記２個のＩＧＢＴ素子（１０）のそれぞれに備えられているゲートセンス用パッド（１０ｃ）およびケルビンセンス用パッド（１０ａ）は、それぞれ外部と電気的に接続するための端子（６０）に、独立に電気的に接続されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
JP2004099801A 2004-03-30 2004-03-30 半導体装置 Expired - Fee Related JP4356494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004099801A JP4356494B2 (ja) 2004-03-30 2004-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099801A JP4356494B2 (ja) 2004-03-30 2004-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2005286187A true JP2005286187A (ja) 2005-10-13
JP4356494B2 JP4356494B2 (ja) 2009-11-04

Family

ID=35184206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099801A Expired - Fee Related JP4356494B2 (ja) 2004-03-30 2004-03-30 半導体装置

Country Status (1)

Country Link
JP (1) JP4356494B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1949442A1 (en) * 2005-10-19 2008-07-30 Tinggi Technologies Private Limited Fabrication of transistors
JP2009170774A (ja) * 2008-01-18 2009-07-30 Denso Corp 半導体モジュール
JP2011243909A (ja) * 2010-05-21 2011-12-01 Mitsubishi Electric Corp 半導体モジュール及び半導体モジュールを搭載した回転電機
US8124994B2 (en) 2006-09-04 2012-02-28 Tinggi Technologies Private Limited Electrical current distribution in light emitting devices
US8138600B2 (en) 2006-07-12 2012-03-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8309377B2 (en) 2004-04-07 2012-11-13 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting devices
US8329556B2 (en) 2005-12-20 2012-12-11 Tinggi Technologies Private Limited Localized annealing during semiconductor device fabrication
US8395167B2 (en) 2006-08-16 2013-03-12 Tinggi Technologies Private Limited External light efficiency of light emitting diodes
EP4293714A3 (en) * 2012-09-20 2024-02-28 Rohm Co., Ltd. Power semiconductor device module
US11967543B2 (en) 2012-09-20 2024-04-23 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8309377B2 (en) 2004-04-07 2012-11-13 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting devices
EP1949442A1 (en) * 2005-10-19 2008-07-30 Tinggi Technologies Private Limited Fabrication of transistors
EP1949442A4 (en) * 2005-10-19 2011-03-09 Tinggi Technologies Private Ltd MANUFACTURE OF TRANSISTORS
US8067269B2 (en) 2005-10-19 2011-11-29 Tinggi Technologies Private Limted Method for fabricating at least one transistor
US8329556B2 (en) 2005-12-20 2012-12-11 Tinggi Technologies Private Limited Localized annealing during semiconductor device fabrication
US8138600B2 (en) 2006-07-12 2012-03-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8395167B2 (en) 2006-08-16 2013-03-12 Tinggi Technologies Private Limited External light efficiency of light emitting diodes
US8124994B2 (en) 2006-09-04 2012-02-28 Tinggi Technologies Private Limited Electrical current distribution in light emitting devices
JP2009170774A (ja) * 2008-01-18 2009-07-30 Denso Corp 半導体モジュール
JP2011243909A (ja) * 2010-05-21 2011-12-01 Mitsubishi Electric Corp 半導体モジュール及び半導体モジュールを搭載した回転電機
EP4293714A3 (en) * 2012-09-20 2024-02-28 Rohm Co., Ltd. Power semiconductor device module
US11967543B2 (en) 2012-09-20 2024-04-23 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold

Also Published As

Publication number Publication date
JP4356494B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP3910383B2 (ja) パワーモジュールおよびインバータ
JP4254527B2 (ja) 半導体装置
US9704819B1 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
JP5017332B2 (ja) インバータ
WO2014097798A1 (ja) 半導体装置
US20170018524A1 (en) Semiconductor device and semiconductor device fabrication method
WO2005119896A1 (ja) インバータ装置
JP2005167075A (ja) 半導体装置
JP2010034350A (ja) 半導体装置
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
JP4356494B2 (ja) 半導体装置
JP5267021B2 (ja) 半導体装置およびそれを用いたインバータ回路
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP5341339B2 (ja) 回路装置
JP2013113638A (ja) 半導体装置
JP4339660B2 (ja) 半導体装置
JP4258411B2 (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP4258391B2 (ja) 半導体装置
JP2007288044A (ja) 半導体装置
JP4055700B2 (ja) 半導体装置
JP2005116963A (ja) 半導体装置
JP2004296837A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4356494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees