JP4305356B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4305356B2 JP4305356B2 JP2004291398A JP2004291398A JP4305356B2 JP 4305356 B2 JP4305356 B2 JP 4305356B2 JP 2004291398 A JP2004291398 A JP 2004291398A JP 2004291398 A JP2004291398 A JP 2004291398A JP 4305356 B2 JP4305356 B2 JP 4305356B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat sink
- power
- heat
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
それによれば、第1の電子素子(10)と第2の電子素子(20)とを、分離されたそれぞれの配線基板(41、42)上に実装して、さらにヒートシンク(30)上に搭載しているため、第1の電子素子(10)と第2の電子素子(20)との距離をさほど大きくしなくても、第2の電子素子(20)の熱を第1の電子素子(10)へ伝えにくくすることができる。
よって、本発明によれば、第1の電子素子(10)と第2の電子素子(20)とを備える半導体装置において、適切な放熱特性を実現することができる。
ところで、上記した手段では、第1の電子素子(10)と第2の電子素子(20)とを熱的に分離した構成とすることにより、適切な放熱特性を実現していた。
しかしながら、たとえば、この種の半導体装置を車載用途に適用した場合、走行環境等によっては、異常状態が常に起こりうるため、その異常状態に対処することが必要になってくる。
具体的には、モータのロックなどにより、異常電流が流れると装置の発熱が大きくなり、熱的破壊も想定されるため、異常電流が流れたら、瞬時に電流を停止したいような場合も起こってくる。
また、装置自体が全体的に高温になり、動作保証温度が低いマイコン等の制御素子の動作が正常でなくなる場合も想定され、このような場合には、電流を制限したり、動作クロックを落としたりして発熱を抑える制御が有効な場合もある。
つまり、上記した各手段に記載の半導体装置において、さらに、異常な高熱に対して瞬時に熱的な保護を行うことが必要となってくる。
そこで、請求項1に記載の発明では、第1の電子素子(10)および第2の電子素子(20)には、それぞれ、感温ダイオード(90)が設けられており、この感温ダイオード(90)によって、第1の電子素子(10)および第2の電子素子(20)が温度に応じて動作を制御されるようになっていることを特徴としている。
それによれば、異常な高熱状態となったことを感温ダイオード(90)によって検出でき、その感温ダイオード(90)からの信号に基づいて第1の電子素子(10)および第2の電子素子(20)の動作を制御できるため、異常な高熱に対して瞬時に熱的な保護を行うことができる。
ここで、請求項10に記載の発明のように、請求項1に記載の半導体装置においては、第1の電子素子(10)および第2の電子素子(20)が半導体からなり、感温ダイオード(90)は、各々の素子において酸化膜(12c、12d、20b)を介して当該素子における他のデバイスと電気的に分離されていることが好ましい。
それによれば、感温ダイオード(90)の寄生動作がなくなり、高温での感温ダイオードの誤動作が抑制されることで精度のよい感温特性が実現されるとともに、各々の電子素子(10、20)において感温ダイオード(90)が他のデバイスへ与える影響が少なくなり、好ましい。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の第1実施形態に係る第1の電子素子10と第2の電子素子20とを備える半導体装置100の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A線に沿った断面図である。
本例では、第1の電子素子10は、制御素子としてのマイコン11および制御IC12からなる。これらは、シリコン半導体などの半導体基板(半導体チップ)に対して半導体プロセスを用いて、トランジスタなどの素子を形成してなるものである。
また、本実施形態の半導体装置100回路構成は、上記図5に示されるものと同様である。多少繰り返しになるが、本実施形態の半導体装置100の回路構成等について、上記図5および上記図6を参照して簡単に述べておく。
このように、本半導体装置100においては、制御素子10に対して、それよりも電流量および発熱量の大きいパワー素子20から、大きな熱が伝わる。
ここで、本実施形態の半導体装置100のように、制御素子10とパワー素子20とを内蔵した大規模トランスファーモールドにおいては、耐ヒートサイクル性に関連する熱応力が課題となる。
また、本実施形態では、上記図1(b)に示したように、ヒートシンク30における一面と他面との間の側面に、突起部31が形成されており、突起部31が樹脂70に食い込んでいる。そして、このことも、耐ヒートサイクル性に関連する熱応力に対する対策の1つである。
ここで、本実施形態の種々の変形例について述べておく。図3は、上記図1に示したヒートシンク30以外に、本実施形態に適用可能なヒートシンク30の種々の例を示す概略断面図である。
図7は、本発明の第2実施形態に係る第1の電子素子10と第2の電子素子20とを備える半導体装置110の概略構成を示す図であり、(a)は平面図、(b)は(a)中のB−B線に沿った断面図である。
上記した図7に示される例では、制御IC12およびパワーMOS素子20に、それぞれ、感温ダイオード90が設けられており、この感温ダイオード90によって、制御IC12およびパワーMOS素子20が温度に応じて動作を制御されるようになっていたが、さらに第1の電子素子10であるマイコン11にも感温ダイオード90が設けられていてもよい。
なお、上記実施形態では、第1の電子素子が制御素子であり、第2の電子素子がパワー素子であったが、本発明における各電子素子としては、第2の電子素子が第1の電子素子よりも大電流が流れ且つ大きい発熱を行うものであればよく、制御素子やパワー素子などに限定されない。
20、21、22、23、24…パワーMOS素子、
30…ヒートシンク、31…ヒートシンクの突起部、41…第1の配線基板、
42…第2の配線基板、70…樹脂、90…感温ダイオード。
Claims (10)
- 第1の電子素子(10)と前記第1の電子素子(10)よりも大きい電流が流れ且つ大きい発熱を行う第2の電子素子(20)とを備える半導体装置において、
ヒートシンク(30)と、
前記ヒートシンク(30)の一面上に搭載され、それぞれ分離された第1の配線基板(41)、第2の配線基板(42)とを備え、
前記第1の電子素子(10)は、前記第1の配線基板(41)の上に実装され、前記第2の電子素子(20)は、前記第2の配線基板(42)の上に実装されているものであって、
前記第1の電子素子(10)および前記第2の電子素子(20)には、それぞれ、感温ダイオード(90)が設けられており、
前記感温ダイオード(90)によって、前記第1の電子素子(10)および前記第2の電子素子(20)が温度に応じて動作を制御されるようになっていることを特徴とする半導体装置。 - 前記ヒートシンク(30)は、少なくとも前記第1の配線基板(41)と前記第2の配線基板(42)との間に位置する部位が鉄系金属からなるものであることを特徴とする請求項1に記載の半導体装置。
- 前記ヒートシンク(30)は、前記第1の配線基板(41)と前記第2の配線基板(42)との間に位置する部位が、切り欠き部(32)となっているものであることを特徴とする請求項1に記載の半導体装置。
- 前記第1の電子素子(10)、前記第2の電子素子(20)、前記第1の配線基板(41)、前記第2の配線基板(42)および前記ヒートシンク(30)は、樹脂(70)によってモールドされており、
前記ヒートシンク(30)の他面は、前記樹脂(70)から露出していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 - 前記ヒートシンク(30)における前記一面と前記他面との間の側面に、突起部(31)が形成されており、前記突起部(31)が前記樹脂(70)に食い込んでいることを特徴とする請求項4に記載の半導体装置。
- 前記第2の電子素子は、パワー素子(20)であり、
前記第1の電子素子は、前記パワー素子(20)を制御するための制御素子(10)であることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。 - 前記第2の電子素子は、パワー素子(20)であり、
前記第1の電子素子は、前記パワー素子(20)を制御するための制御素子(10)であり、
前記樹脂(70)のガラス転移温度が、前記パワー素子(20)の動作可能な最高温度よりも高いことを特徴とする請求項4または5に記載の半導体装置。 - 前記パワー素子(21、22、23、24)は複数個設けられており、
前記複数個のパワー素子(21〜24)は、隣り合うパワー素子同士が同時にON状態とならないように配置されていることを特徴とする請求項6または7に記載の半導体装置。 - 前記第1の配線基板(41)および前記第2の配線基板(42)は、アルミナからなるアルミナ基板であることを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置。
- 前記第1の電子素子(10)および前記第2の電子素子(20)は、半導体からなり、
前記感温ダイオード(90)は、各々の素子において酸化膜(12c、12d、20b)を介して当該素子における他のデバイスと電気的に分離されていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291398A JP4305356B2 (ja) | 2004-04-14 | 2004-10-04 | 半導体装置 |
DE102005016830A DE102005016830A1 (de) | 2004-04-14 | 2005-04-12 | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
US11/105,548 US7843700B2 (en) | 2004-04-14 | 2005-04-14 | Semiconductor device |
US12/923,968 US8179688B2 (en) | 2004-04-14 | 2010-10-19 | Semiconductor device |
US13/359,776 US20120120610A1 (en) | 2004-04-14 | 2012-01-27 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118889 | 2004-04-14 | ||
JP2004291398A JP4305356B2 (ja) | 2004-04-14 | 2004-10-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005328018A JP2005328018A (ja) | 2005-11-24 |
JP4305356B2 true JP4305356B2 (ja) | 2009-07-29 |
Family
ID=35474090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004291398A Expired - Fee Related JP4305356B2 (ja) | 2004-04-14 | 2004-10-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4305356B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4591362B2 (ja) * | 2006-01-25 | 2010-12-01 | 株式会社デンソー | 電子装置の製造方法 |
JP4798117B2 (ja) * | 2007-11-01 | 2011-10-19 | 株式会社デンソー | 半導体装置、及び、基板割れ検出方法 |
JP5124330B2 (ja) * | 2008-03-26 | 2013-01-23 | 新電元工業株式会社 | 半導体装置 |
JP5353841B2 (ja) * | 2010-08-31 | 2013-11-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
KR101255930B1 (ko) * | 2011-07-04 | 2013-04-23 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
JP5954409B2 (ja) * | 2012-03-22 | 2016-07-20 | 富士電機株式会社 | 放熱フィン付き半導体モジュール |
JP2013229369A (ja) * | 2012-04-24 | 2013-11-07 | Denso Corp | モールドパッケージ |
JP6293043B2 (ja) * | 2014-12-15 | 2018-03-14 | 三菱電機株式会社 | 半導体モジュール |
WO2017068689A1 (ja) * | 2015-10-22 | 2017-04-27 | サンケン電気株式会社 | 二次元コードが表示された半導体装置 |
JP7037390B2 (ja) * | 2018-02-27 | 2022-03-16 | 新電元工業株式会社 | パワーモジュール |
JP2022134584A (ja) * | 2021-03-03 | 2022-09-15 | 株式会社デンソー | 電気機器 |
CN115145323A (zh) * | 2022-06-27 | 2022-10-04 | 之江实验室 | 一种探测器芯片温控方法 |
-
2004
- 2004-10-04 JP JP2004291398A patent/JP4305356B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005328018A (ja) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4760585B2 (ja) | 電力用半導体装置 | |
US7843700B2 (en) | Semiconductor device | |
US7763974B2 (en) | Integrated circuit for driving semiconductor device and power converter | |
JP4305356B2 (ja) | 半導体装置 | |
JP4858290B2 (ja) | 負荷駆動装置 | |
US6529062B2 (en) | Power module | |
JP6897869B2 (ja) | 半導体モジュール | |
JP5974988B2 (ja) | 電子装置 | |
JP6972432B1 (ja) | 半導体パッケージ、半導体装置および電力変換装置 | |
US11825591B2 (en) | Semiconductor module | |
JP2012105419A (ja) | 電力変換装置 | |
US9972612B2 (en) | Semiconductor device | |
JP5709161B2 (ja) | パワー半導体モジュール | |
JP5257229B2 (ja) | 半導体装置およびヒートシンク | |
WO2010084550A1 (ja) | 半導体モジュール及びその制御方法 | |
JP7163583B2 (ja) | 半導体装置 | |
JP2009141150A (ja) | 半導体装置 | |
JP4333505B2 (ja) | 半導体装置 | |
JP4366269B2 (ja) | 半導体素子の温度検出方法及び電力変換装置 | |
JP2013041939A (ja) | 半導体モジュール及びそれを搭載したインバータ | |
JP2007288044A (ja) | 半導体装置 | |
JP2005332918A (ja) | 電子装置 | |
JP6906583B2 (ja) | 半導体パワーモジュール | |
WO2018142736A1 (ja) | 半導体装置 | |
WO2020184383A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4305356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |