JP2016115806A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016115806A
JP2016115806A JP2014253272A JP2014253272A JP2016115806A JP 2016115806 A JP2016115806 A JP 2016115806A JP 2014253272 A JP2014253272 A JP 2014253272A JP 2014253272 A JP2014253272 A JP 2014253272A JP 2016115806 A JP2016115806 A JP 2016115806A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor element
metal
semiconductor device
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014253272A
Other languages
English (en)
Other versions
JP6299578B2 (ja
Inventor
卓矢 門口
Takuya Kadoguchi
卓矢 門口
清文 中島
Kiyofumi Nakajima
清文 中島
慎介 青木
Shinsuke Aoki
慎介 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014253272A priority Critical patent/JP6299578B2/ja
Publication of JP2016115806A publication Critical patent/JP2016115806A/ja
Application granted granted Critical
Publication of JP6299578B2 publication Critical patent/JP6299578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱板に備えられた絶縁基板から封止樹脂が剥離することを抑制することのできる半導体装置を提供する。【解決手段】本半導体装置は、半導体素子と、半導体素子からの熱を放熱する放熱板と、半導体素子および放熱板の周囲を封止する封止樹脂とを備え、放熱板は、セラミックスよりなる絶縁基板と、絶縁基板の両面に積層された金属層とを有し、絶縁基板の側面に金属被膜が設けられている。【選択図】図１

Description

本発明は、放熱板を有し樹脂封止された半導体装置に関する。
パワー半導体モジュールとして、半導体素子と、当該半導体素子で発生した熱を放熱フィンへと導く放熱板とを含み、全体が樹脂封止された実装構造を有するものがある。当該放熱板は、例えば特許文献１および２に記載されているように、高熱伝導率を有するセラミックス材などからなる絶縁基板の両面に金属層が接合された構成をなす。放熱板の一方の金属層は回路配線をなすとともに、封止樹脂内で例えば半導体素子からの伝熱を行う金属体に接合され、他方の金属層は封止樹脂外に設けられた放熱フィンに接合される。
特開２００８−０４１７５２号公報 特開２０１４−０６０４１０号公報
しかしながら、上述の実装構造においては、放熱板に備えられた絶縁基板と封止樹脂との密着性が低い。特に、絶縁基板の側面には、パワー半導体モジュールの冷熱サイクルに伴い大きな応力がかかる。したがって、封止樹脂が絶縁基板から剥がれることを抑制することが望ましい。
本発明は、上記課題に鑑み、放熱板に備えられた絶縁基板から封止樹脂が剥離することを抑制することのできる半導体装置を提供するものである。
第１の発明は、半導体装置であって、半導体素子と、前記半導体素子からの熱を放熱する放熱板と、前記半導体素子および前記放熱板の周囲を封止する封止樹脂とを備え、前記放熱板は、セラミックスよりなる絶縁基板と、前記絶縁基板の両面に積層された金属層とを有し、前記絶縁基板の側面に金属被膜が設けられている。
第１の発明によれば、絶縁基板の側面に金属被膜が設けられている。金属被膜と封止樹脂との密着性は良好である。したがって、絶縁基板に対する封止樹脂の密着性は、当該金属被膜が設けられない場合と比較して向上する。これにより、冷熱サイクル時に絶縁基板の側面の周辺に応力が集中することにより封止樹脂が剥離しやすくなるという不具合を回避することができる。
本発明によれば、放熱板に備えられた絶縁基板から封止樹脂が剥離することを抑制することのできる半導体装置を提供することができる。
本発明の実施形態に係る半導体装置の構成を示す断面図 本発明の実施形態に係る半導体装置の製造方法の一部を説明する図であり、（ａ）〜（ｄ）は絶縁基板の側面に金属被膜を形成する工程を説明する図
以下、図１および図２を参照しながら、実施の形態について詳細に説明する。本実施形態に係る半導体装置は、半導体素子と放熱板と封止樹脂とを備えている。放熱板はセラミックスよりなる絶縁基板と、当該絶縁基板の両面に積層された金属層とを有している。そして、絶縁基板の側面に金属被膜が設けられている。
[半導体装置の構成]
図１に、本実施形態に係る半導体装置１の構成を示す。
半導体装置１は、半導体素子Ｄを備えている。半導体素子Ｄは、例えばパワー半導体素子のチップからなり、ここではＩＧＢＴ（Insulated Gate Bipolar Transistor）のチップであるとする。
半導体素子Ｄから見て上側に、順に、金属ブロック１１、ヒートスプレッダ１２、および、放熱板１３が積層されている。半導体素子Ｄから見て下側に、順に、ヒートスプレッダ２２および放熱板２３が積層されている。
半導体素子Ｄと金属ブロック１１とは接合層３１により接合されている。金属ブロック１１とヒートスプレッダ１２とは接合層３２により接合されている。半導体素子Ｄとヒートスプレッダ２２とは接合層３３により接合されている。金属ブロック１１、ヒートスプレッダ１２、および、ヒートスプレッダ２２は例えば銅からなる。接合層３１、接合層３２、および、接合層３３は、例えばはんだからなる。
放熱板１３は、半導体素子Ｄ側から見て、順に、金属層１３ａ、絶縁基板１３ｂ、および、金属層１３ｃが積層された構成である。放熱板２３は、半導体素子Ｄ側から見て、順に、金属層２３ａ、絶縁基板２３ｂ、および、金属層２３ｃが積層された構成である。絶縁基板１３ｂおよび絶縁基板２３ｂはセラミックスからなる。
また、絶縁基板１３ｂの外周端面をなす側面Ｅ１上に、当該側面Ｅ１を覆う金属被膜Ｍ１が設けられている。絶縁基板２３ｂの外周端面をなす側面Ｅ２上に、当該側面Ｅ２を覆う金属被膜Ｍ２が設けられている。
半導体素子Ｄより上側の積層物はＩＧＢＴのエミッタ側の放熱経路を構成している。半導体素子Ｄより下側の積層物はＩＧＢＴのコレクタ側の放熱経路を構成している。
半導体素子Ｄと半導体素子Ｄの上下の積層物とからなる積層体の全体は、モールド樹脂（封止樹脂）４１によって封止されている。金属層１３ｃおよび金属層２３ｃの、半導体素子Ｄ側とは反対側の面は、モールド樹脂４１の外側に露出している。
[半導体装置のめっき工程について]
次に、図２を参照して、上述の金属被膜Ｍ１および金属被膜Ｍ２を形成する工程例を説明する。ここでは、金属被膜Ｍ１および金属被膜Ｍ２をニッケルなどからなるめっき層により構成する場合の工程例を説明する。
図２（ａ）に示すように、窒化ケイ素の粉末を焼結および緻密化する工程により、窒化ケイ素（Ｓｉ３Ｎ４）のセラミックス膜５１を形成する。次いで、図２（ｂ）に示すように、酸化イットリウムガスの雰囲気中で、エキシマレーザなどのレーザ装置６１により、セラミックス膜５１を絶縁基板１３ｂおよび絶縁基板２３ｂの寸法に合せて切断加工する。これにより、図２（ｃ）に示すように、絶縁基板１３ｂの側面Ｅ１および絶縁基板２３ｂの側面Ｅ２となる切断面には、窒化ケイ素の表面が改質されて生じるＳｉ３Ｎ４・Ｙ２Ｏ３からなる改質膜５１ａが形成される。
そして、図２（ｄ）に示すように、図２（ｃ）で得られたセラミックス膜の全体をめっき工程に曝すことにより、改質膜５１ａのみがめっきされる。こうして、側面Ｅ１および側面Ｅ２に窒化ケイ素の表面改質を導入することにより、側面Ｅ１および側面Ｅ２に選択的に、めっき層からなる金属被膜Ｍ１および金属被膜Ｍ２が形成される。この後、絶縁基板１３ｂの両面に金属層１３ａおよび金属層１３ｃが接合されることにより放熱板１３が作成される。また、絶縁基板２３ｂの両面に金属層２３ａおよび金属層２３ｃが接合されることにより放熱板２３が作成される。放熱板１３および放熱板２３が、半導体素子Ｄを含む前述の積層体に組み上げられた後は、モールド樹脂４１による積層体の封止が行われる。この封止工程の前に、金属被膜Ｍ１上および金属被膜Ｍ２上にプライマーなどの密着性強化材を塗布してもよい。
なお、金属被膜Ｍ１および金属被膜Ｍ２を、スパッタリングなどの堆積法により側面Ｅ１および側面Ｅ２上に形成するようにしてもよい。
［実施の形態の効果等］
本実施形態の半導体装置１では、絶縁基板１３ｂの側面Ｅ１に金属被膜Ｍ１が設けられている。また、絶縁基板２３ｂの側面Ｅ２に金属被膜Ｍ２が設けられている。金属被膜Ｍ１および金属被膜Ｍ２とモールド樹脂４１との密着性は良好である。したがって、絶縁基板１３ｂおよび絶縁基板２３ｂに対するモールド樹脂４１の密着性は、当該金属被膜が設けられない場合と比較して向上する。また、これら金属被膜上に密着性強化材を塗布することにより、金属被膜とモールド樹脂４１との密着性、したがって絶縁基板１３ｂおよび絶縁基板２３ｂに対するモールド樹脂４１の密着性は、さらに向上する。
側面Ｅ１および側面Ｅ２に金属被膜が形成されない場合には、半導体装置１に備えられたモールド樹脂４１のせん断耐性を示すシェア強度は、例えば８ＭＰａといった小さい値である。これに対して、側面Ｅ１および側面Ｅ２に金属被膜が形成され、さらに金属被膜にプライマーが塗布される場合には、当該シェア強度は、例えば２５ＭＰａといった大きな値となる。金属被膜が形成される場合の当該シェア強度は、側面Ｅ１および側面Ｅ２にプライマーが塗布されたのみの場合の１５ＭＰａ程度のシェア強度と比較しても、大きな値である。
このように、半導体装置１によれば、冷熱サイクル時に側面Ｅ１および側面Ｅ２の周辺に応力が集中しても、絶縁基板１３ｂおよび絶縁基板２３ｂに対するモールド樹脂４１の密着性が向上することにより、モールド樹脂４１が剥離することを抑制することができる。また、当該密着性が向上することにより、モールド樹脂４１に割れが発生することを抑制することができる。
本発明は、パワー半導体素子などの放熱構造を有する半導体素子を有する半導体装置などに適用可能である。
１ 半導体装置
１１ 金属ブロック
１２、２２ ヒートスプレッダ
１３、２３ 放熱板
１３ａ、１３ｃ、２３ａ、２３ｃ 金属層
１３ｂ、２３ｂ 絶縁基板
３１、３２、３３ 接合層
４１ モールド樹脂
５１ セラミックス膜
５１ａ 改質膜
６１ レーザ装置
Ｄ 半導体素子
Ｅ１、Ｅ２ 側面
Ｍ１、Ｍ２ 金属被膜

Claims (1)

  1. 半導体素子と、
    前記半導体素子からの熱を放熱する放熱板と、
    前記半導体素子および前記放熱板の周囲を封止する封止樹脂とを備え、
    前記放熱板は、
    セラミックスよりなる絶縁基板と、
    前記絶縁基板の両面に積層された金属層とを有し、
    前記絶縁基板の側面に金属被膜が設けられている、
    ことを特徴とする半導体装置。
JP2014253272A 2014-12-15 2014-12-15 半導体装置 Active JP6299578B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014253272A JP6299578B2 (ja) 2014-12-15 2014-12-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014253272A JP6299578B2 (ja) 2014-12-15 2014-12-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2016115806A true JP2016115806A (ja) 2016-06-23
JP6299578B2 JP6299578B2 (ja) 2018-03-28

Family

ID=56140223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014253272A Active JP6299578B2 (ja) 2014-12-15 2014-12-15 半導体装置

Country Status (1)

Country Link
JP (1) JP6299578B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190103402A1 (en) * 2017-10-02 2019-04-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7309127B2 (ja) 2019-10-11 2023-07-18 Toto株式会社 自動水栓装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093924A (ja) * 1999-09-24 2001-04-06 Kyocera Corp セラミック配線基板およびこれを用いた電子装置の製造方法
JP2007201036A (ja) * 2006-01-25 2007-08-09 Denso Corp 電子装置およびその製造方法
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093924A (ja) * 1999-09-24 2001-04-06 Kyocera Corp セラミック配線基板およびこれを用いた電子装置の製造方法
JP2007201036A (ja) * 2006-01-25 2007-08-09 Denso Corp 電子装置およびその製造方法
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190103402A1 (en) * 2017-10-02 2019-04-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
JP6299578B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
CN107863328B (zh) 使用冷却流体冷却并且包括屏蔽层的封装体
US9397017B2 (en) Substrate structures and methods of manufacture
US9984951B2 (en) Sintered multilayer heat sinks for microelectronic packages and methods for the production thereof
US8987875B2 (en) Balanced stress assembly for semiconductor devices
US9230889B2 (en) Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
JP2010514208A (ja) 回路ダイの熱的性能の高いパッケージング
JP2015088757A (ja) 低温工程を使用した高温半導体デバイスパッケージ及び構造のための方法及び装置
JP2018049938A (ja) 半導体装置
US20220369468A1 (en) Substrate structures and methods of manufacture
JP2015233035A (ja) 半導体装置
US10141199B2 (en) Selecting a substrate to be soldered to a carrier
JP2014150203A (ja) パワーモジュール、およびパワーモジュールの製造方法
JP6299578B2 (ja) 半導体装置
JP2016072354A (ja) パワーモジュール
JPWO2015132969A1 (ja) 絶縁基板及び半導体装置
TWI528596B (zh) 發光二極體封裝結構及其製造方法
JP2011054889A (ja) 樹脂封止型半導体装置およびその製造方法
TW201415683A (zh) 接合導熱基板與金屬層的方法
US20120181066A1 (en) Package carrier
JP2013016766A (ja) パワーモジュールパッケージ及びその製造方法
JP6380076B2 (ja) 半導体装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
US20230154811A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2016201505A (ja) 半導体装置
JP2016162888A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180212

R151 Written notification of patent or utility model registration

Ref document number: 6299578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250