JP2001093924A - セラミック配線基板およびこれを用いた電子装置の製造方法 - Google Patents

セラミック配線基板およびこれを用いた電子装置の製造方法

Info

Publication number
JP2001093924A
JP2001093924A JP27041399A JP27041399A JP2001093924A JP 2001093924 A JP2001093924 A JP 2001093924A JP 27041399 A JP27041399 A JP 27041399A JP 27041399 A JP27041399 A JP 27041399A JP 2001093924 A JP2001093924 A JP 2001093924A
Authority
JP
Japan
Prior art keywords
wiring board
metallized
electronic component
ceramic
ceramic wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27041399A
Other languages
English (en)
Inventor
Yuichi Furumoto
雄一 古本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP27041399A priority Critical patent/JP2001093924A/ja
Publication of JP2001093924A publication Critical patent/JP2001093924A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 電子部品の封止が不完全となったり、樹脂製
被覆材にマーキングを正確に施すことができない電子装
置となる。 【解決手段】 中央部に電子部品２の搭載部１ａおよび
その各電極が接続されるメタライズ配線導体３を有する
複数の配線基板領域11を、間に分割線12を挟んで縦横に
一体的に配列形成し、外周部に複数の配線基板領域11を
取り囲むようにして搭載部１ａ側主面に枠状のメタライ
ズ金属層14が被着された枠状の捨て代領域13を形成して
成るセラミック配線基板10を準備し、各搭載部１ａに電
子部品２を搭載してその各電極を配線導体３に接続した
後、金属層14にモールド金型30を密着させて配線基板10
との間の空所Ｓ内部に液状の樹脂製被覆材15を充填して
硬化させ、配線基板10および硬化した樹脂製被覆材15を
分割線12に沿って分割する。表面が平坦な樹脂製被覆材
５で被覆された電子装置を得ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各々が配線基板と
なる多数の配線基板領域を縦横に一体的に配列形成して
なるセラミック配線基板およびこれを用いて樹脂封止型
の電子装置を製造する方法に関するものである。
【０００２】
【従来の技術】樹脂封止型の電子装置として、図８に断
面図で示すように、例えば酸化アルミニウム質焼結体や
窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪
素質焼結体・窒化珪素質焼結体・ガラスセラミックス等
の電気絶縁材料から成り、上面に電子部品２を搭載する
ための搭載部１ａを有するとともに、上面から下面にか
けてタングステンやモリブデンあるいは銅・銀等の金属
粉末メタライズから成るメタライズ配線導体３を被着さ
せて成る配線基板１の搭載部１ａに半導体集積回路素子
や圧電素子等の電子部品２をその各電極がボンディング
ワイヤ４等を介してメタライズ配線導体３に電気的に接
続されるようにして搭載するとともに、この電子部品２
および配線基板１の上面を例えばエポキシ樹脂等の樹脂
から成る樹脂製被覆材５で被覆して成る電子装置が知ら
れている。
【０００３】かかる電子装置は、メタライズ配線導体３
で配線基板１の下面に導出した部位を図示しない外部電
気回路基板の接続用導体に半田を介して接合させること
により外部電気回路基板上に実装され、同時に電子部品
２の各電極がメタライズ配線導体３を介して外部電気回
路に電気的に接続されるようになっている。
【０００４】従来、このような電子装置は、図９に断面
図で示すように、中央部に電子部品２が搭載される搭載
部１ａおよび上面から下面にかけて導出するメタライズ
配線導体３を有する配線基板１となる複数の配線基板領
域21を、これらの間に分割線22を挟んで縦横に一体的に
配列形成して成るとともに、外周部に複数の配線基板領
域21を取り囲むようにして枠状の捨て代領域23を形成し
て成る略平板状のセラミック配線基板20を準備し、次に
このセラミック配線基板20の各配線基板領域21の搭載部
１ａのそれぞれに電子部品２を搭載するとともに、この
電子部品２の各電極を対応するメタライズ配線導体３に
ボンディングワイヤ４等を介して電気的に接続し、次に
セラミック配線基板20の上面に各配線基板領域21および
電子部品２を覆うようにして樹脂製被覆材５となる液状
の樹脂製被覆材24を樹脂滴下用のノズル40を介して滴下
塗布するとともに硬化させ、しかる後、セラミック配線
基板20および硬化した樹脂製被覆材24を分割線22に沿っ
て分割することによって複数個が同時集約的に製造され
ていた。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の製造方法によれば、略平板状のセラミック配線基板
20の上面に液状の樹脂製被覆材24をノズル40を介して滴
下し、これを硬化させることによって配線基板領域21の
上面および電子部品２を硬化した樹脂製被覆材24で被覆
するようになしていることから、セラミック配線基板20
上に液状の樹脂製被覆材24を滴下塗布する際に、液状の
樹脂製被覆材24がセラミック配線基板20の外部に流出し
てしまい易く、そのため、特にセラミック配線基板20の
外周部近傍では配線基板領域21の上面および電子部品２
を所望厚みの平坦な樹脂製被覆材24で被覆することが困
難であった。
【０００６】そして、配線基板領域21の上面および電子
部品２を所定の厚みの樹脂製被覆材24で被覆できない場
合には、電子部品２の気密封止が不完全なものとなりや
すく、また樹脂製被覆材24の表面が平坦でない場合に
は、例えば樹脂製被覆材24の表面にマーキングを施した
い場合に正確なマーキングが困難であるという問題点が
あった。さらには、得られた電子装置の形状・厚みに大
きなばらつきが発生するため、これを自動機を用いて外
部電気回路基板に実装する際に、正確かつ確実に実装す
ることが困難であるという問題点を有していた。
【０００７】そこで、図10に断面図で示すように、セラ
ミック配線基板20との間で搭載部１ａ側に空所を形成す
るモールド金型30をセラミック配線基板20の捨て代領域
23の上面に密着させるとともに、このモールド金型30と
セラミック配線基板20との間に形成された空所内に液状
の樹脂製被覆材24を注入するとともに硬化させ、しかる
後、セラミック配線基板20および樹脂製被覆材24を分割
線22に沿って分割することによって、図８に示すような
配線基板１の上面および電子部品２を樹脂製被覆材５で
被覆した電子装置を得るようにした製造方法が考えられ
る。
【０００８】しかしながら、この場合には、セラミック
配線基板20を形成するセラミックスが硬く脆弱な性質を
有しているため、セラミック配線基板20の捨て代領域23
にモールド金型30を密着させる際に、モールド金型30に
よる衝撃や応力等によって捨て代領域23を起点にしてセ
ラミック配線基板20にクラックが発生してしまいやすい
という問題点を誘発する。
【０００９】本発明は上記問題点を解決すべく案出され
たものであり、その目的は、セラミック配線基板にクラ
ックを発生させることなく、電子部品を所定厚みの樹脂
製被覆材で良好に封止することができるとともに、この
樹脂製被覆材の表面に正確なマーキングを施すことが可
能であり、かつ形状・厚みにばらつきがなく、自動機に
より外部電気回路基板に正確・確実に実装可能な電子装
置を製造することができるセラミック配線基板およびこ
れを用いた電子装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明のセラミック配線
基板は、中央部に電子部品が搭載される搭載部および前
記電子部品の各電極が電気的に接続されるメタライズ配
線導体を有する複数の配線基板領域を、これらの間に分
割線を挟んで縦横に一体的に配列形成して成るととも
に、外周部に前記複数の配線基板領域を取り囲むように
して枠状の捨て代領域を形成して成るセラミック配線基
板であって、前記捨て代領域の前記搭載部側主面に前記
複数の配線基板領域を取り囲む枠状のメタライズ金属層
が被着されて成ることを特徴とするものである。
【００１１】また、本発明の電子装置の製造方法は、上
述のセラミック配線基板を準備する工程と、このセラミ
ック配線基板の搭載部のそれぞれに電子部品を搭載する
とともに、この電子部品の各電極を対応する各メタライ
ズ配線導体に電気的に接続する工程と、セラミック配線
基板との間で搭載部側に空所を形成するモールド金型を
メタライズ金属層に密着させる工程と、前記空所の中に
液状の樹脂製被覆材を注入するとともに硬化させ、各配
線基板領域の搭載部側主面および電子部品を硬化した樹
脂製被覆材で被覆する工程と、セラミック配線基板およ
び硬化した樹脂製被覆材を分割線に沿って分割する工程
とを具備することを特徴とするものである。
【００１２】本発明のセラミック配線基板によれば、そ
の外周部に形成された枠状の捨て代領域の搭載部側主面
に複数の配線基板領域を取り囲む枠状のメタライズ金属
層が被着されていることから、セラミック配線基板の各
配線基板領域に電子部品を搭載した後、モールド金型を
その捨て代領域に密着させる際、モールド金型による衝
撃や応力が捨て代領域に印加されたとしても、その衝撃
や応力は、靭性を有するメタライズ金属層で良好に緩衝
され、従って、セラミック配線基板にクラックが発生す
ることを有効に防止することができる。
【００１３】また、本発明の電子装置の製造方法によれ
ば、上述のセラミック配線基板の各搭載部に電子部品を
搭載した後、セラミック配線基板との間で搭載部側に空
所を形成するモールド金型を捨て代領域のメタライズ金
属層に密着させ、前記空所の内部に液状の樹脂製被覆材
を充填するとともに硬化させることから、モールド金型
による衝撃や応力が捨て代領域に印加されたとしても、
その衝撃や応力はメタライズ金属層で良好に緩衝されて
セラミック配線基板にクラックや割れが発生することが
ないとともに、樹脂製充填材の厚みや形状はモールド金
型により正確に制御され、すべての配線基板領域および
電子部品を均一な厚みおよび平坦な表面を有する所望厚
みの樹脂製被覆材で被覆することができる。
【００１４】
【発明の実施の形態】次に、本発明のセラミック配線基
板およびこれを用いた電子装置の製造方法を添付の図面
に基づき詳細に説明する。
【００１５】図１は、本発明のセラミック配線基板の実
施の形態の一例を示す断面図であり、10はセラミック配
線基板、11は配線基板領域、12は分割線、13は捨て代領
域である。
【００１６】セラミック配線基板10は、例えば酸化アル
ミニウム質焼結体・窒化アルミニウム質焼結体・ムライ
ト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガ
ラスセラミックス等のセラミックス材料から成り、その
中央部には、複数の配線基板領域11がこれらの間に分割
線12を挟んで縦横に一配列形成されているとともに、そ
の外周部には複数の配線基板領域11を取り囲むようにし
て枠状の捨て代領域13が形成されている。
【００１７】セラミック配線基板10の中央部に配列形成
された配線基板領域11は、各々が図８に示した電子装置
の配線基板１となる領域であり、その上面に電子部品２
を搭載するための搭載部１ａを有しており、さらにその
上面から下面にかけては例えばタングステンやモリブデ
ン・銅・銀等の金属粉末メタライズから成るメタライズ
配線導体３が被着形成されている。そして、各配線基板
領域11の搭載部１ａには、半導体集積回路素子や圧電素
子等の電子部品が搭載され、メタライズ配線導体３に
は、各電子部品の電極がボンディングワイヤ等の電気的
接続手段を介して電気的に接続される。
【００１８】なお、メタライズ配線導体３の露出表面に
は、メタライズ配線導体３の酸化腐食を防止するととも
に、メタライズ配線導体３とボンディングワイヤ等との
接続を良好なものとするために、通常であれば、厚みが
１〜20μｍ程度のニッケルめっきおよび厚みが0.1 〜３
μｍ程度の金めっきが順次施されている。
【００１９】また、セラミック配線基板10の外周部に形
成された枠状の捨て代領域13は、セラミック配線基板10
の搬送や位置決めの際等に、その取り扱いを容易なもの
とするとともに、後述するように、セラミック配線基板
10の各配線基板領域11に電子部品２を搭載した後、セラ
ミック配線基板10の上面にモールド金型を密着させる際
にモールド金型との密着面を提供するためのものであ
り、その上面には枠状のメタライズ金属層14が被着され
ている。
【００２０】捨て代領域13の上面に複数の配線基板領域
を取り囲むように形成されたメタライズ金属層14は、タ
ングステンやモリブデン・銅・銀等の金属粉末メタライ
ズから成り、セラミック配線基板10の各配線基板領域11
に電子部品２を搭載した後、捨て代部13にモールド金型
を密着させる際に、モールド金型による衝撃や応力を緩
衝する作用をなす。
【００２１】メタライズ金属層14を構成する金属粉末メ
タライズは靭性に富むことから、モールド金型による衝
撃や応力が印加されたとしても、クラックが発生しにく
いとともに、たとえクラックが発生した場合でもそのク
ラックが配線基板領域11側に進行しにくい。
【００２２】なお、メタライズ金属層14は、その厚みが
５μｍ未満では、これにモールド金型による衝撃や応力
が印加された場合にその衝撃や応力を十分に緩衝するこ
とができずにセラミック配線基板10にクラックが発生す
る危険性が大きくなる傾向にある。他方、その厚みが10
0 μｍを超えると、メタライズ金属層14とセラミック配
線基板10を形成するセラミックス材料との熱膨張係数の
差に起因してセラミック配線基板10が大きく反ってしま
ったり、メタライズ金属層14がセラミック配線基板10か
ら剥離しやすいものとなったりする傾向がある。従っ
て、メタライズ金属層14の厚みは５〜100 μｍの範囲が
好ましい。
【００２３】さらに、メタライズ金属層14は、その幅が
0.5 ｍｍ未満であると、これにモールド金型による衝撃
や応力が印加された場合にその衝撃や応力を十分に緩衝
することができずにセラミック配線基板10にクラックが
発生する危険性が大きくなる傾向にある。他方、その幅
が５ｍｍを超えると、この幅の広いメタライズ金属層14
を設けるためにセラミック配線基板10が不要に大きくな
ってしまう傾向にある。従って、メタライズ金属層14の
幅は、0.5 〜５ｍｍの範囲が好ましい。
【００２４】またさらに、メタライズ金属層14は、その
上面の平坦度が500 μｍを超えると、その上面にモール
ド金型を密着させた際にモールド金型とメタライズ金属
層14との間に大きな隙間が形成されて、後述するよう
に、セラミック配線基板10とモールド金型との間で上面
側に形成される空所に液状の樹脂製被覆材を充填する際
に、その隙間から液状樹脂が流出してしまい、良好な封
止ができなくなってしまう危険性が大きなものとなる。
従って、メタライズ金属層14は、その上面の平坦度を50
0 μｍ以下としておくことが好ましい。
【００２５】さらにまた、メタライズ金属層14は、その
表面に１〜20μｍの厚みのニッケルめっきを施しておく
と、モールド金型による衝撃や応力をこのニッケルめっ
きによってさらに良好に緩衝することが可能となる。従
って、メタライズ金属層14の表面には、１〜20μｍの厚
みのニッケルめっきを施しておくことが好ましい。また
さらに、このニッケルめっきの上に0.1 〜３μｍ程度の
厚みの金めっきを施しておいてもよい。金めっきは延性
・展性に富み、メタライズ金属層14にモールド金型を密
着させる際に塑性変形して両者の密着を良好なものとす
るとともに、モールド金型による衝撃や応力を緩衝して
くれる。
【００２６】次に、上述のセラミック配線基板を用いた
本発明の電子装置の製造方法について説明する。
【００２７】まず、図１に示すセラミック配線基板10を
準備する。
【００２８】セラミック配線基板10は、これを形成する
セラミックス材料が例えば酸化アルミニウム質焼結体か
ら成り、メタライズ配線導体３およびメタライズ金属層
14がタングステンから成る場合であれば、酸化アルミニ
ウムおよび酸化珪素・酸化マグネシウム・酸化カルシウ
ム等の原料粉末に適当な有機バインダおよび溶剤・可塑
剤・分散剤等を添加混合して泥漿物を作るとともに、こ
の泥漿物を従来周知のドクターブレード法等によりシー
ト状となして複数枚のセラミックグリーンシートを得
て、しかる後、これらのセラミックグリーンシートに適
当な打ち抜き加工を施すとともにメタライズ配線導体３
およびメタライズ金属層14となるタングステンペースト
をスクリーン印刷法により所定パターンに印刷塗布し、
最後に、これらのセラミックグリーンシートを積層する
とともに、還元雰囲気中にて約1600℃の温度で焼成する
ことによって製作される。
【００２９】次に、図２に断面図で示すように、セラミ
ック配線基板10の各配線基板領域11の搭載部１ａのそれ
ぞれに電子部品２をガラス・樹脂・ろう材等の接着剤を
用いて取着させるとともに、電子部品２の各電極を金や
アルミニウム等の細線から成るボンディングワイヤ４等
を介してメタライズ配線導体３に電気的に接続させる。
【００３０】なお、電子部品２の各電極とこれに対応す
るメタライズ配線導体３との電気的接続は、必ずしもボ
ンディングワイヤ４を介して行なわれる必要はなく、例
えば半田や金等のバンプを介して行なわれてもよい。こ
の場合には、電子部品２はフリップチップとなる。
【００３１】次に、図３に断面図で示すように、セラミ
ック配線基板10との間で上面側に空所Ｓを形成するモー
ルド金型30を捨て代領域13の上面に被着させた枠状のメ
タライズ金属層14に密着させる。
【００３２】このとき、捨て代領域13の上面には枠状の
メタライズ金属層14が被着されていることから、メタラ
イズ金属層14にモールド金型30を密着させる際にモール
ド金型30によって衝撃や応力が印加されたとしても、そ
の衝撃や応力は上述したようにメタライズ金属層14によ
って良好に緩衝され、その結果、セラミック配線基板10
にクラックが発生することが有効に防止される。
【００３３】次に、図４に断面図で示すように、セラミ
ック配線基板10とモールド金型30との間に形成される空
所Ｓ内に液状の樹脂製被覆材15を充填するとともに硬化
させ、セラミック配線基板10の各配線基板領域11上面お
よび電子部品２を硬化した樹脂製被覆材15で被覆する。
【００３４】このとき、樹脂製被覆材15は、その厚みや
形状がモールド金型30の形状により正確に制御されるの
で、全ての配線基板領域11および電子部品２を均一な厚
みおよび平坦な表面を有する所望厚みの樹脂製被覆材15
で被覆することができる。
【００３５】なお、樹脂製被覆材15としては、好適には
熱硬化性のエポキシ樹脂が採用され得る。あるいはポリ
イミド樹脂やビスマレイミドトリアジン樹脂・シリコー
ン樹脂等の他の樹脂であってもよい。
【００３６】そして最後に、図５に断面図で示すよう
に、セラミック配線基板10および硬化した樹脂製被覆材
15をダイヤモンドカッタやレーザビームカッタ等の切断
手段を採用して分割線12に沿って分割することによっ
て、図８に示すような、配線基板１の上面および電子部
品２が樹脂製被覆材５で被覆された電子装置が複数個、
同時集約的に得られる。
【００３７】このとき、樹脂製被覆材15はモールド金型
30により正確に制御されて全ての配線領域および電子部
品２を均一な厚みおよび平坦な表面を有して被覆してい
ることから、この樹脂製被覆材15およびセラミック配線
基板10を分割線12に沿って分割して得られる電子装置
は、所望厚みでかつ表面が平坦な樹脂製被覆材５で被覆
され、その形状や大きさのばらつきが極めて小さいた
め、電子部品２を所望厚みの樹脂製被覆材５で良好に封
止することができるとともに、樹脂製被覆材５の表面に
正確なマーキングを施すことが可能であり、さらに自動
機を使用して外部電気回路基板に正確かつ確実に実装す
ることが可能である。
【００３８】なお、本発明は、上述の実施の形態の例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能である。例えば上述の実施
の形態の一例で示したセラミック配線基板10は、捨て代
領域13の上面にのみメタライズ金属層14を有していた
が、メタライズ金属層14は図６に要部拡大断面図で示す
ように、捨て代領域13の上面に加えて、捨て代領域13の
下面や内部あるいは側面に設けてもよい。この場合、モ
ールド金型30による衝撃や応力に起因するクラックをさ
らに有効に防止することができる。
【００３９】また、図７に断面図で示すように、捨て代
領域13をセラミック配線基板10の搭載部１ａ側に突出す
る肉厚部とし、この捨て代領域13の上面にメタライズ金
属層14を設けてもよい。この場合、捨て代領域13の機械
的強度が大きなものとなるので、モールド金型30による
衝撃や応力に等に起因するクラックの発生をより効果的
に防止することができる。なお、この場合においても、
メタライズ金属層14は、捨て代領域13の上面に加えて、
捨て代領域13の下面や内部あるいは側面に設けてもよい
ことはいうまでもない。
【００４０】
【発明の効果】本発明のセラミック配線基板によれば、
その外周部に形成された枠状の捨て代領域で搭載部側主
面に複数の配線基板領域を取り囲むように枠状のメタラ
イズ金属層が被着されていることから、各配線基板領域
に電子部品を搭載した後、セラミック配線基板との間で
搭載部側に空所を形成するモールド金型をその捨て代領
域に密着させる際にモールド金型による衝撃や応力が捨
て代領域に印加されたとしても、その衝撃や応力は靭性
を有するメタライズ金属層で良好に緩衝され、従って、
セラミック配線基板にクラックが発生することを有効に
防止することができる。
【００４１】また、本発明の電子装置の製造方法によれ
ば、上述のセラミック配線基板の各搭載部に電子部品を
搭載した後、セラミック配線基板との間で搭載部側に空
所を形成するモールド金型を捨て代領域に密着させ、前
記空所の内部に液状の樹脂製被覆材を充填するとともに
硬化させることから、モールド金型による衝撃や応力が
捨て代領域に印加されたとしても、その衝撃や応力はメ
タライズ金属層で良好に緩衝されてセラミック配線基板
にクラックが発生することがないとともに、樹脂製充填
材の厚みや形状がモールド金型により正確に制御され、
すべての配線基板領域および電子部品を均一な厚みおよ
び平坦な表面を有する樹脂製被覆材で被覆することがで
き、得られる電子装置は所望厚みでかつ表面が平坦な樹
脂製被覆材で被覆され、その形状や大きさのばらつきが
極めて小さいため、電子部品を樹脂製被覆材で良好に封
止することができるとともに、樹脂製被覆材の表面に正
確なマーキングを施すことが可能であり、さらに自動機
を使用して外部電気回路基板に正確かつ確実に実装する
ことができる。
【図面の簡単な説明】
【図１】本発明のセラミック配線基板の実施の形態の一
例を示す断面図である。
【図２】図１に示すセラミック配線基板を用いた本発明
の電子装置の製造方法を説明するための断面図である。
【図３】図１に示すセラミック配線基板を用いた本発明
の電子装置の製造方法を説明するための断面図である。
【図４】図１に示すセラミック配線基板を用いた本発明
の電子装置の製造方法を説明するための断面図である。
【図５】図１に示すセラミック配線基板を用いた本発明
の電子装置の製造方法を説明するための断面図である。
【図６】本発明のセラミック配線基板の実施の形態の他
の例を示す要部拡大断面図である。
【図７】本発明のセラミック配線基板の実施の形態の更
に他の例を示す断面図である。
【図８】従来および本発明の製造方法によって得られる
電子装置の断面図である。
【図９】従来の電子装置の製造方法を説明するための断
面図である。
【図１０】従来の電子装置の製造方法の別の例を説明す
るための断面図である。
【符号の説明】
１・・・・・配線基板 １ａ・・・・・搭載部 ２・・・・・電子部品 ３・・・・・メタライズ配線導体 ５，15・・・・・樹脂製被覆材 10・・・・・セラミック配線基板 11・・・・・配線基板領域 12・・・・・分割線 13・・・・・捨て代領域 14・・・・・メタライズ金属層 Ｓ・・・・・空所

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】中央部に電子部品が搭載される搭載部およ
    び前記電子部品の各電極が電気的に接続されるメタライ
    ズ配線導体を有する複数の配線基板領域を、これらの間
    に分割線を挟んで縦横に一体的に配列形成して成るとと
    もに、外周部に前記複数の配線基板領域を取り囲むよう
    にして枠状の捨て代領域を形成して成るセラミック配線
    基板であって、前記捨て代領域の前記搭載部側主面に前
    記複数の配線基板領域を取り囲む枠状のメタライズ金属
    層が被着されて成ることを特徴とするセラミック配線基
    板。
  2. 【請求項２】請求項１記載のセラミック配線基板を準備
    する工程と、 前記搭載部のそれぞれに電子部品を搭載するとともに、
    該電子部品の各電極を前記メタライズ配線導体に電気的
    に接続する工程と、 前記セラミック配線基板との間で前記搭載部側に空所を
    形成するモールド金型を前記メタライズ金属層に密着さ
    せる工程と、 前記空所の中に液状の樹脂製被覆材を注入するとともに
    硬化させ、前記各配線基板領域の搭載部側主面および電
    子部品を硬化した樹脂製被覆材で被覆する工程と、 前記セラミック配線基板および前記樹脂製被覆材を前記
    分割線に沿って分割する工程とを具備することを特徴と
    する電子装置の製造方法。
JP27041399A 1999-09-24 1999-09-24 セラミック配線基板およびこれを用いた電子装置の製造方法 Pending JP2001093924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27041399A JP2001093924A (ja) 1999-09-24 1999-09-24 セラミック配線基板およびこれを用いた電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27041399A JP2001093924A (ja) 1999-09-24 1999-09-24 セラミック配線基板およびこれを用いた電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001093924A true JP2001093924A (ja) 2001-04-06

Family

ID=17485928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27041399A Pending JP2001093924A (ja) 1999-09-24 1999-09-24 セラミック配線基板およびこれを用いた電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001093924A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115806A (ja) * 2014-12-15 2016-06-23 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115806A (ja) * 2014-12-15 2016-06-23 トヨタ自動車株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4272550B2 (ja) 多数個取り配線基板
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP2001093924A (ja) セラミック配線基板およびこれを用いた電子装置の製造方法
JP4476064B2 (ja) 多数個取り電子部品収納用パッケージおよび電子装置
JP4812516B2 (ja) 複数個取り配線基板
JP2000340715A (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP4511013B2 (ja) 多数個取りセラミック配線基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JP3359521B2 (ja) 半導体装置の製造方法
JP4150285B2 (ja) 電子部品搭載用パッケージ用母基板
JP4772730B2 (ja) 複数個取り配線基板および配線基板、ならびに電子装置
JP3801935B2 (ja) 電子部品搭載用基板
JP4089958B2 (ja) 多数個取り配線基板
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2000252308A (ja) 半導体装置の製造方法
JP3798992B2 (ja) 多数個取りセラミック配線基板
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール
JP2003068900A (ja) 電子部品収納用パッケージ
JP4416269B2 (ja) 電子装置
JP4651686B2 (ja) 電子部品搭載用パッケージの製造方法および電子装置の製造方法
JP3281778B2 (ja) 半導体装置
JPH11111766A (ja) 配線基板およびその製造方法
JP4767120B2 (ja) 複数個取り配線基板、配線基板、電子装置
JP2004095735A (ja) 半導体装置
JP3911477B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090811