JP6374293B2 - 配線基板、電子装置および電子モジュール - Google Patents
配線基板、電子装置および電子モジュール Download PDFInfo
- Publication number
- JP6374293B2 JP6374293B2 JP2014220402A JP2014220402A JP6374293B2 JP 6374293 B2 JP6374293 B2 JP 6374293B2 JP 2014220402 A JP2014220402 A JP 2014220402A JP 2014220402 A JP2014220402 A JP 2014220402A JP 6374293 B2 JP6374293 B2 JP 6374293B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- thin film
- film layer
- electrode
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
極用の薄膜層が前記配線導体の前記貫通導体に接続されており、平面透視において、前記配線導体の前記貫通導体と前記電極用の薄膜層とが接続された接続部は、前記電極の厚みが厚くなっている部分および前記金属層の厚みが厚くなっている部分と重なって接続されている。
本発明の第1の実施形態における電子装置は、図1および図2、図4に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、図4に示された例のように、例えば電子モジュールを構成するモジュール用基板5上に接合材6を用いて接続される。
薄膜層12が設けられた上面を有しており、平面視すなわち上面に垂直な方向から見ると矩形の板状の形状を有している。絶縁基板11は、電子部品2を支持するための支持体として機能し、上面中央部の搭載部11a上に電子部品2が低融点ろう材または導電性樹脂等の接合部材を介して接着され固定される。
着金属層を強固に密着させることが困難となる傾向がある。0.5μmを超える場合は密着
金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05〜1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
属層13が良好に形成されるようにしても構わない。このようなメタル層は、薄膜層12と同様な方法により形成される。
μm程度のニッケルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜10
μm程度のニッケルめっき層と0.1〜1μm程度の銀めっき層とが、順次被着される。こ
れによって、薄膜層12、金属層13、配線導体14が腐食することを効果的に抑制できるとともに、絶縁基板11上面の薄膜層12および金属層13と電子部品2との固着や絶縁基板11上面の薄膜層12および金属層13とボンディングワイヤ等の接続部材3との接合や、電極15とモジュール用基板5に形成された接続用の接続パッド51との接合を強固にできる。
15用の薄膜層12と金属層13とを形成した後、研磨加工等を用いて金属層13の下面全体を平坦化し、所定の厚みにしておくことにより形成することができる。
ーダイオード等の小型の電子部品を搭載しても良い。なお、これらの小型の電子部品の搭載領域は、本願における搭載部11aから除外して考えても構わない。また、電子部品2は必要に応じて、樹脂やガラス等からなる封止材4、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
次に、本発明の第2の実施形態による電子装置について、図6および図7を参照しつつ説明する。
極15を介して絶縁基板11からモジュール用基板5へとより効果的に分散して放熱しやすくすることができる。
次に、本発明の第3の実施形態による電子装置について、図8〜図10を参照しつつ説明する。
い。このような切り欠き部11cは、絶縁基板11用のセラミックグリーンシートのいくつかに、レーザー加工や金型による打ち抜き加工等によって、切り欠き部11cとなる貫通孔を形成しておくことにより形成される。
11・・・・絶縁基板
11a・・・搭載部
11b・・・絶縁層
11c・・・切り欠き部
12・・・・薄膜層
13・・・・金属層
14・・・・配線導体
15・・・・電極
16・・・・金属めっき層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
5・・・・モジュール用基板
51・・・・接続パッド
6・・・・接合材
Claims (4)
- 上面の中央部に電子部品を搭載する、薄膜層および該薄膜層上に設けられた金属層を有する絶縁基板と、
該絶縁基板の内部から上面および下面に導出された、貫通導体を含む配線導体と、
前記絶縁基板の下面に設けられ、前記配線導体に接続された電極とを含んでおり、
前記金属層は、前記絶縁基板の外周部側の厚みより中央部側の厚みが厚くなっており、
前記電極は、該電極用の薄膜層および金属層を含み、前記絶縁基板の中央部側の厚みより外周部側の厚みが厚くなっており、
前記電極用の薄膜層が前記配線導体の前記貫通導体に接続されており、
平面透視において、前記配線導体の前記貫通導体と前記電極用の薄膜層とが接続された接続部は、前記電極の厚みが厚くなっている部分および前記金属層の厚みが厚くなっている部分と重なって接続されていることを特徴とする配線基板。 - 前記電極は、平面透視における前記薄膜層と重なる領域の外側で最も厚みが厚くなっていることを特徴とする請求項1に記載の配線基板。
- 請求項1または請求項2に記載の配線基板と、
該配線基板に搭載された前記電子部品とを有することを特徴とする電子装置。 - 請求項3に記載された電子装置がモジュール用基板の接続パッドに接合材を介して接続されていることを特徴とする電子モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220402A JP6374293B2 (ja) | 2014-10-29 | 2014-10-29 | 配線基板、電子装置および電子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220402A JP6374293B2 (ja) | 2014-10-29 | 2014-10-29 | 配線基板、電子装置および電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092018A JP2016092018A (ja) | 2016-05-23 |
JP6374293B2 true JP6374293B2 (ja) | 2018-08-15 |
Family
ID=56017137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014220402A Active JP6374293B2 (ja) | 2014-10-29 | 2014-10-29 | 配線基板、電子装置および電子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6374293B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6848493B2 (ja) * | 2017-02-06 | 2021-03-24 | 株式会社豊田中央研究所 | 半導体モジュールとその製造方法 |
US11406005B2 (en) * | 2018-05-29 | 2022-08-02 | Kyocera Corporation | Substrate for mounting electronic element, electronic device, and electronic module |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004911A (ja) * | 2011-06-21 | 2013-01-07 | Nec Corp | 多層配線構造及びその製造方法、並びに多層配線構造を用いた半導体装置 |
JP2014127678A (ja) * | 2012-12-27 | 2014-07-07 | Kyocera Corp | 配線基板および電子装置 |
-
2014
- 2014-10-29 JP JP2014220402A patent/JP6374293B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016092018A (ja) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6298163B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6267803B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
CN106463476B (zh) | 布线基板、电子装置以及电子模块 | |
JP2015185820A (ja) | 配線基板および電子装置 | |
JP2014127678A (ja) | 配線基板および電子装置 | |
JP6133901B2 (ja) | 配線基板、電子装置および発光装置 | |
JP6030370B2 (ja) | 配線基板および電子装置 | |
JP6423141B2 (ja) | 発光素子搭載用部品および発光装置 | |
JP6374293B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2023071984A (ja) | 配線基板、電子装置および電子モジュール | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6306474B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6271882B2 (ja) | 配線基板および電子装置 | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6267068B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP5631268B2 (ja) | 配線基板 | |
JP2013045900A (ja) | 配線基板 | |
JP6818457B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6030419B2 (ja) | 配線基板および電子装置 | |
JP2014029909A (ja) | 電子装置 | |
JP2017112270A (ja) | 電子部品搭載用基板、電子装置および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180512 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6374293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |