JP6374293B2 - 配線基板、電子装置および電子モジュール - Google Patents

配線基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP6374293B2
JP6374293B2 JP2014220402A JP2014220402A JP6374293B2 JP 6374293 B2 JP6374293 B2 JP 6374293B2 JP 2014220402 A JP2014220402 A JP 2014220402A JP 2014220402 A JP2014220402 A JP 2014220402A JP 6374293 B2 JP6374293 B2 JP 6374293B2
Authority
JP
Japan
Prior art keywords
insulating substrate
thin film
film layer
electrode
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014220402A
Other languages
English (en)
Other versions
JP2016092018A (ja
Inventor
三千男 今吉
三千男 今吉
祐貴 馬場
祐貴 馬場
陽介 森山
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014220402A priority Critical patent/JP6374293B2/ja
Publication of JP2016092018A publication Critical patent/JP2016092018A/ja
Application granted granted Critical
Publication of JP6374293B2 publication Critical patent/JP6374293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、配線基板、電子装置および電子モジュールに関するものである。
従来、配線基板は、絶縁基板の内部または表面に配線導体と、絶縁基板の上面にて配線導体に接続され、電子部品を搭載する薄膜層とが設けられたものがある。電子部品および配線基板を含む電子装置を半田等の接合材によって例えばモジュール用基板に接合する場合、この電極が半田等の接合材を介しモジュール用基板に接合される。
特開2001−244626号公報
近年、電子装置の高機能化による電子部品の高発熱に伴い、電子部品を搭載する薄膜層に大きな熱が伝わるようになっている。電子装置をモジュール用基板に搭載し、作動させた際、絶縁基板上面の薄膜層に熱が大きく加わることで、薄膜層の端部に応力が発生し、薄膜層の端部を起点として絶縁基板と薄膜層とが剥離してしまうことが懸念される。
本発明の一つの態様によれば、配線基板は、上面の中央部に電子部品を搭載する、薄膜層および該薄膜層上に設けられた金属層を有する絶縁基板と、該絶縁基板の内部から上面および下面に導出された、貫通導体を含む配線導体と、前記絶縁基板の下面に設けられ、前記配線導体に接続された電極とを含んでおり、前記金属層は、前記絶縁基板の外周部側の厚みより中央部側の厚みが厚くなっており、前記電極は、該電極用の薄膜層および金属層を含み、前記絶縁基板の中央部側の厚みより外周部側の厚みが厚くなっており、前記電
極用の薄膜層が前記配線導体の前記貫通導体に接続されており、平面透視において、前記配線導体の前記貫通導体と前記電極用の薄膜層とが接続された接続部は、前記電極の厚みが厚くなっている部分および前記金属層の厚みが厚くなっている部分と重なって接続されている。
本発明の他の態様によれば、電子装置は、上記構成の配線基板と、該配線基板に搭載された電子部品とを有している。
本発明の他の態様によれば、電子モジュールは、上記構成の電子装置がモジュール用基板の接続パッドに接合材を介して接続されている。
本発明の一つの態様による配線基板は、上面の中央部に電子部品を搭載する、薄膜層および該薄膜層上に設けられた金属層を有する絶縁基板と、絶縁基板の内部から上面および下面に導出された、貫通導体を含む配線導体と、絶縁基板の下面に設けられ、前記配線導体に接続された電極とを含んでおり、金属層は、絶縁基板の外周部側の厚みより中央部側の厚みが厚くなっており、電極は、電極用の薄膜層および金属層を含み、絶縁基板の中央部側の厚みより外周部側の厚みが厚くなっており、電極用の薄膜層が配線導体の貫通導体に接続されており、平面透視において、配線導体の貫通導体と電極用の薄膜層とが接続された接続部は、電極の厚みが厚くなっている部分および金属層の厚みが厚くなっている部分と重なって接続されている。この構成により、電子装置をモジュール用基板に搭載し、作動させた際、電子部品の熱を金属層の中央側から絶縁基板に放熱しやすくするとともに、絶縁基板に伝わった熱を絶縁基板からモジュール用基板へと分散して放熱しやすくすることで、電子部品からモジュール用基板への放熱性を高めることができ、電子部品の熱が薄膜層の端部に伝熱を抑制することを抑制することが可能となり、絶縁基板上面の薄膜層の端部に応力が発生することを抑制し、薄膜層の端部を起点として絶縁基板と薄膜層とが剥離する可能性を低減することができる。
本発明の他の態様による電子装置は、上記構成の配線基板と、配線基板に搭載された電子部品とを有していることによって、電気的信頼性に関して向上されている。
本発明の他の態様による電子モジュールは、上記構成の電子装置がモジュール用基板の接続パッドに接合材を介して接続されていることから、長期間にわたって配線基板とモジュール用基板との電気接続信頼性に優れたものとすることができる。
(a)は、本発明の第1の実施形態における電子装置を示す上面図であり、(b)は(a)の下面図である。 (a)は、図1(a)に示された電子装置のA−A線における断面図であり、(b)は、(a)のA部における要部拡大断面図である。 (a)〜(c)は、本発明の第1の実施形態における第1の製造方法の各工程を示す断面図である。 図1における電子装置をモジュール用基板に実装した電子モジュールを示す断面図である。 (a)は、本発明の第1の実施形態の電子装置の他の例を示す下面図であり、(b)は、図1(a)に示された電子装置のA−A線における他の例を示す断面図である。 (a)は、本発明の第2の実施形態における電子装置を示す上面図であり、(b)は(a)の下面図である。 図6(a)に示された電子装置のA−A線における断面図である。 (a)は、本発明の第3の実施形態における電子装置を示す上面図であり、(b)は(a)の下面図である。 (a)は、図8(a)に示された電子装置のA−A線における断面図であり、(b)は、(a)のA部における要部拡大断面図である。 図8における電子装置をモジュール用基板に実装した電子モジュールを示す断面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
(第1の実施形態)
本発明の第1の実施形態における電子装置は、図1および図2、図4に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、図4に示された例のように、例えば電子モジュールを構成するモジュール用基板5上に接合材6を用いて接続される。
配線基板1は、上面の中央部に電子部品2を搭載する、薄膜層12および薄膜層12上に設けられた金属層13を有する絶縁基板11と、絶縁基板11の内部から上面および下面に導出された配線導体14と、絶縁基板11の下面に設けられ、配線導体14に接続された電極15とを含んでいる。金属層13は、絶縁基板11の外周部側の厚みより中央部側の厚みが厚くなっている。電極15は、絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなっている。図1および図2、図4において、電子装置は仮想のxyz空間におけるxy平面に実装されている。図1および図2、図4において、上方向とは、仮想のz軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に配線基板1等が使用される際の上下を限定するものではない。
絶縁基板11は、単層または複数の絶縁層11bからなり、電子部品2の搭載部11aを含む
薄膜層12が設けられた上面を有しており、平面視すなわち上面に垂直な方向から見ると矩形の板状の形状を有している。絶縁基板11は、電子部品2を支持するための支持体として機能し、上面中央部の搭載部11a上に電子部品2が低融点ろう材または導電性樹脂等の接合部材を介して接着され固定される。
絶縁基板11は、例えば、酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体等のセラミックスを用いることができる。
絶縁基板11が、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウム等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿状とし、これをドクターブレード法やカレンダーロール法等によってシート状に成形してセラミックグリーンシートを得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温(約1600℃)で焼成することによって製作される。
絶縁基板11の上面に設けられた薄膜層12および金属層13は、電子部品2を搭載、または、接続部材3を介して電子部品2の電極と接続するものである。絶縁基板11の下面に設けられた電極15は、モジュール用基板5と接合するものである。また、薄膜層12、金属層13、配線導体14、電極15は、配線基板1に搭載された電子部品2とモジュール用基板5とを電気的に接続するものである。配線導体14は、絶縁基板11の表面または内部に設けられた配線導体と、絶縁基板11を構成する絶縁層11bを貫通して上下に位置する配線導体同士を電気的に接続する貫通導体とを含んでいる。
薄膜層12は、例えば、密着金属層とバリア層とを有している。薄膜層12を構成する密着金属層は、絶縁基板11の主面(上面)に形成される。密着金属層は、例えば、窒化タンタルやニッケル−クロム、ニッケル−クロムーシリコン、タングステン−シリコン、モリブデン−シリコン、タングステン、モリブデン、チタン、クロム等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することにより、絶縁基板11に被着される。例えば真空蒸着法を用いて形成する場合には、絶縁基板11を真空蒸着装置の成膜室内に設置して、成膜室内の蒸着源に密着金属層となる金属片を配置し、その後、成膜室内を真空状態(10−2Pa以下の圧力)にするとともに、蒸着源に配置された金属片を加熱して蒸着させ、この蒸着した金属片の分子を絶縁基板11に被着させることにより、密着金属層となる薄膜金属層を形成する。そして、薄膜金属層が形成された絶縁基板11にフォトリソグラフィ法を用いてレジストパターンを形成した後、エッチングによって余分な薄膜金属層を除去することにより、密着金属層が形成される。密着金属層の上面にはバリア層が被着され、バリア層は密着金属層とめっき層と接合性、濡れ性が良く、密着金属層とめっき層とを強固に接合させるとともに密着金属層とめっき層との相互拡散を防止する作用をなす。バリア層は、例えば、ニッケルークロムや白金、パラジウム、ニッケル、コバルト等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術により密着金属層の表面に被着される。なお、図1に示された例のように、薄膜層12は、複数の貫通導体に電気的に接続していても構わない。
密着金属層の厚さは0.01〜0.5μm程度が良い。0.01μm未満では、絶縁基板11上に密
着金属層を強固に密着させることが困難となる傾向がある。0.5μmを超える場合は密着
金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05〜1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力によりバリア層の剥離が生じ易くなる。
また、バリア層上に、銅(Cu)や金(Au)等のメタル層を配置し、薄膜層12上に金
属層13が良好に形成されるようにしても構わない。このようなメタル層は、薄膜層12と同様な方法により形成される。
金属層13は、絶縁基板11の上面に設けられた薄膜層12上に、銅、銀等のめっき層を被着することにより形成される。金属層13は、平面透視において、絶縁基板11の外周部側の厚みより中央部側の厚みが厚くなっている。金属層13は、薄膜層12の材質よりも熱伝導率が高い材質が用いられると、金属層13による熱伝導が大きくなり好ましい。この場合、熱伝導率の高い金属層13は、平面透視における絶縁基板11の外周部側の厚みより中央部側の厚みが厚くなっていることで、電子部品2の熱を金属層13の中央側から絶縁基板11に放熱しやすくし、薄膜層12の端部への伝熱を抑制することができる。
配線導体14は、タングステン(W),モリブデン(Mo),マンガン(Mn)等の金属材料を用いることができる。例えば、絶縁基板11が酸化アルミニウム質焼結体からなる場合であれば、W,MoまたはMn等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得た導体ペーストを、絶縁基板11となるセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基板11となるセラミックグリーンシートと同時に焼成することによって、絶縁基板11の所定位置に被着形成される。配線導体14が貫通導体である場合は、金型やパンチングによる打ち抜き加工やレーザー加工によってグリーンシートに貫通孔を形成して、この貫通孔に印刷法によって配線導体14用の導体ペーストを充填しておくことによって形成される。
電極15は、上述の薄膜層12、金属層13、配線導体14と同様の材料、同様の方法を用いることによって形成することができる。電極15は、図1〜図4に示す例においては、薄膜層12および金属層13により形成している。電極15は、平面透視において、絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなっている。この場合、平面透視において、絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなっていることで、絶縁基板11に伝わった熱を絶縁基板11からモジュール用基板5へと分散して放熱しやすくすることで、薄膜層12の端部への伝熱を抑制することができる。
また、電極15用の金属層13は、絶縁基板11の下面に設けられた電極15用の薄膜層12または電極15用の配線導体14の材質よりも熱伝導率が高い材質が用いられると、金属層13による熱伝導が大きくなり好ましい。この場合、絶縁基板11に伝わった熱を絶縁基板11からモジュール用基板5へとより効果的に分散して放熱しやすくすることができる。
第1の実施形態において、金属層13は、絶縁基板11の外周部側の厚みT1より中央部側の厚みT2が厚く形成される(T2>T1)。また、電極15は、絶縁基板11の中央部側の厚みT4より外周部側の厚みT3が厚く形成される(T4>T3)。なお、図2に示された例のように、電極15が、薄膜層12および金属層13からなる場合には、電極15用の金属層13が、絶縁基板11の中央部側の厚みより外周部側の厚みが厚く形成される。
第1の実施形態において、絶縁基板11は、図1および図2、図4に示された例において、絶縁基板11の上面側全体が湾曲状に凹としており、絶縁基板11の下面側全体が湾曲状に凸としている。
ここで、凹の深さH1は、絶縁基板11上面の薄膜層12および金属層13の厚みH3以下(H3≧H1)としておくことにより、絶縁基板11の上面に絶縁基板11の外周部側の厚みより中央部側の厚みが厚くなっている金属層13を良好に設けることができる。ここで、凹の深さH1とは、絶縁基板11の外周部にて仮想平面を形成した際に、仮想平面と絶縁基板11の表面との間の最も深くなる深さである。金属層13の厚みは、最も厚い部分において、10〜80μm程度に形成される。
また、凸の高さH2は、電極15用の薄膜層12および金属層13の厚みH4以下(H4≧H2)としておくことにより、絶縁基板11の下面に絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなっている電極15を良好に設けることができる。ここで、凸の高さH2とは、絶縁基板11の外周部にて仮想平面を形成した際に、下層平面と絶縁基板11の表面との間の最も高くなる高さである。電極15用の金属層13の厚みは、最も厚い部分において、10〜80μm程度に形成される。
薄膜層12、金属層13、配線導体14の露出する表面には、電解めっき法または無電解めっき法によって金属めっき層16が被着される。金属めっき層16は、ニッケル,金または銀等の耐食性や接続部材との接続性に優れる金属からなるものであり、例えば、厚さ0.5〜5
μm程度のニッケルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜10
μm程度のニッケルめっき層と0.1〜1μm程度の銀めっき層とが、順次被着される。こ
れによって、薄膜層12、金属層13、配線導体14が腐食することを効果的に抑制できるとともに、絶縁基板11上面の薄膜層12および金属層13と電子部品2との固着や絶縁基板11上面の薄膜層12および金属層13とボンディングワイヤ等の接続部材3との接合や、電極15とモジュール用基板5に形成された接続用の接続パッド51との接合を強固にできる。
また、金属めっき層16は、Niめっき層/Auめっき層、Niめっき層/Auめっき層/Agめっき層に限られるものではなく、Niめっき層/Pdめっき層/Auめっき層等を含むその他のめっき層であっても構わない。
配線基板1は、上面の中央部に電子部品2を搭載する、薄膜層12および薄膜層12上に設けられた金属層13を有する絶縁基板11と、絶縁基板11の内部から上面および下面に導出された、貫通導体を含む配線導体14と、絶縁基板11の下面に設けられ、配線導体14に接続された電極15とを含んでおり、金属層13は、絶縁基板11の外周部側の厚みより中央部側の厚みが厚くなっており、電極15は、電極15用の薄膜層12および金属層13を含み、絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなっており、電極15用の薄膜層12が配線導体14の貫通導体に接続されており、平面透視において、配線導体14の貫通導体と電極15用の薄膜層12とが接続された接続部は、電極15の厚みが厚くなっている部分および金属層13の厚みが厚くなっている部分と重なって接続されている。この構成により、電子装置をモジュール用基板5に搭載し、作動させた際、電子部品2の熱を金属層13の中央側から絶縁基板11に放熱しやすくするとともに、絶縁基板11に伝わった熱を絶縁基板11からモジュール用基板5へと分散して放熱しやすくすることで、電子部品2からモジュール用基板5への放熱性を高めることができ、電子部品2の熱が薄膜層12の端部に伝熱を抑制することを抑制することが可能となり、絶縁基板11上面の薄膜層12の端部に応力が発生することを抑制し、薄膜層12の端部を起点として絶縁基板11と薄膜層12とが剥離する可能性を低減することができる。
電極15は、図2に示された例のように、平面透視における薄膜層12と重なる領域の外側で最も厚みが厚くなっていると、電子部品2から絶縁基板11に伝わった熱を絶縁基板11からモジュール用基板5へと分散して放熱しやすくすることで、電子部品2が搭載される薄膜層12の端部への伝熱を効果的に抑制することで、絶縁基板11上面の薄膜層12の端部に応力が発生することを抑制し、薄膜層12の端部を起点として絶縁基板11と薄膜層12とが剥離する可能性を低減することができる。
また、電極15は、図2および後述する図5、図6、図9に示された例のように、複数の電極15の下面を同一平面にしておくと、電子装置をモジュール用基板5に搭載する場合に、電子装置がモジュール用基板5に対し傾斜するのを抑制することができ、好ましい。特に、電子部品2として発光素子が用いられる場合には、発光装置からの光を所定の上面方向に良好に放射することができるとともに、発光装置からモジュール用基板5側への放熱を良好なものとすることができる。なお、電子装置が接合材6を介してモジュール用基板5に搭載される場合だけでなく、電子装置が直接モジュール用基板5に搭載され、クランプ等の金属部材により固定される場合も同様である。このような電極15は、例えば、電極
15用の薄膜層12と金属層13とを形成した後、研磨加工等を用いて金属層13の下面全体を平坦化し、所定の厚みにしておくことにより形成することができる。
本発明の第1の実施形態における配線基板1は、例えば、以下の製造方法により製作することができる。
最初に、図3(a)に示された例のように、内部と表面に配線導体14が形成された複数の絶縁層11bからなる絶縁基板11を準備する。そして、図3(b)に示された例のように、絶縁基板11の上面および下面側に、薄膜層12を形成する。そして、図3(c)に示された例のように、薄膜層12上に、金属層13を形成した後、薄膜層12および金属層13の露出する表面に金属めっき層16を被着する。なお、電子部品2が搭載される金属層13は、絶縁基板11の外周部側の厚みより中央部側の厚みが厚くなるように形成しておく。また、電極15用の金属層13は、絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなるように形成しておく。
これにより、本発明における配線基板1、すなわち、金属層13は、絶縁基板11の外周部側の厚みより中央部側の厚みが厚くなっており、電極15は、絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなっている配線基板1を製作することができる。なお、絶縁基板11は、複数の絶縁基板11がつながっている形状、例えば、多数個取り用配線基板の形状として形成し、各配線基板1の領域に沿って分割することにより、複数の配線基板1を製作しても構わない。
また、図3の第1の製造方法に示されるように、絶縁基板11の上面側全体が湾曲状に凹としており、絶縁基板11の下面側全体が湾曲状に凸としている場合、絶縁基板11上面の薄膜層12および金属層13の厚みを凹の深さ以上に形成し、電極15用の薄膜層12および金属層13の厚みを凸の高さ以上に形成した後、絶縁基板11上面の金属層13および電極15用の金属層13の研磨加工を用いて、平坦にすることにより、金属層13は、絶縁基板11の外周部側の厚みより中央部側の厚みが厚くなっており、電極15は、絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなっている配線基板1を効率よく、かつ精度良く形成することができる。
また、第1の製造方法において、電極15は、薄膜層12と金属層13とから形成している例について記載しているが、絶縁基板11の下面側に形成した配線導体14と、配線導体14の表面に形成した金属層13とから形成しても構わない。この場合、例えば、電極15用の金属層13を、絶縁基板11の中央部側の厚みより外周部側の厚みが厚くなるように形成することにより、絶縁基板11の中央部側の厚みより外周部側の厚みが厚い電極15を有する配線基板1とすることができる。
配線基板1の上面の搭載部11aには、電子部品2が搭載されることによって電子装置を作製できる。配線基板1に搭載される電子部品2は、ICチップやLSIチップ等の半導体素子,発光素子,水晶振動子や圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品2がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、電子部品2を搭載する、薄膜層12および金属層13上の金属めっき層16に固定された後、ボンディングワイヤ等の接続部材3を介して半導体素子の電極と薄膜層12および金属層13とが電気的に接続されることによって配線基板1に搭載される。また、例えば、電子部品2がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材3を介して、半導体素子の電極と薄膜層12および金属層13とが電気的および機械的に接続されることによって配線基板1に搭載される。また、配線基板1には、複数の電子部品2を搭載しても良いし、必要に応じて、抵抗素子や容量素子、ツェナ
ーダイオード等の小型の電子部品を搭載しても良い。なお、これらの小型の電子部品の搭載領域は、本願における搭載部11aから除外して考えても構わない。また、電子部品2は必要に応じて、樹脂やガラス等からなる封止材4、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
本実施形態の電子装置が、図4に示された例のように、モジュール用基板5の接続パッド51に半田等の接合材6を介して接続されて、電子モジュールとなる。接合材6は、絶縁基板11の下面にて電極15に接合されている。なお、図4で示された例のように、電子装置が、平面透視において金属層13の厚みが厚くなっている外周部側で、接合材6を介してモジュール用基板5の接続パッド51に接続されていると、伝わる電子部品2の熱を外周部側の金属層13に伝えさせやすくし、より拡散されるものとなり好ましい。
また、平面視において、絶縁基板11の下面に設けられた複数の電極15のうちの1つ乃至いくつかが、他の電極15との大きさを異ならせても構わない。例えば、図5に示された例のように、電子部品2が搭載される薄膜層12に電気的に接続された電極15が、他の電極15よりも大きくなるよう形成している。
本実施形態における配線基板1は、小型で高出力の電子装置において好適に使用することができ、配線基板1における電気的接続を良好に図ることができる。例えば、電子部品2として、高発光の発光素子を搭載する発光素子搭載用の小型の配線基板1として好適に用いることができる。
本実施形態の電子装置によれば、上記構成の配線基板1を有していることによって、電気的信頼性に関して向上されている。
本発明の他の態様による電子モジュールによれば、上記構成の電子装置がモジュール用基板5の接続パッド51に接合材6を介して接続されていることから、長期間にわたって配線基板1とモジュール用基板5との電気接続信頼性に優れたものとすることができる。
(第2の実施形態)
次に、本発明の第2の実施形態による電子装置について、図6および図7を参照しつつ説明する。
本発明の第2の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図6および図7に示された例のように、電極15を、絶縁基板11の下面の中央部側と外周部側とに設けている点である。
本発明の第2の実施形態の配線基板1によれば、電子部品2から絶縁基板11に伝わった熱を、中央部側の電極15と外周部側の電極15とにより、それぞれの電極15を介して絶縁基板11からモジュール用基板5へとより効果的に分散して放熱しやすくすることで、電子部品2が搭載される薄膜層12の端部への伝熱を効果的に抑制することで、絶縁基板11上面の薄膜層12の端部に応力が発生することを抑制し、薄膜層12の端部を起点として絶縁基板11と薄膜層12とが剥離する可能性を低減することができる。
なお、例えば、絶縁基板11の中央側に設けられた電極15は、配線導体14を介して電子部品2と電気的に接続していても良いし、電子部品2と電気的に接続されていないダミー電極であっても構わない。
なお、中央部側の電極15は、図7に示された例のように、平面透視において、搭載部11aよりも大きいと、中央部側の電極15への伝熱も効率よくすることができ、それぞれの電
極15を介して絶縁基板11からモジュール用基板5へとより効果的に分散して放熱しやすくすることができる。
第2の実施形態の配線基板1は、上述の第1の実施形態の配線基板1と同様の製造方法を用いて製作することができる。
(第3の実施形態)
次に、本発明の第3の実施形態による電子装置について、図8〜図10を参照しつつ説明する。
本発明の第3の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図8〜図10に示された例のように、絶縁基板11の側面に、主面(下面)および側面に開口された切り欠き部11cを有しており、配線導体14が絶縁基板11の下面および切り欠き部11cの内面に延出している点、電極15が、薄膜層12、配線導体14、金属層13から形成されている点である。
第3の実施形態の配線基板1によれば、電子部品2から絶縁基板11に伝わった熱を、絶縁基板11の下面側と側面側の電極15とにより、それぞれの電極15を介して絶縁基板11からモジュール用基板5へとより効果的に分散して放熱しやすくすることで、電子部品2が搭載される薄膜層12の端部への伝熱を効果的に抑制することで、絶縁基板11上面の薄膜層12の端部に応力が発生することを抑制し、薄膜層12の端部を起点として絶縁基板11と薄膜層12とが剥離する可能性を低減することができる。
また、平面透視における搭載部11aの外側に位置する外周部側および切り欠き部11cの内面に配置された配線導体14が絶縁基板11と焼結により一体的に形成されており、薄膜層12が平面透視における絶縁基板11の中央部側に配置されていることから、実装精度や接合強度等の実装信頼性に優れた配線基板1とすることができる。
第3の実施形態の配線基板1において、薄膜層12と配線導体14とは、絶縁基板11の下面において接続されている。薄膜層12と配線導体14との接続部は、平面透視において、搭載部11aの外側に位置する外周部に配置されていると、平面透視における搭載部11aの外側に位置する外周部側および切り欠き部11cの内面に配置された配線導体14が絶縁基板11と焼結により一体的に形成されており、薄膜層12が平面透視における絶縁基板11の中央部側に配置されていることから、実装精度や接合強度等の実装信頼性に優れた配線基板1とすることができる。
また、薄膜層12と配線導体14とが接続される接続部は、断面視において、電子部品2の搭載部11aから絶縁基板11の下面方向に対し絶縁基板11の外側へ角度が45°となる仮想直線よりも絶縁基板11の外側に位置すると、絶縁基板11を介して絶縁基板11の下面に伝熱される電子部品2の熱を、薄膜層12と配線導体14とが接続される接続部に伝わりにくいものとすることができ、より好ましい。
切り欠き部11cは、絶縁基板11の主面および側面に開口している。切り欠き部11cは、図8および図9において絶縁基板11の下側主面(下面)と側面に開口している。切り欠き部11cは、例えば、平面視にて角部が円弧状の矩形状に形成されており、絶縁基板11の外辺に沿って長く形成されている。切り欠き部11cは、図8および図9に示す例においては、平面視において、切り欠き部11cの幅(絶縁基板11の側面に沿った長さ)は、切り欠き部11cの長さ(絶縁基板11の側面から切り欠き部11cの側壁の底部までの長さ)よりも大きく形成されている。なお、切り欠き部11cは、平面視において、半円形状や半楕円形状や半長円形状、あるいは複数の大きさの切り欠き部11cが重なった形状であっても構わな
い。このような切り欠き部11cは、絶縁基板11用のセラミックグリーンシートのいくつかに、レーザー加工や金型による打ち抜き加工等によって、切り欠き部11cとなる貫通孔を形成しておくことにより形成される。
第3の実施形態の配線基板1は、上述の第1の実施形態の配線基板1と同様の製造方法を用いて製作することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。上述の例では、絶縁基板11の下面に設けられた電極15は、絶縁基板11の対向する2辺に沿って1つずつ設けた例を示しているが、電極15を絶縁基板11の4辺に沿って設けた配線基板1や各辺に沿って複数の電極15を設けた配線基板1であっても良い。また、図1〜図10に示す例では、絶縁基板11は、3層の絶縁層11bから形成しているが、単層または2層、あるいは4層以上の絶縁層11bからなるものであっても構わない。
また、第3の実施形態において、切り欠き部11cは、絶縁基板11の一方主面(下面)と側面に開口しているが、絶縁基板11の両方主面(上面、下面)と側面に開口、すなわち、絶縁基板11の側面において絶縁基板11を貫通していても構わない。この場合、切り欠き部11cを介して絶縁基板11の上面に延出させた配線導体14上に、薄膜層12および金属層13を形成していても構わない。
また、第1〜第3の実施形態における配線基板1は、平板状の配線基板1として形成しているが、絶縁基板11の主面に、電子部品2あるいは抵抗素子や容量素子、ツェナーダイオード等の小型の電子部品を収納するキャビティを有する配線基板1であっても構わない。
また、上述の例では、配線基板1には、電子部品2が搭載される薄膜層12に1つの電子部品2が搭載されているが、電子部品2が搭載される薄膜層12に複数の電子部品2が搭載される配線基板1であっても構わない。
1・・・・配線基板
11・・・・絶縁基板
11a・・・搭載部
11b・・・絶縁層
11c・・・切り欠き部
12・・・・薄膜層
13・・・・金属層
14・・・・配線導体
15・・・・電極
16・・・・金属めっき層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
5・・・・モジュール用基板
51・・・・接続パッド
6・・・・接合材

Claims (4)

  1. 上面の中央部に電子部品を搭載する、薄膜層および該薄膜層上に設けられた金属層を有する絶縁基板と、
    該絶縁基板の内部から上面および下面に導出された、貫通導体を含む配線導体と、
    前記絶縁基板の下面に設けられ、前記配線導体に接続された電極とを含んでおり、
    前記金属層は、前記絶縁基板の外周部側の厚みより中央部側の厚みが厚くなっており、
    前記電極は、該電極用の薄膜層および金属層を含み、前記絶縁基板の中央部側の厚みより外周部側の厚みが厚くなっており、
    前記電極用の薄膜層が前記配線導体の前記貫通導体に接続されており、
    平面透視において、前記配線導体の前記貫通導体と前記電極用の薄膜層とが接続された接続部は、前記電極の厚みが厚くなっている部分および前記金属層の厚みが厚くなっている部分と重なって接続されていることを特徴とする配線基板。
  2. 前記電極は、平面透視における前記薄膜層と重なる領域の外側で最も厚みが厚くなっていることを特徴とする請求項1に記載の配線基板。
  3. 請求項1または請求項2に記載の配線基板と、
    該配線基板に搭載された前記電子部品とを有することを特徴とする電子装置。
  4. 請求項3に記載された電子装置がモジュール用基板の接続パッドに接合材を介して接続されていることを特徴とする電子モジュール。
JP2014220402A 2014-10-29 2014-10-29 配線基板、電子装置および電子モジュール Active JP6374293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014220402A JP6374293B2 (ja) 2014-10-29 2014-10-29 配線基板、電子装置および電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014220402A JP6374293B2 (ja) 2014-10-29 2014-10-29 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JP2016092018A JP2016092018A (ja) 2016-05-23
JP6374293B2 true JP6374293B2 (ja) 2018-08-15

Family

ID=56017137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014220402A Active JP6374293B2 (ja) 2014-10-29 2014-10-29 配線基板、電子装置および電子モジュール

Country Status (1)

Country Link
JP (1) JP6374293B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6848493B2 (ja) * 2017-02-06 2021-03-24 株式会社豊田中央研究所 半導体モジュールとその製造方法
US11406005B2 (en) * 2018-05-29 2022-08-02 Kyocera Corporation Substrate for mounting electronic element, electronic device, and electronic module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004911A (ja) * 2011-06-21 2013-01-07 Nec Corp 多層配線構造及びその製造方法、並びに多層配線構造を用いた半導体装置
JP2014127678A (ja) * 2012-12-27 2014-07-07 Kyocera Corp 配線基板および電子装置

Also Published As

Publication number Publication date
JP2016092018A (ja) 2016-05-23

Similar Documents

Publication Publication Date Title
JP6298163B2 (ja) 配線基板、電子装置および電子モジュール
JP6267803B2 (ja) 配線基板、電子装置および電子モジュール
JP6140834B2 (ja) 配線基板および電子装置
CN106463476B (zh) 布线基板、电子装置以及电子模块
JP2015185820A (ja) 配線基板および電子装置
JP2014127678A (ja) 配線基板および電子装置
JP6133901B2 (ja) 配線基板、電子装置および発光装置
JP6030370B2 (ja) 配線基板および電子装置
JP6423141B2 (ja) 発光素子搭載用部品および発光装置
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP2023071984A (ja) 配線基板、電子装置および電子モジュール
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP6306474B2 (ja) 配線基板、電子装置および電子モジュール
JP6271882B2 (ja) 配線基板および電子装置
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6267068B2 (ja) 配線基板、電子装置および電子モジュール
JP5855822B2 (ja) 多数個取り配線基板
JP5631268B2 (ja) 配線基板
JP2013045900A (ja) 配線基板
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール
JP6030419B2 (ja) 配線基板および電子装置
JP2014029909A (ja) 電子装置
JP2017112270A (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180512

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180719

R150 Certificate of patent or registration of utility model

Ref document number: 6374293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150