JP6779088B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP6779088B2 JP6779088B2 JP2016197486A JP2016197486A JP6779088B2 JP 6779088 B2 JP6779088 B2 JP 6779088B2 JP 2016197486 A JP2016197486 A JP 2016197486A JP 2016197486 A JP2016197486 A JP 2016197486A JP 6779088 B2 JP6779088 B2 JP 6779088B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- layer
- wiring board
- thin film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 59
- 239000002184 metal Substances 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 89
- 239000010409 thin film Substances 0.000 claims description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 22
- 238000000227 grinding Methods 0.000 claims description 18
- 238000009501 film coating Methods 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000007790 scraping Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 201
- 238000010586 diagram Methods 0.000 description 32
- 238000005520 cutting process Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012779 reinforcing material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
10 基板
10a 表面
10b 裏面
20 ベース絶縁層
20a 表面
30 回路パターン層(再配線層)
31 回路パターン
31a 金属薄膜
31b 金属
32 絶縁部材
41 バイト工具
51 研削砥石
60 フォトレジスト層
61 溝
ST1 ベース絶縁層形成ステップ
ST2 表裏平坦化ステップ
ST3 薄膜被覆ステップ
ST4 溝形成ステップ
ST5 金属充填ステップ
ST6 回路パターン平坦化ステップ
ST7 フォトレジスト層除去ステップ
ST8 金属薄膜除去ステップ
ST9 回路パターン層形成ステップ
ST10 回路パターン層平坦化ステップ
Claims (3)
- 表裏面に再配線層を備える配線基板の製造方法であって、
コアとなる基板の表裏面に樹脂のベース絶縁層を形成するベース絶縁層形成ステップと、
表裏面の該ベース絶縁層の表面をバイト工具又は研削砥石で削り平坦化する表裏平坦化ステップと、
平坦化した表裏面の該ベース絶縁層の表面に金属薄膜を被覆する薄膜被覆ステップと、
該金属薄膜を介して該ベース絶縁層にフォトレジスト層を積層し、フォトエッチングによって該フォトレジスト層に回路パターンとなる溝を形成し、溝底で該金属薄膜を露出させる溝形成ステップと、
該金属薄膜を電極として、該回路パターンとなる該溝にめっき処理で金属を充填する金属充填ステップと、
該ベース絶縁層の上面から該金属の該回路パターンを残して該フォトレジスト層を除去するフォトレジスト層除去ステップと、
該フォトレジスト層除去ステップを実施した後、露出した該金属薄膜を該ベース絶縁層から除去する金属薄膜除去ステップと、
該金属薄膜除去ステップを実施した後、該回路パターンの隙間に樹脂の絶縁部材を充填し、隣接する該回路パターンが絶縁された回路パターン層を形成する回路パターン層形成ステップと、
該回路パターン層の該絶縁部材の表面をバイト工具で削り平坦化する回路パターン層平坦化ステップと、を備え、
該表裏平坦化ステップ及び該回路パターン層平坦化ステップにより平坦な配線基板を形成することを特徴とする配線基板の製造方法。 - 該金属充填ステップの後で、該フォトレジスト層除去ステップの前に、溝に充填された該金属の表面を該フォトレジスト層とともにバイト工具で削り、該金属の回路パターンの表面を平坦化する回路パターン平坦化ステップを備えることを特徴とする請求項1に記載の配線基板の製造方法。
- 該回路パターン層の上に更に該回路パターンを積層して形成する請求項1又は請求項2に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016197486A JP6779088B2 (ja) | 2016-10-05 | 2016-10-05 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016197486A JP6779088B2 (ja) | 2016-10-05 | 2016-10-05 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018060918A JP2018060918A (ja) | 2018-04-12 |
JP6779088B2 true JP6779088B2 (ja) | 2020-11-04 |
Family
ID=61908653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016197486A Active JP6779088B2 (ja) | 2016-10-05 | 2016-10-05 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6779088B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7229641B2 (ja) | 2019-04-25 | 2023-02-28 | 株式会社ディスコ | パッケージデバイスチップの製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3361556B2 (ja) * | 1992-09-25 | 2003-01-07 | 日本メクトロン株式会社 | 回路配線パタ−ンの形成法 |
JP2748895B2 (ja) * | 1995-08-11 | 1998-05-13 | 日本電気株式会社 | 印刷配線板の製造方法 |
JPH1098268A (ja) * | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | 柱状導体のめっき方法及びそれにより得られる多層プリント配線板 |
JP2005026313A (ja) * | 2003-06-30 | 2005-01-27 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP4515177B2 (ja) * | 2004-07-13 | 2010-07-28 | 新光電気工業株式会社 | 配線形成方法 |
JP5461913B2 (ja) * | 2009-07-31 | 2014-04-02 | 日本特殊陶業株式会社 | 多層セラミック基板の製造方法 |
TWI399136B (zh) * | 2009-11-17 | 2013-06-11 | Unimicron Technology Corp | 線路板及其製程 |
CN103945644B (zh) * | 2014-05-13 | 2016-08-31 | 邢台市海纳电子科技有限责任公司 | 齐平线路板及其制作方法 |
-
2016
- 2016-10-05 JP JP2016197486A patent/JP6779088B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018060918A (ja) | 2018-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9893016B2 (en) | Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same | |
US9247644B2 (en) | Wiring board and method for manufacturing the same | |
JP6783614B2 (ja) | 配線基板の製造方法 | |
CN107787112A (zh) | 具有电子元件的印刷电路板、其制造方法及电子元件模块 | |
JP2011119502A (ja) | 半導体パッケージとその製造方法 | |
JP2015095654A (ja) | 印刷回路基板及びその製造方法 | |
KR20120035007A (ko) | 인쇄회로기판의 제조방법 | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
US6951811B2 (en) | Method of producing vias and other conductor parts on an electrode terminal forming surface of a semiconductor wafer | |
CN110767553A (zh) | 芯片封装的方法、芯片和芯片封装组件 | |
JP2016201424A (ja) | プリント配線板およびその製造方法 | |
WO2000035260A1 (fr) | Procede de fabrication d'un substrat ceramique | |
JP6779087B2 (ja) | 配線基板の製造方法 | |
JP6994342B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP6779088B2 (ja) | 配線基板の製造方法 | |
US8828247B2 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
WO2017119249A1 (ja) | 多層基板及び多層基板の製造方法 | |
US20140101935A1 (en) | Method for manufacturing printed circuit board | |
US9837342B2 (en) | Multilayer wiring board and method for manufacturing same | |
TWM590841U (zh) | 具有填縫層的電路結構 | |
JP2020205331A (ja) | 配線基板の製造方法及び積層構造 | |
CN110858548A (zh) | 埋入式芯片及其制造方法 | |
US20150230340A1 (en) | Embedded board and method of manufacturing the same | |
JPH11186731A (ja) | ブラインドビアホールの形成方法および多層プリント配線板の製造方法 | |
KR20170076409A (ko) | 인쇄회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200923 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6779088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |