JP6779088B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP6779088B2
JP6779088B2 JP2016197486A JP2016197486A JP6779088B2 JP 6779088 B2 JP6779088 B2 JP 6779088B2 JP 2016197486 A JP2016197486 A JP 2016197486A JP 2016197486 A JP2016197486 A JP 2016197486A JP 6779088 B2 JP6779088 B2 JP 6779088B2
Authority
JP
Japan
Prior art keywords
circuit pattern
layer
wiring board
thin film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016197486A
Other languages
English (en)
Other versions
JP2018060918A (ja
Inventor
曄 陳
曄 陳
リリ ウェイ フランク
リリ ウェイ フランク
貴 内保
貴 内保
雅之 川瀬
雅之 川瀬
勸商 李
勸商 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016197486A priority Critical patent/JP6779088B2/ja
Publication of JP2018060918A publication Critical patent/JP2018060918A/ja
Application granted granted Critical
Publication of JP6779088B2 publication Critical patent/JP6779088B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板の製造方法に関する。
従来、半導体チップや各種電気部品を実装して搭載し、これらの電極と他の部品との導通を確保するインターポーザーやプリント配線基板といった再配線層を有する配線基板に関する技術が知られている。例えば、特許文献1には、コア基板の表裏面に導体層と有機絶縁層とを交互に積み上げていくビルドアップ方式の配線基板が開示されている。
また、特許文献2には、補強材を備えるコア基板の両面に、補強材に樹脂を含浸させてなる第1絶縁層を設け、第1絶縁層でコア基板を補強してから、補強材を含有しない複数の第2絶縁層を積層する配線基板が開示されている。この配線基板は、コア基板及び第1絶縁層に補強材を含ませたり、第1絶縁層の厚みを各第2絶縁層の厚みよりも厚くしたりすることで、熱履歴が加わった場合に反りが生じることを抑制している。
特開2001−196743号公開 特開2013−80823号公報
上記特許文献1、2に記載の配線基板に搭載される半導体チップや各種電気部品は、軽薄短小化が進んでおり、配線基板の電極と接続される電極も小さくなり、電極間の間隔も狭くなっている。そのため、配線基板が反っていたり平坦でなかったりすると、搭載する半導体チップや各種電気部品の電極と配線基板の電極とを良好に接続することができず、動作不良の要因となってしまう。上述したように、特許文献2に記載の配線基板は、熱履歴が加わった際に反りが生じることを抑制しているが、熱履歴による変形を抑制するだけでは、コア基板がもともと反っていたり平坦でなかったりした場合に、平坦に形成することができないおそれがある。
本発明は、上記に鑑みてなされたものであって、搭載される部品の電極との接続をより良好に行うことが可能な、より平坦度が高い配線基板の提供を目的とする。
上述した課題を解決し、目的を達成するために、本発明は、表裏面に再配線層を備える配線基板の製造方法であって、コアとなる基板の表裏面に樹脂のベース絶縁層を形成するベース絶縁層形成ステップと、表裏面の該ベース絶縁層の表面をバイト工具又は研削砥石で削り平坦化する表裏平坦化ステップと、平坦化した表裏面の該ベース絶縁層の表面に金属薄膜を被覆する薄膜被覆ステップと、該金属薄膜を介して該ベース絶縁層にフォトレジスト層を積層し、フォトエッチングによって該フォトレジスト層に回路パターンとなる溝を形成し、溝底で該金属薄膜を露出させる溝形成ステップと、該金属薄膜を電極として、該回路パターンとなる該溝にめっき処理で金属を充填する金属充填ステップと、該ベース絶縁層の上面から該金属の該回路パターンを残して該フォトレジスト層を除去するフォトレジスト層除去ステップと、該フォトレジスト層除去ステップを実施した後、露出した該金属薄膜を該ベース絶縁層から除去する金属薄膜除去ステップと、該金属薄膜除去ステップを実施した後、該回路パターンの隙間に樹脂の絶縁部材を充填し、隣接する該回路パターンが絶縁された回路パターン層を形成する回路パターン層形成ステップと、該回路パターン層の該絶縁部材の表面をバイト工具で削り平坦化する回路パターン層平坦化ステップと、を備え、該表裏平坦化ステップ及び該回路パターン層平坦化ステップにより平坦な配線基板を形成することを特徴とする。
また、該金属充填ステップの後で、該フォトレジスト層除去ステップの前に、溝に充填された該金属の表面を該フォトレジスト層とともにバイト工具で削り、該金属の該回路パターンの表面を平坦化する回路パターン平坦化ステップを備えることが好ましい。
また、該回路パターン層の上に更に該回路パターンを積層して形成することが好ましい。
そこで、本願発明の配線基板の製造方法では、搭載される電気部品の電極との接続をより良好に行うことが可能な、より平坦度が高い配線基板を提供することができる、という効果を奏する。
図1は、実施形態にかかる配線基板の製造方法により製造される配線基板を示す断面図である。 図2は、実施形態1にかかる配線基板の製造方法の流れを示すフローチャートである。 図3は、実施形態1に係る配線基板の製造方法のベース絶縁層形成ステップを示す図である。 図4は、実施形態1に係る配線基板の製造方法の表裏平坦化ステップを示す図である。 図5は、実施形態1に係る配線基板の製造方法の表裏平坦化ステップの他の例を示す図である。 図6は、実施形態1に係る配線基板の製造方法の表裏平坦化ステップ後の基板及びベース絶縁層を示す図である。 図7は、実施形態1に係る配線基板の製造方法の薄膜被覆ステップを示す図である。 図8は、実施形態1に係る配線基板の製造方法の溝形成ステップのフォトレジスト層を形成した状態を示す図である。 図9は、実施形態1に係る配線基板の製造方法の溝形成ステップのフォトレジスト層に溝を形成した状態を示す図である。 図10は、実施形態1に係る配線基板の製造方法の金属充填ステップを示す図である。 図11は、実施形態1に係る配線基板の製造方法の回路パターン平坦化ステップを示す図である。 図12は、実施形態1に係る配線基板の製造方法の回路パターン平坦化ステップ後の状態を示す図である。 図13は、実施形態1に係る配線基板の製造方法のフォトレジスト層除去ステップを示す図である。 図14は、実施形態1に係る配線基板の製造方法の金属薄膜除去ステップを示す図である。 図15は、実施形態1に係る配線基板の製造方法の回路パターン層形成ステップを示す図である。 図16は、実施形態1に係る配線基板の製造方法の回路パターン層平坦化ステップを示す図である。 図17は、実施形態1に係る配線基板の製造方法の回路パターン層平坦化ステップ後の基板及び回路パターン層を示す図である。 図18は、図17に示す絶縁部材の一部が除去されて一部の回路パターンが露出された状態を示す図である。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
本発明の実施形態にかかる配線基板の製造方法を図面に基づいて説明する。図1は、実施形態にかかる配線基板の製造方法により製造される配線基板を示す断面図である。図1に示す配線基板1は、半導体チップや各種電気部品を実装して搭載し、これらの電極と他の部品との導通を確保するインターポーザーやプリント配線基板といった再配線層を有する配線基板である。実施形態1において、配線基板1は、半導体チップを搭載して印刷配線基板に接続されて、半導体チップの電極と印刷配線基板の配線パターンとを予め定められたパターン通りに接続するインターポーザーである。
配線基板1は、図1に示すように、コアとなる基板10と、基板10の表面10a及び裏面10bの双方に形成されたベース絶縁層20と、ベース絶縁層20上に少なくとも一層形成された再配線層である回路パターン層30とを備える。配線基板1は、基板10の表裏面10a,10bに回路パターン層30を備える。
基板10は、ガラスエポキシ樹脂、セラミックス、又はガラス等で形成される絶縁性(非導電性)の基板である。基板10の厚みは、例えば50μm程度である。実施形態1において、基板10は、図1に示すように、裏面10b側(図1中下側)に凸型を描くように湾曲した形状である。なお、図1を含め、以下に説明する図面においては、基板10が湾曲していることを説明するため、基板10に実際に生じる湾曲度合よりも大きく記載している。
ベース絶縁層20は、絶縁性を有する樹脂により構成される。実施形態1において、回路パターン層30は、各ベース絶縁層20上に三層形成されているが、各ベース絶縁層20上に形成される回路パターン層30の数は、三層に限定されない。回路パターン層30は、導電性を有する金属により構成された複数の回路パターン31と、絶縁部材32とを備える。
ベース絶縁層20上に形成された回路パターン層30の複数の回路パターン31は、ベース絶縁層20上に予め定められたパターンに従って配置されている。回路パターン層30上に形成された回路パターン層30の回路パターン31は、ベース絶縁層20寄りの下層側の回路パターン層30の絶縁部材32又は回路パターン31上に配置されている。絶縁部材32は、絶縁性を有する樹脂により構成され、回路パターン31間の隙間に充填されて、互いに隣接する回路パターン31同士を電気的に絶縁している。
実施形態1において、ベース絶縁層20及び各回路パターン層30の絶縁部材32は、樹脂材を含むドライフィルム式の層間絶縁材料により構成され、味の素ファインテクノ株式会社製の味の素ビルドアップフィルム(以下、「ABF」という)を用いて形成される。実施形態1において、ベース絶縁層20及び各回路パターン層30の絶縁部材32は、ABFにより構成されるが、ベース絶縁層20及び絶縁部材32を構成するのはABFに限定されない。ベース絶縁層20の厚みは、例えば40μm程度である。
各回路パターン31は、例えば銅等の金属で形成される。各回路パターン31の高さ(各回路パターン層30の積層方向における高さ)は、例えば15μm〜20μm程度である。各回路パターン31は、図1に示すように、所定箇所において電気的に接続されている。回路パターン層30のうちの最外層の回路パターン層30の回路パターン31のうち一部の回路パターン31は、配線基板1の外側に露出している。配線基板1の外側に露出した回路パターン31は、半導体チップの電極又は印刷配線基板の配線パターンに接続されるものである。回路パターン31は、ベース絶縁層20、下層側の回路パターン層30の絶縁部材32又は回路パターン31上に配置された金属薄膜31aと、金属薄膜31a上の金属31bとにより構成されている。
また、配線基板1は、基板10を表面10aから裏面10bまで貫通し、回路パターン層30と接続する貫通電極を有している。貫通電極は、回路パターン31と同様に、金属薄膜31aと、金属薄膜31a上の金属31bとにより構成される。配線基板1は、配線基板1の外側に露出した回路パターン31が半導体チップの電極又は印刷配線基板の配線パターンに接続され、かつ複数の回路パターン層30の回路パターン31同士が所定箇所において電気的に接続されることにより、半導体チップの電極と印刷配線基板の配線パターンとを予め定められたパターンにしたがって電気的に接続する。
次に、実施形態1にかかる配線基板の製造方法について説明する。図2は、実施形態1にかかる配線基板の製造方法の流れを示すフローチャートである。図3は、実施形態1に係る配線基板の製造方法のベース絶縁層形成ステップを示す図である。図4は、実施形態1に係る配線基板の製造方法の表裏平坦化ステップを示す図である。図5は、実施形態1に係る配線基板の製造方法の表裏平坦化ステップの他の例を示す図である。図6は、実施形態1に係る配線基板の製造方法の表裏平坦化ステップ後の基板及びベース絶縁層を示す図である。図7は、実施形態1に係る配線基板の製造方法の薄膜被覆ステップを示す図である。図8は、実施形態1に係る配線基板の製造方法の溝形成ステップのフォトレジスト層を形成した状態を示す図である。図9は、実施形態1に係る配線基板の製造方法の溝形成ステップのフォトレジスト層に溝を形成した状態を示す図である。図10は、実施形態1に係る配線基板の製造方法の金属充填ステップを示す図である。図11は、実施形態1に係る配線基板の製造方法の回路パターン平坦化ステップを示す図である。図12は、実施形態1に係る配線基板の製造方法の回路パターン平坦化ステップ後の状態を示す図である。図13は、実施形態1に係る配線基板の製造方法のフォトレジスト層除去ステップを示す図である。図14は、実施形態1に係る配線基板の製造方法の金属薄膜除去ステップを示す図である。図15は、実施形態1に係る配線基板の製造方法の回路パターン層形成ステップを示す図である。図16は、実施形態1に係る配線基板の製造方法の回路パターン層平坦化ステップを示す図である。図17は、実施形態1に係る配線基板の製造方法の回路パターン層平坦化ステップ後の基板及び回路パターン層を示す図である。図18は、図17に示す絶縁部材の一部が除去されて一部の回路パターンが露出された状態を示す図である。
実施形態1にかかる配線基板の製造方法(以下、単に製造方法と記す)は、図2に示すように、ベース絶縁層形成ステップST1と、表裏平坦化ステップST2と、薄膜被覆ステップST3と、溝形成ステップST4と、金属充填ステップST5と、回路パターン平坦化ステップST6と、フォトレジスト層除去ステップST7と、金属薄膜除去ステップST8と、回路パターン層形成ステップST9と、回路パターン層平坦化ステップST10とを備える。製造方法は、回路パターン層形成ステップST9後に、全ての回路パターン層30が形成済でない(ステップST11:No)であると、薄膜被覆ステップST3に戻って、全ての回路パターン層30が形成済となる(ステップST11:Yes)まで、薄膜被覆ステップST3から回路パターン層平坦化ステップST10までを繰り返し実施することにより、配線基板1の複数の回路パターン層30を積層して形成する。
ベース絶縁層形成ステップST1は、コアとなる基板10の表裏面10a,10bに樹脂のベース絶縁層20を形成するステップである。ベース絶縁層形成ステップST1では、図3に示すように、基板10の表面10a及び裏面10bの双方に味の素ファインテクノ株式会社製のABFを加熱圧着等により固定する。この際、本実施形態の基板10は、裏面10b側(図中下側)に凸形状を描くように湾曲しているため、図3に示すように、基板10の表面10a及び裏面10bに固定されたベース絶縁層20の基板10とは反対側の表面20aは、基板10の形状にあわせて湾曲している。
表裏平坦化ステップST2は、基板10の表裏面10a,10bのベース絶縁層20の表面20aをバイト工具41で削り平坦化するステップである。表裏平坦化ステップST2は、図4に示すように、バイト切削装置40の金属製のピンチャック等から形成された保持面42aを有するチャックテーブル42に基板10の表面10aと裏面10bとのうち一方側のベース絶縁層20を吸引保持する。そして、表裏平坦化ステップST2は、バイトホイール43を回転させて、バイトホイール43を図示しない移動手段により図中下方向に移動させて、図4に示すようにバイト工具41を他方側のベース絶縁層20に切り込ませながらチャックテーブル42とバイト工具41を保持面42aと平行方向に相対移動させて、バイト工具41によって他方側のベース絶縁層20の表面20aを切削して平坦化する。表裏面平坦化ステップST2は、他方側のベース絶縁層20の表面20aを平坦化した後、バイト切削装置40のチャックテーブル42に平坦化した他方側のベース絶縁層20を吸引保持し、一方側のベース絶縁層20の表面20aを同様に切削して平坦化する。バイトホイール43で切削する際、チャックテーブル42に吸引保持される側のベース絶縁層20に粘着テープなどの保護部材を貼着しても良い。
図4に示す例では、ベース絶縁層20の表面20aをバイト切削装置40のバイト工具41で削り平坦化したが、表裏平坦化ステップST2は、図5に示すように、ベース絶縁層20の表面20aを研削装置50の研削砥石51で削り平坦化しても良い。ベース絶縁層20の表面20aを研削装置50の研削砥石51で削り平坦化する場合には、研削装置50のチャックテーブル52にベース絶縁層20を吸引保持し、研削装置50の研削砥石51をベース絶縁層20に接触させた状態でチャックテーブル52を回転させながら、研削ホイール53を回転させ、研削砥石51によってベース絶縁層20の表面20aを切削して平坦化する。表裏平坦化ステップST2後では、図6に示すように、基板10の表裏面10a,10b双方のベース絶縁層20の表面20aを平坦に形成することができる。研削ホイール53で研削する際、チャックテーブル52に吸引保持される側のベース絶縁層20に粘着テープなどの保護部材を貼着しても良い。
また、表裏平坦化ステップST2において、ベース絶縁層20の表面20aを平坦に形成した後、図示しない貫通電極を形成するために、例えばレーザ光を用いたアブレーション加工によって、基板10の表面10a側及び裏面10b側の双方のベース絶縁層20及び基板10自体を貫通する図示しない貫通孔(スルーホール)を形成する。
薄膜被覆ステップST3は、平坦化した基板10の表裏面10a,10bのベース絶縁層20の表面20aに金属薄膜31aを被覆するステップである。薄膜被覆ステップST3では、図7に示すように、基板10の表面10a側及び裏面10b側の双方のベース絶縁層20上及び図示しない貫通電極用の貫通孔の内面に導電性の金属により構成された金属薄膜31aをスパッタリングによって順次被膜する。なお、金属薄膜31aは、金属材料からなる半田材等をスクリーン印刷によって形成しても良く、インクジェット方式のノズルから吐出させて形成しても良い。
溝形成ステップST4は、金属薄膜31aを介してベース絶縁層20にフォトレジスト層60を積層し、フォトエッチングによってフォトレジスト層60に回路パターン31となる溝61を形成し、溝61の底で金属薄膜31aを露出させるステップである。溝形成ステップST4は、図8に示すように、各ベース絶縁層20の表面20aに露光されることにより露光された部分が硬化し、現像されることにより露光されなかった部分が除去されるフォトレジスト層60を積層する。実施形態1では、各ベース絶縁層20の表面20aに感光材であるドライフィルムを積層することによりフォトレジスト層60を積層する。溝形成ステップST4は、フォトレジスト層60を積層した後に、露光、現像(フォトエッチングに相当)することにより、図9に示すように、回路パターン31が形成される部分に溝61を形成し、溝61の底に金属薄膜31aを露出させる。
金属充填ステップST5は、金属薄膜31aを電極として、回路パターン31となる溝61にめっき処理で金属31bを充填するステップである。金属充填ステップST5は、導電性の金属を含む溶液内で金属薄膜31aを電極にして、図10に示すように、溝61内の金属薄膜31a及び貫通孔の内面の金属薄膜31aに導電性の金属を電着させて、溝61内及び貫通孔内に金属31bを充填する。金属充填ステップST5後の溝61内の金属31bの表面の位置が不均一となっている。
回路パターン平坦化ステップST6は、金属充填ステップST5の後で、フォトレジスト層除去ステップST7の前に、溝61に充填された金属31bの表面をフォトレジスト層60とともにバイト切削装置40のバイト工具41で削り、金属31bにより構成される回路パターン31の表面を平坦化するステップである。回路パターン平坦化ステップST6は、図11に示すように、バイト切削装置40の保持面42aを有するチャックテーブル42に、一方側のフォトレジスト層60を吸引保持する。回路パターン平坦化ステップST6は、バイトホイール43を回転させて、バイトホイール43を図示しない移動手段により図中下方向に移動させて、図11に示すようにバイト工具41を他方側のフォトレジスト層60に切り込ませながらチャックテーブルとバイト工具を保持面と平行方向に相対移動させて、バイト工具41によって他方側のフォトレジスト層60と共に溝61内に充填された金属31bの表面を切削して平坦化する。
回路パターン平坦化ステップST6は、他方側のフォトレジスト層60側を平坦化した後、バイト切削装置40のチャックテーブル42に平坦化した他方側のフォトレジスト層60を吸引保持し、一方側のフォトレジスト層60と共に溝61内に充填された金属31bの表面を切削して平坦化する。なお。回路パターン平坦化ステップST6は、表裏面平坦化ステップST2と同様に、研削装置50の研削砥石51を用いて、フォトレジスト層60及び金属31bの表面を削って、平坦化しても良い。こうして、回路パターン平坦化ステップST6は、金属薄膜31a上に電着された金属31bの表面を平坦に形成して、金属薄膜31aと金属31bとに構成される回路パターン31の表面を平坦化する。
フォトレジスト層除去ステップST7は、ベース絶縁層20の上面から金属薄膜31aを残してフォトレジスト層60を除去するステップである。フォトレジスト層除去ステップST7は、フォトレジスト層60を除去する薬液に浸漬することにより、図13に示すように、各ベース絶縁層20上の金属薄膜31a上からフォトレジスト層60を除去する。また、フォトレジスト層除去ステップST7は、フォトレジスト層60を金属薄膜31a上から剥がしても良い。フォトレジスト層除去ステップST7後では、フォトレジスト層60が積層された部分である回路パターン31間に位置する金属薄膜31aが露出している。
金属薄膜除去ステップST8は、フォトレジスト層除去ステップST7を実施した後、露出した金属薄膜31aをベース絶縁層20から除去するステップである。金属薄膜除去ステップST8は、金属薄膜31aを除去する薬液に浸漬することにより、図14に示すように、回路パターン31間に位置して露出する金属薄膜31aを除去する。
回路パターン層形成ステップST9は、金属薄膜除去ステップST8を実施した後、回路パターン31の隙間に絶縁性を有する樹脂の絶縁部材32を充填し、隣接する回路パターン31が絶縁された回路パターン層30を形成するステップである。回路パターン層形成ステップST9は、隣接する回路パターン31間に絶縁部材32を充填するとともに、回路パターン31上に絶縁部材32を被覆する。実施形態1において、回路パターン層形成ステップST9は、回路パターン31間、ベース絶縁層20上及び回路パターン31上にABFを加熱圧着等により固定する。この際、ベース絶縁層20上に回路パターン31が形成されているために、絶縁部材32の表面が回路パターン31に応じて凸凹している。
回路パターン層平坦化ステップST10は、最外層の回路パターン層30の絶縁部材32の表面のみをバイト工具41で削り平坦化するステップである。回路パターン層平坦化ステップST10は、図16に示すように、バイト切削装置40の保持面42aを有するチャックテーブル42に一方側の絶縁部材32を吸引保持する。回路パターン層平坦化ステップST10は、バイトホイール43を回転させて、バイトホイール43を図示しない移動手段により図中下方向に移動させて、図16に示すようにバイト工具41を他方側の絶縁部材32に切り込ませながらチャックテーブルとバイト工具を保持面と平行方向に相対移動させて、バイト工具41によって他方側の絶縁部材32の表面を切削して平坦化する。
回路パターン層平坦化ステップST10は、他方側の絶縁部材32側を平坦化した後、バイト切削装置40のチャックテーブル42に平坦化した他方側の絶縁部材32を吸引保持し、一方側の絶縁部材32の表面を切削して平坦化する。なお。回路パターン層平坦化ステップST10は、表裏面平坦化ステップST2及び回路パターン平坦化ステップST6と同様に、研削装置50の研削砥石51を用いて、絶縁部材32の表面を削って、平坦化しても良い。こうして、回路パターン層平坦化ステップST10は、絶縁部材32の表面を平坦化して、回路パターン31と絶縁部材32とで構成される回路パターン層30を形成する。なお、回路パターン層平坦化ステップST10後では、図17に示すように、回路パターン層30の絶縁部材32が回路パターン31の全てを被覆している。製造方法は、以上のように一層目の回路パターン層30の形成を完了し、全ての回路パターン層30を形成済となる(ステップST11:Yes)まで、二層目以降の回路パターン層30を薄膜被覆ステップST3から回路パターン層平坦化ステップST10を実施して形成する。
また、製造方法は、全ての回路パターン層30が形成済でない(ステップST11:No)と、各回路パターン層30の回路パターン31同士を接続させるため、下層となる回路パターン層30の絶縁部材32にレーザーアブレーションで、図18に示すように、回路パターン31が露出する貫通穴を形成する。そして、製造方法は、薄膜被覆ステップST3から回路パターン層平坦化ステップST10を繰り返すことにより、貫通穴に金属31bを充填して上層の回路パターン31となりつつ上下の回路パターン層30を接続する回路を形成する。
以上説明したように、実施形態1にかかる製造方法では、コアとなる基板10が反って湾曲していたり基板10の表面10a及び裏面10bが平坦でなかったとしても、基板10の表裏面10a,10bに積層されたベース絶縁層20の表面20aを表裏平坦化ステップST2において平坦化する。また、実施形態1にかかる製造方法では、回路パターン31の隙間に充填された絶縁部材32の表面が凸凹であっても、最外層の回路パターン層30の絶縁部材32の表面を回路パターン層平坦化ステップST10において平坦化する。このために、実施形態1にかかる製造方法は、表裏平坦化ステップST2及び回路パターン層平坦化ステップST10により平坦な配線基板1を形成するという効果を奏する。その結果、実施形態1にかかる製造方法は、搭載される半導体チップ等の電気部品の電極及び実装される印刷配線基板の配線パターンとの接続をより良好に行うことが可能な、より平坦度が高い配線基板1を提供することができる。
また、実施形態1にかかる製造方法は、回路パターン平坦化ステップST6において、回路パターン31を構成する金属31bの表面も平坦化する事で、回路パターン層30間の距離(即ち、回路パターン31の高さ)を一定とすることができ、配線基板1により実装される半導体チップ等の電気部品の通信速度が一定になるという効果も奏する。
また、実施形態1にかかる製造方法は、回路パターン平坦化ステップST6において、回路パターン31を構成する金属31bの表面も平坦化する事で、より一層平坦な配線基板1を製造することができ、良好に半導体チップ等の電気部品や印刷配線基板等と接続できる、より平坦度が高い配線基板1を提供することができる。
また、実施形態1にかかる製造方法は、回路パターン層30の上に更に回路パターン層30を構成する回路パターン31を積層して形成する。すなわち、実施形態1にかかる製造方法は、全ての回路パターン層30を形成済となる(ステップST11:Yes)となるまで、薄膜被覆ステップST3から回路パターン層平坦化ステップST10を繰り返すこととなり、回路パターン層平坦化ステップST10において、回路パターン層30を構成する絶縁部材32の表面を平坦化する。このために、実施形態1にかかる製造方法は、最外層に位置する回路パターン層30の表面の平坦度をより良好に確保でき、搭載される半導体チップ等の部品の電極及び実装される印刷配線基板の配線パターンとの接続をより良好に行うことが可能な、より平坦度が高い配線基板1を提供することができる。
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。本発明は、回路パターン平坦化ステップST6で回路パターン31を平坦化する実施例の他に、回路パターン層平坦化ステップST10において、絶縁部材32に加え回路パターン31まで削って平坦化しても良い。ただし、この場合、ABFに含まれるフィラーによってバイト工具41が摩耗したり欠けたりしやすいため、回路パターン31の表面に荒れが発生しやすくなる。
1 配線基板
10 基板
10a 表面
10b 裏面
20 ベース絶縁層
20a 表面
30 回路パターン層(再配線層)
31 回路パターン
31a 金属薄膜
31b 金属
32 絶縁部材
41 バイト工具
51 研削砥石
60 フォトレジスト層
61 溝
ST1 ベース絶縁層形成ステップ
ST2 表裏平坦化ステップ
ST3 薄膜被覆ステップ
ST4 溝形成ステップ
ST5 金属充填ステップ
ST6 回路パターン平坦化ステップ
ST7 フォトレジスト層除去ステップ
ST8 金属薄膜除去ステップ
ST9 回路パターン層形成ステップ
ST10 回路パターン層平坦化ステップ

Claims (3)

  1. 表裏面に再配線層を備える配線基板の製造方法であって、
    コアとなる基板の表裏面に樹脂のベース絶縁層を形成するベース絶縁層形成ステップと、
    表裏面の該ベース絶縁層の表面をバイト工具又は研削砥石で削り平坦化する表裏平坦化ステップと、
    平坦化した表裏面の該ベース絶縁層の表面に金属薄膜を被覆する薄膜被覆ステップと、
    該金属薄膜を介して該ベース絶縁層にフォトレジスト層を積層し、フォトエッチングによって該フォトレジスト層に回路パターンとなる溝を形成し、溝底で該金属薄膜を露出させる溝形成ステップと、
    該金属薄膜を電極として、該回路パターンとなる該溝にめっき処理で金属を充填する金属充填ステップと、
    該ベース絶縁層の上面から該金属の該回路パターンを残して該フォトレジスト層を除去するフォトレジスト層除去ステップと、
    該フォトレジスト層除去ステップを実施した後、露出した該金属薄膜を該ベース絶縁層から除去する金属薄膜除去ステップと、
    該金属薄膜除去ステップを実施した後、該回路パターンの隙間に樹脂の絶縁部材を充填し、隣接する該回路パターンが絶縁された回路パターン層を形成する回路パターン層形成ステップと、
    該回路パターン層の該絶縁部材の表面をバイト工具で削り平坦化する回路パターン層平坦化ステップと、を備え、
    該表裏平坦化ステップ及び該回路パターン層平坦化ステップにより平坦な配線基板を形成することを特徴とする配線基板の製造方法。
  2. 該金属充填ステップの後で、該フォトレジスト層除去ステップの前に、溝に充填された該金属の表面を該フォトレジスト層とともにバイト工具で削り、該金属の回路パターンの表面を平坦化する回路パターン平坦化ステップを備えることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 該回路パターン層の上に更に該回路パターンを積層して形成する請求項1又は請求項2に記載の配線基板の製造方法。
JP2016197486A 2016-10-05 2016-10-05 配線基板の製造方法 Active JP6779088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016197486A JP6779088B2 (ja) 2016-10-05 2016-10-05 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016197486A JP6779088B2 (ja) 2016-10-05 2016-10-05 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018060918A JP2018060918A (ja) 2018-04-12
JP6779088B2 true JP6779088B2 (ja) 2020-11-04

Family

ID=61908653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016197486A Active JP6779088B2 (ja) 2016-10-05 2016-10-05 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6779088B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7229641B2 (ja) 2019-04-25 2023-02-28 株式会社ディスコ パッケージデバイスチップの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JP2748895B2 (ja) * 1995-08-11 1998-05-13 日本電気株式会社 印刷配線板の製造方法
JPH1098268A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 柱状導体のめっき方法及びそれにより得られる多層プリント配線板
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4515177B2 (ja) * 2004-07-13 2010-07-28 新光電気工業株式会社 配線形成方法
JP5461913B2 (ja) * 2009-07-31 2014-04-02 日本特殊陶業株式会社 多層セラミック基板の製造方法
TWI399136B (zh) * 2009-11-17 2013-06-11 Unimicron Technology Corp 線路板及其製程
CN103945644B (zh) * 2014-05-13 2016-08-31 邢台市海纳电子科技有限责任公司 齐平线路板及其制作方法

Also Published As

Publication number Publication date
JP2018060918A (ja) 2018-04-12

Similar Documents

Publication Publication Date Title
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US9247644B2 (en) Wiring board and method for manufacturing the same
JP6783614B2 (ja) 配線基板の製造方法
CN107787112A (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
JP2011119502A (ja) 半導体パッケージとその製造方法
JP2015095654A (ja) 印刷回路基板及びその製造方法
KR20120035007A (ko) 인쇄회로기판의 제조방법
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
US6951811B2 (en) Method of producing vias and other conductor parts on an electrode terminal forming surface of a semiconductor wafer
CN110767553A (zh) 芯片封装的方法、芯片和芯片封装组件
JP2016201424A (ja) プリント配線板およびその製造方法
WO2000035260A1 (fr) Procede de fabrication d'un substrat ceramique
JP6779087B2 (ja) 配線基板の製造方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP6779088B2 (ja) 配線基板の製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
WO2017119249A1 (ja) 多層基板及び多層基板の製造方法
US20140101935A1 (en) Method for manufacturing printed circuit board
US9837342B2 (en) Multilayer wiring board and method for manufacturing same
TWM590841U (zh) 具有填縫層的電路結構
JP2020205331A (ja) 配線基板の製造方法及び積層構造
CN110858548A (zh) 埋入式芯片及其制造方法
US20150230340A1 (en) Embedded board and method of manufacturing the same
JPH11186731A (ja) ブラインドビアホールの形成方法および多層プリント配線板の製造方法
KR20170076409A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201013

R150 Certificate of patent or registration of utility model

Ref document number: 6779088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250