JP5486541B2 - フォトダイオードアレイモジュール及びその製造方法 - Google Patents

フォトダイオードアレイモジュール及びその製造方法 Download PDF

Info

Publication number
JP5486541B2
JP5486541B2 JP2011079290A JP2011079290A JP5486541B2 JP 5486541 B2 JP5486541 B2 JP 5486541B2 JP 2011079290 A JP2011079290 A JP 2011079290A JP 2011079290 A JP2011079290 A JP 2011079290A JP 5486541 B2 JP5486541 B2 JP 5486541B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
photodiode array
photodiode
group
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011079290A
Other languages
English (en)
Other versions
JP2012216584A (ja
Inventor
正敏 石原
直 井上
宙和 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2011079290A priority Critical patent/JP5486541B2/ja
Priority to US14/005,872 priority patent/US9496298B2/en
Priority to EP12764290.8A priority patent/EP2693480B1/en
Priority to PCT/JP2012/057993 priority patent/WO2012133447A1/ja
Priority to TW101111585A priority patent/TWI523215B/zh
Publication of JP2012216584A publication Critical patent/JP2012216584A/ja
Application granted granted Critical
Publication of JP5486541B2 publication Critical patent/JP5486541B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H04N1/03—Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明はフォトダイオードアレイモジュール及びその製造方法に関する。
特許文献１では、被測定光の入射方向の前段に裏面入射型ＣＣＤ（電荷結合素子）を配置すると共に、ＣＣＤの後段に、ＩｎＧａＡｓからなるフォトダイオードアレイを配置したイメージセンサが開示されている。この文献のイメージセンサにおいては、ＣＣＤとフォトダイオードアレイは、バンプを介して接続されており、フォトダイオードアレイの各チャンネルからの信号を、ＣＣＤに形成したシフトレジスタで読み出している。
特許文献２では、入射光に対して上段にＳｉからなるＣＣＤ、下段にＩｎＧａＡｓからなるイメージセンサを配置したものが開示されている。
特許文献３では、ＨｇＣｄＴｅのフォトダイオードアレイを２つ並べて配置し、長さ方向の寸法を増加させたイメージセンサを開示している。これは、単独で長尺のＨｇＣｄＴｄのフォトダイオードアレイは、作製することが困難であるためである。２つのフォトダイオードアレイを横に並べる場合、これらのフォトダイオードアレイの境目の位置において、画素ピッチが変わってしまう虞がある。これを防止するため、２つのフォトダイオードアレイの一部分を重ね合わせることとしている。フォトダイオードアレイを並べて配置する場合、フォトダイオードアレイの端部に最も近い位置に存在するフォトダイオード（ＰＤ）の特性が悪くなる。特許文献３では、端部に位置するフォトダイオードは除去することとしている。
国際公開ＷＯ００／６２３４４号パンフレット 特開平９−３０４１８２号公報 特開平６−６７１１４号公報
しかしながら、端部に位置するフォトダイオードを除去すると、モジュール当たりのフォトダイオード数は減少することとなる。本発明は、このような課題に鑑みてなされたものであり、モジュール当たりのフォトダイオード数の減少が抑制されたフォトダイオードアレイモジュール及びその製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係るフォトダイオードアレイモジュールは、複数のアンプが形成され、第１半導体材料からなる第１半導体基板と、前記第１半導体基板に貼り合わせられ、前記第１半導体材料とは異なる第２半導体材料からなる第２半導体基板と、を備え、前記第２半導体基板側から光が入射するフォトダイオードアレイモジュールであって、前記第１半導体基板は第１フォトダイオードアレイを有し、前記第２半導体基板は前記第１半導体基板に対向する面側に第２フォトダイオードアレイを有し、複数の前記アンプの第１グループは、前記第１半導体基板に設けられた第１配線群を介して、前記第１フォトダイオードアレイの各フォトダイオードにそれぞれ電気的に接続されており、複数の前記アンプの第２グループは、前記第１半導体基板に設けられた第２配線群、及び、この第２配線群にそれぞれ設けられたバンプを介して、前記第２フォトダイオードアレイの各フォトダイオードにそれぞれ電気的に接続されており、前記第２半導体基板における、前記第１フォトダイオードアレイ側の端部は段差部を有しており、前記段差部は、前記第２半導体基板の厚み方向に沿った第１側面及び第２側面と、前記第１側面及び前記第２側面の境界に位置し前記第１半導体基板に対向したテラス面と、を有しており、前記第２フォトダイオードアレイを構成する各フォトダイオードは、第１導電型の半導体領域と、前記第２半導体基板の前記第１半導体基板と対向する面の表層側に位置する第２導電型の画素領域と、を備えており、前記テラス面の前記第２半導体基板の前記第１半導体基板との対向面からの深さは、前記第２フォトダイオードアレイの前記画素領域の深さよりも深く、前記第１側面は、前記第２側面よりも前記第１半導体基板に近く、前記第１側面内の結晶欠陥密度は、前記第２側面内の結晶欠陥密度よりも低いことを特徴とする。
第１半導体基板と、第２半導体基板とは、材料が異なるため、これに形成される第１フォトダイオードアレイ及び第２フォトダイオードアレイは、互いに異なる波長帯域の入射光に対して感度を有する。フォトダイオードアレイの各フォトダイオードは、アンプに接続されているため、フォトダイオードの出力は増幅して外部に出力される。ここで、第１半導体基板のフォトダイオードの出力は、第１配線群と、第１グループのアンプを介して、外部に取り出される。
第２半導体基板のフォトダイオードの出力は、バンプ及び第２配線群を介して、第２グループのアンプに入力され、これらのアンプを介して外部に取り出される。ここで、第２半導体基板の端部は、段差部を有している。段差部は、第１半導体基板に近い第１側面と、第１半導体基板から遠い第２側面とを備えているが、第１側面の結晶欠陥密度は相対的に低いため、第２フォトダイオードアレイに対する悪影響は少なくなる。すなわち、第２側面と第２フォトダイオードアレイの最近接フォトダイオードとの間を近づけても、このフォトダイオードの出力の劣化が抑制されるため、当該フォトダイオードを除去する必要がない。したがって、かかる構造において、モジュール当たりのフォトダイオード数の減少を抑制することができる。
また、本発明に係るフォトダイオードアレイモジュールでは、前記第１側面は、前記第２半導体基板をその厚み方向にエッチングすることによって形成された面であり、前記第２側面は、前記第２半導体基板をその厚み方向にダイシングすることによって形成された面であることを特徴とする。すなわち、エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。
また、本発明に係るフォトダイオードアレイモジュールは、前記第１半導体基板における前記アンプの第２グループとして、第１外側アンプ群と、第２外側アンプ群と、を備えており、前記画素領域は、その配列方向に沿って、前記第１及び前記第２外側アンプ群の一方の端子に、交互に、電気的に接続されていることを特徴とする。
この場合、各画素領域の両側にアンプが位置するので、画素領域の配列方向の単位長さ当たりに配置されているアンプ数を増加させることができ、画素領域のピッチを狭くして、分解能を上げることができる。
また、本発明に係るフォトダイオードアレイモジュールは、前記第１半導体基板と前記第２半導体基板との間に介在する樹脂層を更に備えることを特徴とする。この場合、第１及び第２半導体基板の接着強度を高めることができる。
また、本発明に係るフォトダイオードアレイモジュールでは、前記樹脂層の形成時において、前記樹脂層の材料が固化する前の流動を抑制する堰き止め部材を前記第１半導体基板上に更に備え、形成後に前記樹脂は固化することを特徴とする。樹脂層がある場合には、光の減衰が生じる可能性があるが、堰き止め部材がある場合には、第１フォトダイオードアレイへの樹脂の進入を抑制することができる。
また、本発明に係るフォトダイオードアレイモジュールの製造方法は、複数のアンプが形成され、第１半導体材料からなる第１半導体基板と、前記第１半導体基板に貼り合わせられ、第２半導体材料からなる第２半導体基板と、を備え、前記第２半導体基板側から光が入射するフォトダイオードアレイモジュールの製造方法であって、前記第１半導体基板に第１フォトダイオードアレイを形成する工程と、前記第２半導体基板に第２フォトダイオードアレイを形成する工程と、前記第１半導体基板上に絶縁層を介して第１及び第２配線群を形成することで、前記第１配線群を介して前記第１フォトダイオードアレイの各画素領域と前記アンプの第１グループを電気的に接続すると共に、前記第２配線群と前記アンプの第２グループを電気的に接続する工程と、前記第２半導体基板を含むウェハを前記第２フォトダイオードアレイの画素領域の深さよりも深い位置までエッチングし、前記第２半導体基板の一側面を含むエッチング溝を形成する工程と、前記エッチング溝の最深部を、ダイシングすることで、前記第２半導体基板を前記ウェハから分離する工程と、前記第１半導体基板と前記第２半導体基板とを貼り合わせ、前記第２配線群上にバンプを介して、前記第２フォトダイオードアレイを配置し、前記第２配線群と前記第２フォトダイオードの前記画素領域のそれぞれとを電気的に接続する工程とを備えることを特徴とする。
この方法によれば、第２半導体基板をエッチングした後に、そのエッチング溝の最深部をダイシングすることで、第２半導体基板をウェハから分離している。エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。第２半導体基板の端部に位置するフォトダイオードは、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。
本発明に係るフォトダイオードアレイモジュールの製造方法は、前記第１半導体基板と前記第２半導体基板との間に樹脂層を介在させる工程を、更に備えることを特徴とする。この場合、第１及び第２半導体基板の接着強度を高めることができる。
本発明に係るフォトダイオードアレイモジュールの製造方法は、前記第１半導体基板上に堰き止め部材を形成する工程と、前記樹脂層の形成時において、前記樹脂層の材料を、前記第１半導体基板と前記第２半導体基板との間に介在させ、前記堰き止め部材によって前記材料の流動を抑制する工程と、前記樹脂層の材料を固化させる工程とを備えることを特徴とする。この場合、堰き止め部材が樹脂材料の流動を抑制するため、第１フォトダイオードアレイへの樹脂の進入を抑制することができ、第１フォトダイオードアレイにおける光の減衰を抑制することができる。
本発明によれば、モジュール当たりのＰＤ数の減少が抑制されたフォトダイオードアレイモジュール及びその製造方法を提供することができる。
フォトダイオードアレイモジュールの斜視図である。 フォトダイオードアレイモジュールの回路図である。 第２半導体基板の斜視図である。 図１に示したフォトダイオードアレイモジュールのＩＶ−ＩＶ矢印断面図である。 図４に示したフォトダイオードアレイモジュールの領域Ｖの拡大図である。 図１に示したフォトダイオードアレイモジュールのＶＩ−ＶＩ矢印断面図である。 図６に示したフォトダイオードアレイモジュールの領域ＶＩＩの拡大図である。 第２半導体基板の段差部の効果について説明するための図である。 第２半導体基板の段差部の形成工程を示す図である。 バンプ近傍の構造を示す図である。 樹脂層を備えたフォトダイオードアレイモジュールの断面図である。 堰き止め部材を備えたフォトダイオードアレイモジュールの断面図である。 ウェハのエッチングとダイシングを説明するためのウェハの平面図である。 アンプの一例を示す回路図である。
以下、実施の形態に係るフォトダイオードアレイモジュール及びその製造方法について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
図１は、実施の形態に係るフォトダイオードアレイモジュールの斜視図である。
フォトダイオードアレイモジュール１０は、第１半導体材料（Ｓｉ）からなる第１半導体基板１と、第２半導体材料（ＩｎＧａＡｓ）からなる第２半導体基板２とを備えている。第１半導体材料（Ｓｉ）と第２半導体材料（ＩｎＧａＡｓ）とは異なるため、これらの光感応波長帯域は異なることになる。第１半導体基板１の表面には、第２半導体基板２の表面が貼り合わせられている。第１半導体基板１には、各フォトダイオードからの出力が入力される複数のアンプＡＭＰが形成されている。
第１半導体基板１の厚み方向をＺ軸とし、フォトダイオードの配列方向をＸ軸とし、Ｚ軸及びＸ軸の双方に垂直な方向をＹ軸とする三次元直交座標系を設定する。Ｘ軸は半導体基板１，２の長手方向であり、Ｙ軸は半導体基板１，２の幅方向である。フォトダイオードアレイモジュール１０に入射する光は−Ｚ方向に進行する。すなわち、第２半導体基板２側からモジュール１０に光が入射する。第２半導体基板２の裏面側から光が入射し、その表面側に位置する光感応領域で光電変換が行われ、バンプ及び配線群を介して、出力が取り出される。第１半導体基板１には、表面側から光が入射し、その表面側に位置する光感応領域で光電変換が行われ、バンプ及び配線群を介して、出力が取り出される。
第１半導体基板１は第１フォトダイオードアレイＰＤＡ１を有し、第２半導体基板２は第２フォトダイオードアレイＰＤＡ２を有している。第２フォトダイオードアレイＰＤＡ２は、第２半導体基板２における第１半導体基板１に対向する面側に位置している。
全てのアンプＡＭＰは、第１半導体基板１内に形成されているが、これらのアンプＡＭＰを、幾つかのグループに分けて定義する。
複数のアンプＡＭＰの第１グループ１Ｇは、第１フォトダイオードアレイＰＤＡ１に電気的に接続されたグループである。すなわち、アンプＡＭＰの第１グループ１Ｇは、第１半導体基板１上にパターニングされ設けられた第１配線群Ｗ１を介して、第１フォトダイオードアレイＰＤＡ１の各フォトダイオードにそれぞれ電気的に接続されている。第１半導体基板１の表層に形成されたウエル領域Ｐ１は、Ｘ軸に沿って延びており、フォトダイオードＰＤ１の一方の極（アノード）を構成し、画素領域Ｎ１は他方の極（カソード）を構成している。これらのアノード及びカソードには、第１配線群Ｗ１が接続され、フォトダイオード毎にそれぞれ基準電位ＶｒｅｆとアンプＡＭＰの反転入力端子（−）に接続されている。また、アンプＡＭＰの非反転入力端子（＋）には、外部電源Ｖｅｘｔが接続されている。（図２参照）
複数のアンプＡＭＰの第２グループ２Ｇは、第２フォトダイオードアレイＰＤＡ２に電気的に接続されたグループである。アンプＡＭＰの第２グループ２Ｇは、第１半導体基板１上にパターニングされ設けられた第２配線群Ｗ２、及び、この第２配線群Ｗ２にそれぞれ設けられたバンプを介して、第２フォトダイオードアレイＰＤＡ２の各フォトダイオードにそれぞれ電気的に接続されている。第２半導体基板２の表面上に絶縁層を介して形成された一対の共通配線ＣＷ２（１），ＣＷ２（２）（図３参照）は、第１導電型（Ｎ型）の半導体領域に電気的に接続され、Ｘ軸に沿って延びており、フォトダイオードＰＤ２の一方の極（カソード）を構成し、画素領域Ｐ２は他方の極（アノード）を構成している。これらのカソード及びアノードには、第２配線群Ｗ２が接続され、フォトダイオード毎にそれぞれアンプＡＭＰの非反転入力端子（＋）及び反転入力端子（−）に接続されている（図２参照）。
図２は、フォトダイオードアレイモジュールの回路図である。
図１及び図２を参照すると、アンプＡＭＰは、フォトダイオードアレイＰＤＡ１，ＰＤＡ２の両側に位置している。アンプＡＭＰの配列方向はＸ軸に平行であり、アンプのＡＭＰの双方のグループ１Ｇ，２ＧのアンプＡＭＰの配列方向は一致している。各フォトダイオードＰＤ１，ＰＤ２はＸ軸に沿って配列され、同一直線上に位置している。フォトダイオードＰＤ１，ＰＤ２の配列方向を基準として、一方の側に位置するアンプ群を１Ｇ１，２Ｇ１とし、他方の側に位置するアンプ群を１Ｇ２，２Ｇ２とする。ＰＤＡ２の場合は、フォトダイオードアレイとアンプの形成される基板が異なるため、アンプはＰＤＡ２の両側に配置される必要はなく、２つのグループに分けられればよい。
図３は、第２半導体基板２の斜視図である。図３に示す第２半導体基板２は、図１に示したものとは上下を反転させて示されている。また、図４は、図１に示したフォトダイオードアレイモジュールのＩＶ−ＩＶ矢印断面図、図５は、図４に示したフォトダイオードアレイモジュールの領域Ｖの拡大図である。
第２半導体基板２は、第１フォトダイオードアレイ（ＰＤＡ１）側の端部が段差部ＳＴＰを有している。段差部ＳＴＰは、図４又は図５を参照すると、第２半導体基板２の厚み方向（Ｚ軸）に沿った第１側面Ｓ１及び第２側面Ｓ２と、第１側面Ｓ１及び第２側面Ｓ２の境界に位置し第１半導体基板１に対向したテラス面ＳＴとを有している。第２半導体基板２の表面、裏面及びテラス面ＳＴはＸＹ面であり、第１側面Ｓ１及び第２側面Ｓ２は、共にＹＺ平面である。
図４に示すように、第１フォトダイオードアレイＰＤＡ１は、Ｘ軸方向に沿って整列した複数のフォトダイオードＰＤ１を備えており、第２フォトダイオードアレイＰＤＡ２も、Ｘ軸方向に沿って整列した複数のフォトダイオードＰＤ２を備えている。なお、図４は、図１に示したモジュールのＩＶ−ＩＶ矢印線断面図であるが、この断面は正確には、図３に示すように、ＩＶ−ＩＶ矢印線をジグザグに引いたＶＩ−ＶＩ矢印線の場合の断面である。
また、図６は、図１に示したフォトダイオードアレイモジュールのＶＩ−ＶＩ矢印断面図であり、図７は、図６に示したフォトダイオードアレイモジュールの領域ＶＩＩの拡大図である。
図４〜図７を参照すると、第１半導体基板１は、不純物濃度が高濃度の半導体基板１１と、半導体基板１１上に形成された光吸収層としてのエピタキシャル層１２と、エピタキシャル層１２内に形成され不純物濃度がエピタキシャル層１２よりも高濃度のウエル領域Ｐ１（図６参照）と、エピタキシャル層１２内に形成されたウエル領域Ｐ１内に形成された画素領域Ｎ１とを備えている。
表面のエピタキシャル層１２上には、ＳｉＯ２又はＳｉＮＸからなる絶縁層１３が形成されており、絶縁層１３に設けられたコンタクトホール内には、コンタクト電極Ｅ１１が埋め込まれ、コンタクト電極Ｅ１１にはパターニングされた配線Ｗ１が接続されている。図４及び図５では、コンタクト電極Ｅ１１と配線Ｗ１とを一体的に示している。実際に、共通の材料及び工程によって、コンタクト電極Ｅ１１と配線Ｗ１を製造することはできるが、これらは別の材料及び／又は工程によって製造されてもよい。
第１半導体基板１における各層の材料／導電型／厚み（範囲）／不純物濃度（範囲）は、以下の通りである。なお、Ｓｉに対するＮ型の不純物としては、５価の元素（Ｎ、Ｐ又はＡｓ）を用いることができ、Ｐ型の不純物としては、３価の元素（Ｂ又はＡｌ）を用いることができる。
・半導体基板１１：
Ｓｉ／Ｐ型／２００〜８００μｍ／１×１０１６〜１×１０１8ｃｍ−３
・エピタキシャル層１２：
Ｓｉ／Ｐ型／５〜２０μｍ／１×１０１５〜１×１０１７ｃｍ−３
・ウエル領域Ｐ１：
Ｓｉ／Ｐ型／１〜１０μｍ／１×１０１６〜１×１０１９ｃｍ−３
・画素領域Ｎ１：
Ｓｉ／Ｎ型／０．１〜２μｍ／１×１０１７〜１×１０２０ｃｍ−３
第１半導体基板１における各フォトダイオードＰＤ１は、第２導電型（Ｐ型）のウエル領域Ｐ１・エピタキシャル層１２と、ウエル領域Ｐ１・エピタキシャル層１２の第２半導体基板２側の面の表層側に位置する第１導電型（Ｎ型）の半導体からなる画素領域Ｎ１とを備えている。複数の画素領域Ｎ１は、Ｘ軸に沿って整列しており、第２半導体基板２の直下の領域に至る手前の位置まで断続的に配列している。Ｎ型の半導体領域Ｎ１とＰ型の半導体領域１２との界面はＰＮ接合を構成しており、ＰＮ接合界面から空乏層が広がっている。
フォトダイオードＰＤ１にバイアス電圧を印加しない状態では、空乏層は、ＰＮ接合面付近において正孔と電子が再結合することで発生しているので、空乏層の寸法は、正孔及び電子を供給する画素領域Ｎ１における不純物濃度とウエル領域Ｐ１における不純物濃度に依存する。空乏層は、光感応特性を有するので、この空乏層が、ノイズの発生する領域まで広がると、フォトダイオードＰＤ１の出力に、ノイズが重畳する虞がある。本例では、エピタキシャル層１２の直下には、エピタキシャル層１２よりも高い不純物濃度を有する半導体基板１１が位置しており、空乏層の広がりを抑制している。
また、アノードを構成するウエル領域Ｐ１は、図７に示されているが、ウエル領域Ｐ１上には絶縁層１３が位置しており、絶縁層１３に設けられたコンタクトホール内には、コンタクト電極Ｅ１２が埋め込まれており、アノードとなるウエル領域Ｐ１は、コンタクト電極Ｅ１２及びこれに接続された配線Ｗ１を介して、基準電位Ｖｒｅｆに接続されている（図２参照）。図７では、コンタクト電極Ｅ１２と配線Ｗ１とを一体的に示している。実際に、共通の材料及び工程によって、コンタクト電極Ｅ１２と配線Ｗ１を製造することはできるが、これらは別の材料及び／又は工程によって製造されてもよい。なお、同図には、コンタクト電極Ｅ１１（図５参照）から延びた配線Ｗ１が絶縁層１３上に位置している状態が示されており、コンタクト電極Ｅ１１はアンプＡＭＰの反転入力端子（−）に接続される（図２参照）。
また、第２半導体基板２は、不純物濃度が高濃度の半導体基板２１と、半導体基板２１上に形成されたバッファ層２２と、バッファ層２２上に形成された光吸収層２４と、光吸収層２４上に形成されたキャップ層２５とを有している。更に、第２半導体基板２は、キャップ層２５及び光吸収層２４内に形成された第２導電型（Ｐ型）の画素領域Ｐ２（図５参照）を備えている。
表面のキャップ層２５上には、ＳｉＯ２又はＳｉＮＸからなる絶縁層２６が形成されており、絶縁層２６に設けられたコンタクトホール内には、コンタクト電極Ｅ２１が埋め込まれ、コンタクト電極Ｅ２１にはパターニングされた配線Ｗ２が、バンプＢを介して、物理的及び電気的に接続されている。配線Ｗ２は、絶縁層１３上に位置している。
第２半導体基板２における各層の材料／導電型／厚み（範囲）／不純物濃度（範囲）は、以下の通りである。なお、ＩｎＧａＡｓ又はＩｎＰに対するＮ型の不純物としては、Ｓ又はＳｉを用いることができ、Ｐ型の不純物としては、Ｚｎを用いることができる。
・半導体基板２１：
ＩｎＰ／Ｎ型／１００〜１０００μｍ／１×１０１７〜１×１０２０ｃｍ−３
・バッファ層２２：
ＩｎＰ／Ｎ型／１〜１０μｍ／１×１０１７〜１×１０２０ｃｍ−３
・光吸収層２４：
ＩｎＧａＡｓ／Ｎ型／１〜７μｍ／１×１０１５〜１×１０１７ｃｍ−３
・キャップ層２５：
ＩｎＰ／Ｎ型／０．１〜２μｍ／１×１０１6〜１×１０１８ｃｍ−３
・画素領域Ｐ２：
ＩｎＰ／ＩｎＧａＡｓ／Ｐ型／０．１〜３μｍ／１×１０１７〜１×１０１９ｃｍ−３
第２半導体基板２における各フォトダイオードＰＤ２は、第１導電型（Ｎ型）の半導体領域２４，２５と、半導体領域２４，２５の第１半導体基板１に対向する面の表層側に位置する第２導電型（Ｐ型）の半導体からなる画素領域Ｐ２とを備えている。複数の画素領域Ｐ２は、Ｘ軸に沿って整列しており、第１半導体基板１側の端部に至る手前の位置まで断続的に配列している。Ｐ型の半導体領域Ｐ２とＮ型の半導体領域２４，２５との界面はＰＮ接合を構成しており、ＰＮ接合界面から空乏層が広がっている。
フォトダイオードＰＤ２にバイアス電圧を印加しない状態では、空乏層は、ＰＮ接合面付近において正孔と電子が再結合することで発生しているので、空乏層の寸法は、正孔及び電子を供給する画素領域Ｐ２における不純物濃度と半導体領域２４における不純物濃度に依存する。空乏層は、光感応特性を有するので、この空乏層が、ノイズの発生する領域まで広がると、フォトダイオードＰＤ２の出力に、ノイズが重畳する虞がある。特に、第２半導体基板２における第１フォトダイオードアレイ側の端部内には、ダイシング時にダメージが導入されているため、かかる箇所において発生するノイズを抑制することが好ましい。
フォトダイオードにおいては、空乏層の広がりを制御すると同時に、当該空乏層によって規定される接合容量を低下させることで、応答速度を向上させることができる。バッファ層２２と光吸収層２４の間にノンドープ層を用いることにすれば、空乏層の厚みは増加するので、接合容量は低下することになり、したがって、このデバイスでは応答速度を向上させることも可能となる。
本例では、光吸収層２４の直下(図面ではＺ軸正方向を第２半導体基板２に関する直下方向とする)には、光吸収層２４よりも高い不純物濃度を有するバッファ層２２及び半導体基板２１が位置しており、空乏層の厚み方向の広がりを抑制している。また、第２半導体基板２の端部において、ダイヤモンド製のダイシングブレードを使ってダイシングが行われるのは、空乏層の外側の領域である。すなわち、端部における第１側面Ｓ１は、エッチングにより形成されたものであり、この第１側面Ｓ１のＺ軸方向の深さは、光吸収層２４よりも深い位置に存在している。上記の例では、第１側面Ｓ１は、バッファ層２２に到達しているが、これは基板２１まで到達することとしてもよい。結晶欠陥密度の高い第２側面Ｓ２は、キャリア発生領域としての空乏層の外側に位置しているため、画素領域Ｐ２を基板端部に近接させたとしても、出力信号に混入するノイズ成分を抑制することができる。
特に、ダイシング時においては、側面にシェルクラックが入りやすく、これが大きな欠陥として機能するが、第２側面Ｓ２は画素領域Ｐ２からは離間した位置に存在するため、シェルクラックに起因する画素領域Ｐ２の欠けやノイズも抑制することができる。なお、シェルクラックが発生すると、電流が流れやすい範囲が、画素領域Ｐ２としての不純物拡散部分に近づき、エッチングを用いない場合には、シェルクラックの大きさによっては、この拡散部分とショートしたり、非常に近い位置になりバイアスをかけると空乏層がシェルクラック部分に達してしまうこともある。また、初期的にはシェルクラックと拡散領域の絶縁が保たれていても、湿度が高い環境下で水分がイオン化することで電気的にショートしやすくなり、寿命が短くなることが懸念される。一方、上記実施形態では、シェルクラックの発生位置が離間しているので、これらの不具合が抑制される。
第２半導体基板２の端部に位置するテラス面ＳＴは、第１側面Ｓ１の最深部に位置している。テラス面ＳＴの第２半導体基板２の第１半導体基板との対向面からの深さは、少なくとも第２フォトダイオードアレイの画素領域Ｐ２の深さよりも深い。テラス面ＳＴの深さが、画素領域Ｐ２よりも浅い場合には、結晶欠陥密度の高い第２側面Ｓ２が、画素領域Ｐ２の側方に隣接することとなり、ノイズが混入するからである。テラス面ＳＴは深い位置に存在するほど、ノイズの影響は少なくなるが、エッチング工程は、ダイシング工程よりも時間がかかるため、欠陥によるノイズの影響が小さくなる箇所からはダイシングを行って、基板を切断する。このように、第１側面Ｓ１は第２側面Ｓ２よりも第１半導体基板１に近い位置に存在しているが、エッチングを用いることで、第１側面Ｓ１内の結晶欠陥密度は、第２側面Ｓ２内の結晶欠陥密度よりも低くすることができ、ノイズを抑制して第１側面Ｓ１に画素領域Ｐ２を近接させることができるようになる。
第１側面Ｓ１から、画素領域Ｐ２までの最近接距離は、３μｍ以上に設定することが可能となる。
図３を参照して、第２半導体基板２の構造について詳説する。
第２フォトダイオードアレイＰＤＡ２のカソードを構成する第１導電型（Ｎ型）の半導体領域に電気的に接続される共通配線ＣＷ２（１），ＣＷ２（２）は、前記画素領域が複数配列されている方向に延びた第１共通配線ＣＷ２（１）と、第１共通配線ＣＷ２（１）に対して平行に延びた第２共通配線ＣＷ２（２）とを備えている。
また、カソードを構成する第１導電型の半導体領域２２，２４，２５は、図７にも示されているが、半導体領域としてのキャップ層２５上には絶縁層２６が位置しており、絶縁層２６に設けられたコンタクトホール内には、コンタクト電極Ｅ２２が埋め込まれており、半導体領域は、コンタクト電極Ｅ２２及びこれにバンプＢを介して接続された配線Ｗ２を介して、アンプＡＭＰの非反転入力端子（＋）に接続されている（図２参照）。なお、同図には、コンタクト電極Ｅ２１（図５参照）から延びた配線Ｗ２が絶縁層１３上に位置している状態が示されており、コンタクト電極Ｅ２１はアンプＡＭＰの反転入力端子（−）に接続される（図２参照）。この縦断面構造は、ウエル領域Ｐ１（１）（図１参照）及び第１共通配線ＣＷ２（１）（図３参照）を通る断面であるが、ウエル領域Ｐ１（２）（図１参照）及び第２共通配線ＣＷ２（２）（図３参照）を通る断面構造も同一である。
再び、図３を参照すると、画素領域Ｐ２は、第１共通配線ＣＷ２（１）と第２共通配線ＣＷ２（２）との間の領域に位置している。なお、アンプＡＭＰは、第１半導体基板１に形成されている。
図１〜図３を参照すると、第１半導体基板１におけるアンプＡＭＰの第２グループ２Ｇは、第１外側アンプ群２Ｇ１と、第２外側アンプ群２Ｇ２とを備えている。第１外側アンプ群２Ｇ１は、第１共通配線ＣＷ２（１）及び第２共通配線ＣＷ２（２）間の領域（図３参照）よりも外側に位置している。同様に、第２外側アンプ群２Ｇ２は、第１共通配線ＣＷ２（１）及び第２共通配線ＣＷ２（２）間の領域よりも外側に位置している。
第１外側アンプ群２Ｇ１は、第２共通配線ＣＷ２（２）よりも、第１共通配線ＣＷ２（１）に近い位置に配置され、第２外側アンプ群２Ｇ２は、第１共通配線ＣＷ２（１）よりも、第２共通配線ＣＷ２（２）に近い位置に配置されている。
画素領域Ｐ２は、その配列方向（Ｘ軸）に沿って、第１外側アンプ群２Ｇ１及び第２外側アンプ群２Ｇ２の一方の端子（−）に、交互に、電気的に接続されている。すなわち、図３の左から１番目の画素領域Ｐ２は、第２外側アンプ群２Ｇ２のアンプＡＭＰの反転端子（−）に接続され、２番目の画素領域Ｐ２は、第１外側アンプ群２Ｇ１のアンプＡＭＰの反転端子（−）に接続され、３番目の画素領域Ｐ２は、第２外側アンプ群２Ｇ２のアンプＡＭＰの反転端子（−）に接続され、４番目の画素領域Ｐ２は、第１外側アンプ群２Ｇ１のアンプＡＭＰの反転端子（−）に接続されている。ＭＯＤ（Ｎ，２）＋１＝ｋとすると、左からＮ番目の画素領域Ｐ２は、第ｋ外側アンプ群２ＧｋのアンプＡＭＰの反転端子（−）に接続されている。なお、ＭＯＤ（Ｎ，２）は、Ｎを２で割ったときの余りを示す演算子である。
また、第１外側アンプ群２Ｇ１の他方の端子（＋）及び第２外側アンプ群２Ｇ２の他方の端子（＋）は、それぞれ共通配線ＣＷ２（１）、ＣＷ２（２）に電気的に接続されている。アンプＡＭＰとフォトダイオードＰＤ２の各領域との接続はパターニングされた配線Ｗ２を用いる。
上述の構造においては、各画素領域Ｐ２の両側にアンプＡＭＰが位置しているので、画素領域Ｐ２の配列方向の単位長さ当たりに配置されているアンプ数を増加させることができ、画素領域Ｐ２のピッチを狭くして、分解能を上げることができる。
なお、上述の画素領域とアンプの接続構成は、第１半導体基板１においても同様である。図１を参照して、第１半導体基板１の構造についても詳説する。
第１フォトダイオードアレイＰＤＡ１のアノードを構成するＰ型のウエル領域Ｐ１は、複数の画素領域Ｎ１を含むだけの大きさを備えている。
カソードとなるＮ型の画素領域Ｎ１は、ウエル領域Ｐ１の領域の中に位置している。画素領域Ｎ１と同様に、アンプＡＭＰも、第１半導体基板１に形成されている。
図１及び図２を参照すると、第１半導体基板１におけるアンプＡＭＰの第１グループ１Ｇは、第１外側アンプ群１Ｇ１と、第２外側アンプ群１Ｇ２とを備えている。第１外側アンプ群１Ｇ１は、ウエル領域Ｐ１の領域（図１参照）よりも外側に位置している。同様に、第２外側アンプ群１Ｇ２は、ウエル領域Ｐ１の領域よりも外側に位置している。
第１外側アンプ群１Ｇ１は、第２ウエル電極群ＣＷ１（２）よりも、第１ウエル電極群ＣＷ１（１）に近い位置に配置され、第２外側アンプ群１Ｇ２は、第１ウエル電極群ＣＷ１（１）よりも、第２ウエル電極群ＣＷ１（２）に近い位置に配置されている。電極群ＣＷ１（１），ＣＷ（２）は、電極Ｅ１２と共通するものであり、基準電位Ｖｒｅｆが与えられる。
画素領域Ｎ１は、その配列方向（Ｘ軸）に沿って、第１外側アンプ群１Ｇ１及び第２外側アンプ群１Ｇ２の一方の端子（−）に、交互に、電気的に接続されている（図２参照）。すなわち、図２の第１グループ１において左から１番目の画素領域Ｎ１は、第２外側アンプ群１Ｇ２のアンプＡＭＰの反転端子（−）に接続され、２番目の画素領域Ｎ１は、第１外側アンプ群１Ｇ１のアンプＡＭＰの反転端子（−）に接続され、３番目の画素領域Ｎ１は、第２外側アンプ群１Ｇ２のアンプＡＭＰの反転端子（−）に接続され、４番目の画素領域Ｎ１は、第１外側アンプ群１Ｇ１のアンプＡＭＰの反転端子（−）に接続されている。ＭＯＤ（Ｎ，２）＋１＝ｋとすると、左からＮ番目の画素領域Ｎ１は、第ｋ外側アンプ群１ＧｋのアンプＡＭＰの反転端子（−）に接続されている。なお、ＭＯＤ（Ｎ，２）は、Ｎを２で割ったときの余りを示す演算子である。
また、第１外側アンプ群１Ｇ１の他方の端子（＋）及び第２外側アンプ群１Ｇ２の他方の端子（＋）は、それぞれ外部電源Ｖｅｘｔに電気的に接続されている（図２参照）。アンプＡＭＰとフォトダイオードＰＤ１の各領域との接続はパターニングされた配線Ｗ１を用いる。
上述の構造においては、各画素領域Ｎ１の両側にアンプＡＭＰが位置しているので、画素領域Ｎ１の配列方向の単位長さ当たりに配置されているアンプ数を増加させることができ、画素領域Ｎ１のピッチを狭くして、分解能を上げることができる。
また、上述の構造において、全ての各アンプＡＭＰの出力は端子Ｔから取り出すことができるが、各端子Ｔは、複数の端子Ｔからのパラレル出力をシリアル出力に変換する回路（シフトレジスタ）に接続することもできる。また、図２に示すように、各アンプＡＭＰの入出力端子間には、キャパシタＣが介在しており、出力された電荷を電圧に変換することができる。すなわち、アンプＡＭＰは、チャージアンプであり、また、アンプＡＭＰはオペアンプであって、２つの入力端子間は仮想短絡している。したがって、各フォトダイオードＰＤ１，ＰＤ２は、ゼロバイアス駆動することができ、空乏層の余分な広がりを抑制することができる。オペアンプの構造としては、ＣＭＯＳを用いたものなど、様々な形式のものを利用することができる。
上述のように、第１フォトダイオードアレイＰＤＡ１では、半導体基板がＳｉからなるため、半導体基板内で発生するノイズが少なく、したがって、外部電源電位に対するフォトダイオードＰＤ１のカソード電位の変動を増幅するようにオペアンプにフォトダイオードＰＤ１を接続し、構造を単純化した。一方、第２フォトダイオードアレイＰＤＡ２は、化合物半導体からなるため、半導体基板内で発生するノイズが多くなり、したがって、ノイズ低減効果のある差動増幅を行うことが好ましい。もちろん、差動増幅の構成は、第１フォトダイオードアレイＰＤＡ１にも適用することができる。以下、このような構造の場合のアンプＡＭＰの一例について説明する。
図１４は、アンプＡＭＰの一例を示す回路図である。
上述のフォトダイオードＰＤ（ＰＤ２）のアノードは、反転入力端子（−）に接続されており、カソードは非反転入力端子（＋）に接続されている。Ｐチャネルの電界効果トランジスタＰＭＯＳとＮチャネルの電界効果トランジスタＮＭＯＳとを図示の如く接続するとオペアンプが構成され、オペアンプには電源ラインＶｄｄとグランド電位が接続され、グランド電位に隣接するＮＭＯＳ（３）、ＮＭＯＳ（４）のゲートにはバイアス電位Ｖｂｉａｓが加えられ、定電流源として機能している。フォトダイオードＰＦの両端間に発生した電位差は、差動対（ＮＭＯＳ（１）、ＮＭＯＳ（２））によって検出され、カレントミラー回路（ＰＭＯＳ（１）、ＰＭＯＳ（２））から、他方のトランジスタよりも大きな電流が供給され、入力電位差が後段の増幅回路（ＰＭＯＳ（３）、ＮＭＯＳ（４）に伝達され、増幅されて端子Ｔより出力される。なお、フォトダイオード、アンプ及びキャパシタの製造方法は、通常の方法を用いればよい。もちろん、この差動増幅の構成は、フォトダイオードＰＤがＰＤ１である場合においても採用することができる。
上記フォトダイオードアレイモジュールによれば、第１半導体基板１と、第２半導体基板２とは、材料が異なるため、これに形成される第１フォトダイオードアレイＰＤＡ１及び第２フォトダイオードアレイＰＤＡ２は、互いに異なる波長帯域の入射光に対して感度を有する。上述の材料の場合、第１フォトダイオードアレイＰＤＡ１はＳｉを光吸収層として備え、第２フォトダイオードアレイＰＤＡ２はＩｎＧａＡｓを光吸収層として備えているので、それぞれ、波長１９０ｎｍ〜１０００ｎｍ、５００ｎｍ〜２６００ｎｍに感度を有する。
なお、図５に示すように、第２半導体基板２の裏面から画素領域Ｐ２までの距離ｔ２は、第１半導体基板１の裏面から画素領域Ｐ１までの距離ｔ１よりも短く、第２半導体基板２側から入射した光が、第２半導体基板２を透過し、十分に画素領域Ｐ１近傍の空乏層に入射する構成となっている。
図１に示すように、フォトダイオードアレイＰＤＡ１，ＰＤＡ２の各フォトダイオードＰＤ１，ＰＤ２は、アンプＡＭＰに接続されているため、フォトダイオードＰＤ１，ＰＤ２の出力は増幅して外部に出力される。ここで、第１半導体基板１のフォトダイオードＰＤ１の出力は、第１配線群Ｗ１と、第１グループ１ＧのアンプＡＭＰを介して、外部に取り出される。
第２半導体基板２のフォトダイオードの出力は、バンプ（Ｂ）及び第２配線群Ｗ２を介して、第２グループ２ＧのアンプＡＭＰに入力され、これらのアンプＡＭＰを介して外部に取り出される。ここで、第２半導体基板２の端部は、段差部ＳＴＰを有している。段差部ＳＴＰは、第１半導体基板１に近い第１側面Ｓ１と、第１半導体基板１から遠い第２側面Ｓ２とを備えているが、第１側面Ｓ１の結晶欠陥密度は第２側面Ｓ２の結晶欠陥密度に対して相対的に低いため、第２フォトダイオードアレイＰＤＡ２に対する悪影響は少なくなる。
図８は、第２半導体基板２の段差部の効果について説明するための図である。
第２側面Ｓ２と第２フォトダイオードアレイＰＤＡ２の最近接フォトダイオード（画素領域Ｐ２）との間を近づけても、このフォトダイオードの出力の劣化が抑制されるため、当該フォトダイオードを除去する必要がない。したがって、かかる構造において、モジュール当たりのフォトダイオード数の減少を抑制することができる。
すなわち、上述の実施形態では、図８（Ａ）に示すように、深い位置までエッチングを行った後、ダイシングを行っている。この場合、多量の結晶欠陥（バツ印で示す）は、矢印Ｄで示すように、第２側面Ｓ２内に導入されるが、ここは空乏層の外側の位置であり、画素領域Ｐ２への影響は軽微である。一方、エッチングを行わない場合には、図８（Ｂ）に示すように、多量の結晶欠陥は、矢印Ｄで示すように、側面の全域において、導入されることとなり、この結晶欠陥に起因して、側面に近接する画素領域Ｐ２にノイズが混入することになる。図８（Ｃ）に示すように、切断面を著しく離隔した場合、多量の結晶欠陥は矢印Ｄのように側面の全域に導入されるが、画素領域Ｐ２への影響は小さくなる。しかしながら、このような場合には第１半導体基板を著しく離間して配置しなくてはならず、空間的に連続的な撮像を行うことができなくなる。
次に、製造方法について説明する。
このフォトダイオードアレイモジュールの製造方法においては、まず、図１に示したように、複数のアンプＡＭＰが形成され、第１半導体材料からなる第１半導体基板１と、第１半導体基板１に貼り合わせられるべき第２半導体材料からなる第２半導体基板２とを用意する。
次に、この第１半導体基板１に、第１フォトダイオードアレイＰＤＡ１を形成する。第１フォトダイオードアレイＰＤＡ１は、半導体基板１１に、エピタキシャル層１２を成長させた後、フォトリソグラフィー技術を用い、その画素形成予定領域を含むようなウエル領域内にＰ型の不純物を拡散し、アノードとしてのウエル領域Ｐ１を形成し、その画素形成予定領域内にＮ型の不純物を拡散し、カソードとしての画素領域Ｎ１を形成する。しかる後、熱酸化又はＣＶＤ法によって、絶縁層１３をエピタキシャル層１２上に形成し、これにコンタクトホールを空けて、内部にコンタクト電極Ｅ１１，Ｅ１２を形成する。
しかる後、コンタクト電極Ｅ１１，Ｅ１２とアンプＡＭＰの入力端子や基準電位Ｖｒｅｆとを接続したり、或いはアンプＡＭＰと外部電源Ｖｅｘｔとを接続する配線Ｗ１をアルミニウムなどでパターニングし、フォトダイオードアレイが形成された第１半導体基板１が完成する。もちろん、第１半導体基板１はウェハ内に複数形成されるものであるが、形成後にダイシングを行うことで、図１に示した第１半導体基板１をウェハから分離する。
第２半導体基板２の製造方法も、第１半導体基板１と同様であり、半導体基板２１上に、バッファ層２２、光吸収層２４、キャップ層２５を順次成長させる。成長には、有機金属気相成長法（ＭＯＣＶＤ）法を用いることができる。ＩｎＰ又はＩｎＧａＡｓを成長する際の原料ガスとしては、トリメチルインジウム（ＴＭＩ）、トリメチルガリウム（ＴＭＧａ）、トリメチルアルシン（ＴＭＡｓ）を用いることができる。
しかる後、第２半導体基板２の第１半導体基板１と対向する面の表層側に位置する第２導電型（Ｐ型）の画素領域Ｐ２を形成し、第２フォトダイオードアレイＰＤＡ２を形成する。すなわち、フォトリソグラフィー技術を用い、その画素形成予定領域内にＰ型の不純物を拡散し、アノードとしての画素領域Ｐ２を形成する。しかる後、ＣＶＤ法によって、絶縁層１３をキャップ層２５上に形成し、これにコンタクトホールを空けて、内部にコンタクト電極Ｅ２１、Ｅ２２を形成する。しかる後、コンタクト電極Ｅ２１、Ｅ２２をと、アンプＡＭＰの入力端子(−，＋)とを接続する配線Ｗ２をアルミニウムなどでパターニングし、フォトダイオードアレイが形成された第２半導体基板２が完成する。カソード側の各電極は共通配線を用いて接続する。
もちろん、第２半導体基板２は、図１３に示すように、ウェハＷ内に複数形成されるものである。
なお、上記の如く、第１半導体基板１上に絶縁層１３を介して第１及び第２配線群Ｗ１，Ｗ２を形成することで、第１配線群Ｗ１を介して第１フォトダイオードアレイＰＤＡ１の各画素領域とアンプＡＭＰの第１グループ１Ｇが電気的に接続され、第２配線群Ｗ２とアンプＡＭＰの第２グループ２Ｇが電気的に接続される。すなわち、第１半導体基板１と第２半導体基板２とを貼り合わせ、第２配線群Ｗ２上にバンプＢを介して、第２フォトダイオードアレイを配置し、第２配線群Ｗ２と第２フォトダイオードの画素領域Ｐ２のそれぞれとを電気的に接続する。
このウェハＷは、各素子の形成後にエッチング及びダイシングを行うことで、図１に示した第２半導体基板２をウェハから分離する。このエッチング及びダイシングは、図１３に示すように、第２半導体基板２の長手方向（Ｘ軸）は、ダイシングラインＤＬ１０〜ＤＬ１５に沿ってダイシングを行い、短手方向（Ｙ軸）は、第１半導体基板と隣接する箇所のみエッチングラインＥＬ１，ＥＬ２，ＥＬ３を設定し、エッチングラインＥＬ１，ＥＬ２，ＥＬ３に重ねるようにダイシングラインＤＬ１〜ＤＬ３を設定する。すなわち、エッチングラインＥＬ１，ＥＬ２，ＥＬ３に沿ってエッチングを行った後、このラインＤＬ１〜ＤＬ３に沿ってダイシングを行い、段差部を形成する。隣接しない箇所については、Ｙ軸方向のダイシングラインＤＬ０を別途設定することができる。
図９は、第２半導体基板２の段差部の形成工程を示す図である。
第２半導体基板２を含むウェハの表面にレジストＲを塗布し、エッチングラインに沿って、レジストＲが開口するように露光及び現像を行う（図９（Ａ））。これにより、レジストＲにライン状の開口Ｈ１が形成されることになる。次に、レジストＲをマスクとして、表面の絶縁膜２６をエッチングする（図９（Ｂ））。このエッチングは、フッ酸水溶液を用いたウエットエッチングであってもよいし、塩素系エッチングガスを用いたドライエッチングであってもよい。ここでは、エッチングにウエットエッチングを用いる。
次に、レジストＲ及び絶縁膜２６をマスクとして、化合物半導体のエッチングを行う。このエッチングでは、第２半導体基板２を含むウェハを第２フォトダイオードアレイの画素領域Ｐ２の深さよりも深い位置まで、本例ではバッファ層２２に到達するまでエッチングする(図９（Ｃ）)。ここでは、エッチングにウエットエッチングを用いる。ＩｎＰのエッチング液としては、例えば塩酸と燐酸の混合液、或いは、塩酸水溶液、臭酸系エッチング液、ブロムメタノール等、通常用いられるエッチング液を用いることができる。ＩｎＧａＡｓやＩｎＧａＡｓＰのエッチング液としては、例えばクエン酸系のエッチング液（クエン酸、過酸化水素、水の混合液）や、硫酸系エッチング液（硫酸、過酸化水素、水の混合液）など、通常用いられるエッチング液を用いることができる。これにより、開口Ｈ１で規定されるエッチング溝が、第２半導体基板２の一側面（Ｓ１）を含んで形成される。
更に、エッチング溝の最深部を、ダイシングラインに沿って、ダイシングすることで、第２半導体基板２をウェハから分離する(図９（Ｄ）)。なお、ダイシングは、半導体基板２１の途中まで行い、分離の際には、半導体基板をエキスパンドテープに貼り付け、これを伸ばすことで、分離を行うが、もちろん、基板裏面に至るまでダイシングを行ってもよい。
図５に示した第１側面Ｓ１は、第２半導体基板２をその厚み方向にエッチングすることによって形成された面であり、第２側面Ｓ２は、第２半導体基板２をその厚み方向にダイシングすることによって形成された面である。エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。
この方法によれば、第２半導体基板２をエッチングした後に、そのエッチング溝の最深部をダイシングすることで、第２半導体基板２をウェハから分離している。エッチングによって現れる第１側面Ｓ１（図５参照）内の結晶欠陥密度は、ダイシングによって現れる第２側面Ｓ２（図５参照）内の結晶欠陥密度よりも小さい。第２半導体基板２の端部に位置するフォトダイオード（画素領域Ｐ２）は、ノイズの影響を受けず、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。
図１０は、バンプ近傍の構造を示す図である。
半導体領域Ｐ２（或いはキャップ層２５）上には絶縁層２６が形成されているが、絶縁層２６にはコンタクトホールが形成され、内部にコンタクト電極Ｅ２１（又はＥ２２）が形成されている。ここで、コンタクト電極（アンダーバンプメタル）Ｅ２１（又はＥ２２）とバンプＢとの間には、感光性のポリイミドなどからなる樹脂層Ｊが介在している。樹脂層Ｊにより、バンプＢの近傍の断線や電界集中を抑制することができる。なお、バンプは半田材料からなり、コンタクト電極はＴｉ、ＰｔやＡｕなどの金属からなる。また、第１半導体基板と第２半導体基板の接着時においては、バンプＢは、第２半導体基板のみではなく、第１半導体基板１上に形成された配線上にも設けられ、一対のバンプが対向した状態で、バンプの溶融・接着が行われる。
図１１は、樹脂層を備えたフォトダイオードアレイモジュールの断面図である。
また、このフォトダイオードアレイモジュールは、第１半導体基板１と第２半導体基板２との間に介在する樹脂層ＲＧを更に備えている。この場合、第１半導体基板１と第２半導体基板との間の接着強度を高めることができる。この場合の製法は、第１半導体基板１と第２半導体基板２との間に樹脂層ＲＧを介在させる工程を更に備えることとなり、第１及び第２半導体基板の接着強度を高めることができる。樹脂層ＲＧは、基板の貼り合わせ前に基板間に導入してもよいが、貼り合わせ後に導入してもよい。
樹脂材料としては、エポキシ系樹脂を用いることができる。
但し、樹脂層ＲＧが、第１半導体基板１の方に流れ出した場合には、第１半導体基板１における光検出の精度が劣化する。
図１２は、堰き止め部材を備えたフォトダイオードアレイモジュールの断面図である。
このフォトダイオードアレイモジュールでは、樹脂層ＲＧの形成時において、樹脂層ＲＧの材料が固化する前の流動を抑制する堰き止め部材ＳＰを第１半導体基板１上に予め配置しておくこととした。樹脂層ＲＧの形成後に樹脂は固化する。樹脂層ＲＧがある場合には、光の減衰が生じる可能性があるが、アルミニウムなどかなる線状の堰き止め部材ＳＰがある場合には、第１フォトダイオードアレイへの樹脂の進入を抑制することができる。
この場合の製造方法は、第１半導体基板１上に堰き止め部材ＳＰを形成する工程と、樹脂層ＲＧの形成時において、樹脂層ＲＧの材料を、第１半導体基板１と第２半導体基板２との間に介在させ、堰き止め部材ＳＰによって樹脂層の材料の流動を抑制する工程と、樹脂層ＲＧの材料を固化させる工程とを備える。この場合、堰き止め部材ＳＰが樹脂層の材料の流動を抑制するため、第１フォトダイオードアレイＰＤＡ１への樹脂の進入を抑制することができ、第１フォトダイオードアレイＰＤＡ１における光の減衰を抑制することができる。
以上のように、エッチングによって現れる側面内の結晶欠陥密度は、ダイシングによって現れる側面内の結晶欠陥密度よりも小さい。第２半導体基板２の端部に位置するフォトダイオードは、取り除く必要が無いので、フォトダイオード数の減少を抑制することができる。また、第１半導体基板１と第２半導体基板２の受光部のピッチは一定で連続しているため、これと分光器と組み合わせることで、連続したスペクトルを得ることができる。
以上では、Ｐ型の第１半導体基板に形成されるフォトダイオードアレイをＰ型のエピタキシャル層中に形成したＰ型のウエル領域と、ウエル領域内に形成されたＮ型の拡散層で形成されるフォトダイオードで構成したが、導電型を逆にしてもかまわないし、ウエル領域を作成せずに、エピタキシャル層中に反対の導電型の拡散層を直接形成してフォトダイオードとしてもかまわない。
また、第２半導体基板においては、カソードの取り出しは、キャップ層上に形成した絶縁層にコンタクトホールをあけて、コンタクト電極を直接キャップ層にコンタクトさせているが、コンタクト抵抗を減らすため、コンタクトホールを空けたあとに拡散層を形成してもよいし、キャップ層をエッチングで除去してバンプで光吸収層に接続してもよい。光吸収層への接続の際にコンタクト抵抗を減らすために拡散層を形成してもよいし、バッファ層や第２半導体基板までエッチングして、直接接続してもよい。
また、第１半導体基板上に形成される第１フォトダイオードアレイとアンプの接続は、フォトダイオードのカソードをアンプの反転入力（−）に接続し、アノードを基準電位Ｖｒｅｆに接続、アンプの非反転入力（＋）を外部電源に接続してシングルアンプの形式としているが、これはあくまでも一例にすぎない。第２半導体基板上に形成される第２フォトダイオードアレイとアンプの接続は、フォトダイオードのアノードをアンプの反転入力（−）に、カソードを非反転入力（＋）と共通配線ＣＷ２（１）、ＣＷ２（２）に接続し、差動アンプの形式としているが、これもあくまでも一例にすぎない。共通配線ＣＷ２（１）、ＣＷ２（２）は外部電源に接続してもよい。第１フォトダイオードアレイで、差動アンプの形式としてもよいし、第２フォトダイオードアレイで、シングルアンプの形式としてもよい。シングルアンプの場合はフォトダイオードにバイアス電圧（逆バイアス電圧）を印加できるという利点があるし、差動アンプの場合は、フォトダイオードをゼロバイアスとできる利点がある。
また、アンプは反転入力と出力の間に容量を有するチャージアンプとなっているが、リセットのため、容量に並列にリセットスイッチとしてトランジスタを設けることが好ましい。また、アンプからの出力は端子Ｔから取り出すが、アンプ出力と端子Ｔの間に出力を端子Ｔに接続するしないを決めるスイッチを設けてもよい。
１…第１半導体基板、２…第２半導体基板、ＰＤ１，ＰＤ２…フォトダイオード、Ｐ１，Ｐ２…画素領域、ＳＴＰ…段差部、Ｓ１…第１側面、Ｓ２…第２側面。

Claims (8)

  1. 複数のアンプが形成され、第１半導体材料からなる第１半導体基板と、
    前記第１半導体基板に貼り合わせられ、前記第１半導体材料とは異なる第２半導体材料からなる第２半導体基板と、
    を備え、
    前記第２半導体基板側から光が入射するフォトダイオードアレイモジュールであって、
    前記第１半導体基板は第１フォトダイオードアレイを有し、
    前記第２半導体基板は前記第１半導体基板に対向する面側に第２フォトダイオードアレイを有し、
    複数の前記アンプの第１グループは、前記第１半導体基板に設けられた第１配線群を介して、前記第１フォトダイオードアレイの各フォトダイオードにそれぞれ電気的に接続されており、
    複数の前記アンプの第２グループは、前記第１半導体基板に設けられた第２配線群、及び、この第２配線群にそれぞれ設けられたバンプを介して、前記第２フォトダイオードアレイの各フォトダイオードにそれぞれ電気的に接続されており、
    前記第２半導体基板における、前記第１フォトダイオードアレイ側の端部は段差部を有しており、
    前記段差部は、
    前記第２半導体基板の厚み方向に沿った第１側面及び第２側面と、
    前記第１側面及び前記第２側面の境界に位置し前記第１半導体基板に対向したテラス面と、
    を有しており、
    前記第２フォトダイオードアレイを構成する各フォトダイオードは、
    第１導電型の半導体領域と、
    前記第２半導体基板の前記第１半導体基板と対向する面の表層側に位置する第２導電型の画素領域と、
    を備えており、
    前記テラス面の前記第２半導体基板の前記第１半導体基板との対向面からの深さは、前記第２フォトダイオードアレイの前記画素領域の深さよりも深く、
    前記第１側面は、前記第２側面よりも前記第１半導体基板に近く、
    前記第１側面内の結晶欠陥密度は、前記第２側面内の結晶欠陥密度よりも低い、
    ことを特徴とするフォトダイオードアレイモジュール。
  2. 前記第１側面は、前記第２半導体基板をその厚み方向にエッチングすることによって形成された面であり、
    前記第２側面は、前記第２半導体基板をその厚み方向にダイシングすることによって形成された面である、
    ことを特徴とする請求項１に記載のフォトダイオードアレイモジュール。
  3. 前記第１半導体基板における前記アンプの第２グループは、
    第１外側アンプ群と、
    第２外側アンプ群と、
    を備えており、
    前記画素領域は、その配列方向に沿って、前記第１及び前記第２外側アンプ群の一方の端子に、交互に、電気的に接続されている、
    ことを特徴とする請求項１又は２に記載のフォトダイオードアレイモジュール。
  4. 前記第１半導体基板と前記第２半導体基板との間に介在する樹脂層を更に備えることを特徴とする請求項１乃至３のいずれか１項に記載のフォトダイオードアレイモジュール。
  5. 前記樹脂層の形成時において、前記樹脂層の材料が固化する前の流動を抑制する堰き止め部材を前記第１半導体基板上に更に備え、形成後に前記樹脂は固化することを特徴とする請求項４に記載のフォトダイオードアレイモジュール。
  6. 複数のアンプが形成され、第１半導体材料からなる第１半導体基板と、
    前記第１半導体基板に貼り合わせられ、第２半導体材料からなる第２半導体基板と、
    を備え、
    前記第２半導体基板側から光が入射するフォトダイオードアレイモジュールの製造方法であって、
    前記第１半導体基板に第１フォトダイオードアレイを形成する工程と、
    前記第２半導体基板に第２フォトダイオードアレイを形成する工程と、
    前記第１半導体基板上に絶縁層を介して第１及び第２配線群を形成することで、前記第１配線群を介して前記第１フォトダイオードアレイの各画素領域と前記アンプの第１グループを電気的に接続すると共に、前記第２配線群と前記アンプの第２グループを電気的に接続する工程と、
    前記第２半導体基板を含むウェハを前記第２フォトダイオードアレイの画素領域の深さよりも深い位置までエッチングし、前記第２半導体基板の一側面を含むエッチング溝を形成する工程と、
    前記エッチング溝の最深部を、ダイシングすることで、前記第２半導体基板を前記ウェハから分離する工程と、
    前記第１半導体基板と前記第２半導体基板とを貼り合わせ、前記第２配線群上にバンプを介して、前記第２フォトダイオードアレイを配置し、前記第２配線群と前記第２フォトダイオードの前記画素領域のそれぞれとを電気的に接続する工程と、
    を備えることを特徴とするフォトダイオードアレイモジュールの製造方法。
  7. 前記第１半導体基板と前記第２半導体基板との間に樹脂層を介在させる工程を、更に備えることを特徴とする請求項６に記載のフォトダイオードアレイモジュールの製造方法。
  8. 前記第１半導体基板上に堰き止め部材を形成する工程と、
    前記樹脂層の形成時において、前記樹脂層の材料を、前記第１半導体基板と前記第２半導体基板との間に介在させ、前記堰き止め部材によって前記材料の流動を抑制する工程と、
    前記樹脂層の材料を固化させる工程と、
    を備えることを特徴とする請求項７に記載のフォトダイオードアレイモジュールの製造方法。
JP2011079290A 2011-03-31 2011-03-31 フォトダイオードアレイモジュール及びその製造方法 Expired - Fee Related JP5486541B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011079290A JP5486541B2 (ja) 2011-03-31 2011-03-31 フォトダイオードアレイモジュール及びその製造方法
US14/005,872 US9496298B2 (en) 2011-03-31 2012-03-27 Photodiode array module and method for manufacturing same
EP12764290.8A EP2693480B1 (en) 2011-03-31 2012-03-27 Photodiode array module and method for manufacturing same
PCT/JP2012/057993 WO2012133447A1 (ja) 2011-03-31 2012-03-27 フォトダイオードアレイモジュール及びその製造方法
TW101111585A TWI523215B (zh) 2011-03-31 2012-03-30 Photodiode array module and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011079290A JP5486541B2 (ja) 2011-03-31 2011-03-31 フォトダイオードアレイモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012216584A JP2012216584A (ja) 2012-11-08
JP5486541B2 true JP5486541B2 (ja) 2014-05-07

Family

ID=46931161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011079290A Expired - Fee Related JP5486541B2 (ja) 2011-03-31 2011-03-31 フォトダイオードアレイモジュール及びその製造方法

Country Status (5)

Country Link
US (1) US9496298B2 (ja)
EP (1) EP2693480B1 (ja)
JP (1) JP5486541B2 (ja)
TW (1) TWI523215B (ja)
WO (1) WO2012133447A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128952B2 (en) * 2016-01-05 2018-11-13 Morton Photonics Silicon photonics receive phased array sensors
JP2017127976A (ja) * 2016-01-18 2017-07-27 株式会社小森コーポレーション 印刷機
US10145734B2 (en) * 2016-08-22 2018-12-04 Semiconductor Components Industries, Llc Methods and apparatus for a light sensor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222973A (ja) * 1988-07-12 1990-01-25 Mitsubishi Electric Corp 固体撮像装置
JPH0667114A (ja) 1992-08-18 1994-03-11 Fujitsu Ltd 固体撮像素子
JPH09304182A (ja) 1996-05-20 1997-11-28 Satake Eng Co Ltd 穀粒色彩選別機
AU3837200A (en) 1999-04-13 2000-11-14 Hamamatsu Photonics K.K. Semiconductor device
JP2001345999A (ja) * 2000-03-27 2001-12-14 Toshiba Corp センサチップおよび画像読み取りセンサおよび電子機器
US6483116B1 (en) * 2000-04-25 2002-11-19 Innovative Technology Licensing, Llc High performance ultraviolet imager for operation at room temperature
JP4139051B2 (ja) * 2000-06-28 2008-08-27 富士フイルム株式会社 リニアイメージセンサチップおよびリニアイメージセンサ
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
JP4579489B2 (ja) * 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
JP2004119602A (ja) * 2002-09-25 2004-04-15 Rohm Co Ltd 半導体チップ、光半導体モジュール、および半導体チップの製造方法
JP2005252411A (ja) * 2004-03-01 2005-09-15 Sharp Corp 固体撮像装置および電子情報機器
EP1763075A1 (en) * 2005-09-13 2007-03-14 Irvine Sensors Corporation Method for precision integrated circuit DIE singulation using differential etch rates
JP2007184355A (ja) * 2006-01-05 2007-07-19 Canon Inc 半導体装置、光電変換装置、これらの製造方法、及びマルチチップ型イメージセンサ
JP2010050417A (ja) * 2008-08-25 2010-03-04 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法および検出装置
FR2938973B1 (fr) * 2008-11-27 2011-03-04 Sagem Defense Securite Cellules matricielles photosensibles dans l'infrarouge a base d'antimoniure sur substrat optiquement transparent et procede de fabrication associe

Also Published As

Publication number Publication date
EP2693480B1 (en) 2019-03-20
US20140008754A1 (en) 2014-01-09
EP2693480A1 (en) 2014-02-05
US9496298B2 (en) 2016-11-15
TWI523215B (zh) 2016-02-21
EP2693480A4 (en) 2014-10-01
TW201248842A (en) 2012-12-01
WO2012133447A1 (ja) 2012-10-04
JP2012216584A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
US10714519B2 (en) Solid-state imaging device, method of manufacturing a solid-state imaging device, and electronic apparatus
JP5486542B2 (ja) フォトダイオードアレイモジュール及びその製造方法
US9450009B2 (en) Solid-state imaging device and camera system
WO2020202880A1 (ja) アバランシェフォトダイオードセンサおよびセンサ装置
JP5293257B2 (ja) イメージセンサ
KR101373905B1 (ko) 고체 촬상 장치
JP5486541B2 (ja) フォトダイオードアレイモジュール及びその製造方法
JP6817835B2 (ja) 撮像装置及び撮像システム
KR100898471B1 (ko) 이미지센서 및 그 제조방법
KR20100052637A (ko) 이미지 센서의 제조 방법
US20100078752A1 (en) Image Sensor and Method for Manufacturing the Same
JP7309647B2 (ja) 受光装置及び半導体装置
JP5083982B2 (ja) 光センサーアレイ、光センサーアレイデバイス、撮像装置、及び光センサーアレイの検出方法
JP2007129031A (ja) 半導体装置およびその評価方法
KR101063728B1 (ko) 이미지센서 및 그 제조방법
KR100882987B1 (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140221

R150 Certificate of patent or registration of utility model

Ref document number: 5486541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees