TWI328838B - Semiconductor chip and fabrication method thereof - Google Patents

Semiconductor chip and fabrication method thereof Download PDF

Info

Publication number
TWI328838B
TWI328838B TW092123437A TW92123437A TWI328838B TW I328838 B TWI328838 B TW I328838B TW 092123437 A TW092123437 A TW 092123437A TW 92123437 A TW92123437 A TW 92123437A TW I328838 B TWI328838 B TW I328838B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
photoresist
cut
semiconductor
trench
Prior art date
Application number
TW092123437A
Other languages
English (en)
Other versions
TW200419661A (en
Inventor
Koizumi Naoyuki
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200419661A publication Critical patent/TW200419661A/zh
Application granted granted Critical
Publication of TWI328838B publication Critical patent/TWI328838B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Die Bonding (AREA)

Description

1328838 玫、發明說明: 【發明所屬之技術销域j 發明領域 本發明有關於一種按既定大小將半導體晶圓(wafer)切 5 塊製成半導體晶片(chip)的半導體晶片製造方法。 發明背景 依據S知半導體晶片製程,切塊製程(dicing process) 中,半導體晶片製造裝置的圓盤狀切刀(dicing blade:切割刀 10片)邊旋轉邊縱橫移動,將形成有複數半導體元件的半導體 晶圓切塊,製成諸多半導體晶片。通常,被切製成的半導 體晶片呈方盒狀。 然而,根據上述習知半導體晶片製造方法,半導體晶 片製造裝置的切割刀片係藉縱橫移動來切割半導體晶圓, I5故半導體晶圓上形成的半導體晶片數量越多,則切割次數 越多,加工耗時。 又,在切塊製程使用切割刀片之場合,為確保切割刀 片通路’半導體晶片間隔(切割線寬)必要大於等於切割刀片 寬(一般為50/im左右)’故不利於在半導體晶圓上高密度形 2〇成半導體晶片。另,近年來半導體晶圓薄型化加速,甚至 出現厚度僅有50"m左右的半導體晶圓。若以切割刀片切 割,則該薄型半導體晶圓略顯脆弱,易弄出缺口。 再者,切裝成的半導體晶片呈方盒狀,故搬運中該外 緣部易弄出缺口’使良率降低。 5 1328838 【發明内容】 發明概要 因此,本發明之目的即為解決上述問題,而提供一種 新而實用的半導體晶片及半導體晶片製造方法。 5 具體而言,本發明之目的在於提供一種可使半導體晶 片製造時間縮短,集成度及良率提高的半導體晶片製造方 法及按該方法製造出的半導體晶片。 為達成本發明之目的,本發明半導體晶片製造方法係 一種從半導體晶圓切塊製成半導體晶片的半導體晶片製造 10 方法,該半導體晶圓具有支持半導體元件的第1面以及該第 1面之反面的第2面,其中該方法包括步驟:等向性蝕刻, 係從該第1面與該第2面當中一面或兩面,至少部分地等向 性蝕刻該半導體晶圓的切掉部分;和異向性蝕刻,係從該 第1面與該第2面當中一面或兩面,異向性蝕刻該半導體晶 15 圓的切掉部分之剩餘部分,以切掉該半導體晶圓的切掉部 分。 本發明方法中,還可包括如是步驟:從該第1面等向性 蝕刻該切掉部分時,於該第1面上形成使該第1面上切掉部 分露出的光阻。 20 本發明方法中,還可包括如是步驟:從該第2面等向性 蝕刻該切掉部分時,於該第2面上形成使該第2面上切掉部 分露出的光阻。 本發明方法中,該光阻被倒角。 又,為達成本發明之目的,本發明半導體晶片係一種 6 1328838 藉將半導體晶圓切塊而製成的半導體晶片,包括支援半導 體元件的第1面與該第1面之反面的第2面,其中,該第1面 與該第2面當中至少一面上的外緣部被倒角。 本發明半導體晶片還可具有凹側面。 5 另,為達成本發明之目的,本發明半導體晶片係一種 藉將半導體晶圓切塊而製成的半導體晶片,其中,多拐角 部被倒角。
若此,將半導體晶圓切塊之際,可採用等向性和異向 性蝕刻一次性地對整個半導體晶圓進行蝕刻,故可縮短半 10 導體晶片製造時間。再者,無須如以切割刀片切割半導體 晶圓時那樣要確保相當於切割刀片寬的切割線寬,可使切 割線寬變窄。故,有助於高集成度地於半導體晶圓上形成 半導體晶片。再者’精對該半導體晶圓的形成有半導體元 件的第1面上切掉部分與該第1面之反面的第2面上切掉部 15 分當中至少一者進行等向性蝕刻,可使該第1面與第2面當 中至少一面上外緣部被倒角,不呈直角形。藉此,可防止 搬運中該外緣部弄出缺口,有助於提高良率。 本發明其他目的及特徵等,可藉參照圖示說明本發明 細節進一步得以明瞭。 20 圖式簡單說明 第1圖係顯示本發明實施例的半導體晶片第1製程之 圖。 第2圖係上述本發明實施例的第1製程中所用光阻的俯 視圖。 7 圖。第圖係顯不本發明實施例的半導體晶片第2製程之 圖。第^係顯不本發明實施例的半導體晶片第3製程之 圖第®係顯本發明實施例的半導體晶片第4製程之 圖第6圖係顯示本發明實施例的半導體晶片第5製程之 第7圖係顯示本發明實施例的半導體晶片之立體圖。 第8圖係顯示本發明實施例的半導體晶片之側視斷面 圖。 第9圖係顯示本發明實施例的半導體晶片之俯視斷面 圖。 【實施方式】 較佳實施例之詳細說明 以下利用附圖說明本發明之較佳實施例。 第1圖係顯示本發明實施例的半導體晶片製造方法之 第1製程之圖。該第1圖所示第1製程中,半導體晶片製造裝 置將石夕材質的半導體晶圓1_非元件形成㈣於夥帶2〇〇 上’以固定半導體晶圓100。半導體晶圓100有兩個面形 成有半導體元件102的元件形成面(第i圖中上面);和該元件 形成面之反面的非元件形成面(第丨圖中下面)。 進-步,半導體晶片製造裝置於元件形成面形成光阻 (resist)膜,再藉曝光除去半導體晶圓1〇〇的切掉部分上部光 置於 而δ,/光㈣係陽性,則半導體晶片製造裝 分二m上面罩上幕罩(其上帶可使光阻膜的應留下部 孔)’從-11•方照射光’溶解光阻朗非照射部分。 :另::係陰性,則半導體晶片製造裝置於光阻膜上面罩 罩(其上帶可使光阻膜的應除去部分露出的孔),從 照射光,溶解光阻膜的照射部分。 膜,於此.藉除去半導體晶811GG的切掉部分上部的光阻 邮於半導體晶圓⑽上部形成可使半導體晶圓刚的切掉 #分露出的光阻300。 角被第2圖係光阻的俯視圖。如該第2圖所示,光阻3〇〇的四 設^^。若光阻膜係雜,_幕罩上所形成孔的四角 降性曲線形’藉此使光阻3〇〇的四角被倒角。若光阻膜係 則將幕罩的四角設置成曲線形,藉此使絲3〇〇的四 再被倒角。 第3圖係顯示本發明實施例的半導體晶片製造方法之 第2製程之圖。於第3圖所示第2製程中,半導體晶片製造裝 、十半導體晶圓100的露出部分,即半導體晶圓1〇〇切掉部 刀進仃等向性蝕刻。具體而言,半導體晶片製造裝置將半 導體晶圓100置於反應氣體環境中。 反應氣體附於半導體晶圓100露出部分,與該露出部分 的石夕發生化學反應。反應氣體與矽的化學反應,在所有方 向上岣同速進行。因化學反應所生成物為揮發性,故該露 F刀的石夕連同光阻300下面的部分石夕均被以各向皆等之 逮度除去。因此,半導體晶圓100上形成溝110,其側視戴 1328838 面形狀若盤子狀,參見第3圖。溝110達既定截面形狀後, 進行第3製程。 第4圖係顯示本發明實施例的半導體晶片製造方法之 第3製程之圖。於第4圖所示第3製程中,半導體晶片製造裝 5 置對半導體晶圓100露出部分即半導體晶圓100切掉部分進 行異向性餘刻。 具體而言,半導體晶片製造裝置自上方向半導體晶圓 1〇〇露出部分高速地注入離子或電漿(plasma)。露出部分的 矽受注入的離子或電漿轟擊,被除去。離子或電漿的注入 10 方向係自上方指向半導體晶圓100露出部分的方向。故,矽 的除去係沿著自半導體晶圓100上部至其下部之方向進 行,可形成異向蝕刻溝120。該溝120的俯視截面呈環繞著 光阻300外緣的形狀,參見第4圖。即,溝120的形狀要確保 各切製成的半導體晶片之拐角被倒角。 15 第5圖係顯示本發明實施例的半導體晶片製造方法之 第4製程之圖。於第5圖所示第4製程中,半導體晶片製造裝 置除去半導體晶圓100元件形成面上所形成光阻3〇〇,然後 將半導體晶圓100翻轉。接著,導體晶片製造裝置將變成半 導體晶圓100下面的元件形成面貼於膠帶2〇〇上,以固定半 20 導體晶圓100。 進一步’如第1製程一樣,半導體晶片製造裝置於上面 即非元件賴面形錢阻膜,再藉曝光除去半導體晶圓1〇〇 切掉部分上部的光阻膜。藉除去半導體晶圓剛切掉部分上 部的光阻膜,形成光阻301。光阻3〇1如第2圖所示光阻綱 10 1328838 樣其四角被倒角。 ^第6阖顯示出半導體晶片之第5製程。該第ό圖所示第5 =辛中半導體晶片製造裝置對半導體晶圓1〇〇的露出部 17半導體晶圓100切掉部分進行等向性蝕刻。具體步驟 5 10 15 斤示第2製程一樣。若此,該露出部分的矽連同光阻 的。Ρ分矽均被以各向皆等之速度除去,形成等向蝕 」溝〇其側視截面形狀若盤子狀。藉形成溝11()、溝120 與130,半導體晶圓100被切塊,製成半導體晶片。 第7圖係本發明實施例的半導體晶片5〇〇之立體圖第8 圖係其側視斷面圖,第9圖係其俯視斷面圖。從該等示圖可 見,半導體晶片500外緣部被倒角,不呈直角形。 進行該異向性蝕刻或等向性蝕刻時,譬如可以证6為反 應氣體,進行電漿_或濺鍍⑽等等向性或異向性乾触 刻,藉改變反應氣體壓力或電極外加電壓條件,可獲得所 期望蝕刻形狀。 若此,根據本最佳實施例的半導體晶片製造方法,因 可採用等向性和異向性蝕刻一次性地對整個半導體晶圓 100進行钱刻’故可縮短半導體晶圓⑽切塊時間即縮短 半導體晶片500製造時間。再者,無須如以切割刀片切割半 20導體晶圓1〇〇時那樣要確保相當於切割刀片冑的切割線 寬,可使切割線寬變窄。故,有助於高集成度地於半導體 晶圓100上形成半導體晶片500。再者,藉對半導體晶圓1〇〇 的元件形成面及非元件形成面上切掉部分進行等向性姓 刻,可使切製成的半導體晶片500的元件形成面及非元件形 11 1328838 成面上外緣部被倒角,不呈直角形。藉此,可防止搬運半 導體晶片500中其外緣部弄出缺口,有助於提高其良率。 另,因為係於半導體晶圓100的元件形成面上所形成光阻 300及非元件形成面上所形成光阻301的四角均被倒角之情 5 況下,進行異向性蝕刻,故可使半導體晶片500側面上外緣 部被倒角,不呈直角形。故此,可防止搬運半導體晶片500 中其外緣部弄出缺口,有助於提高良率。 須注意,雖上述最佳實施例中係對半導體晶圓100的元 件形成面及非元件形成面上切掉部分均進行等向性蝕刻, 10 然亦可僅對元件形成面與非元件形成面二者其一的切掉部 分進行等向性蝕刻。該場合下,於第4圖所示第3製程中, 可將異向性蝕刻一直進行到半導體晶圓1〇〇切塊完成為 止。以半導體晶片製造裝置的抓取工具抓取半導體晶片500 時’令其抓取等向性蚀刻後外緣被倒角的面,藉此可防止 15 搬運中該外緣部弄出缺口。因係僅對元件形成面與非元件 形成面二者其一的切掉部分進行等向性蝕刻,故可進一步 縮短半導體晶圓100切塊時間。 雖然本發明已以較佳實施例揭示於上,然其並非用以 限定本發明,任何熟習此項技藝者,在不脫離本發明之精 20 神和範圍内,當可作更動與潤飾,因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。 本申请係基於2002年9月2日於日本提出的申請號為 2002-256767的在先申請,在此參照了其全部内容。 【圖式簡單說明】 12 1 糸顯示本發明實施例的半導體晶片第1製程之 圖。 第2圖係上述本發明實施例的第1製程中所用光阻的俯 視圖。 5 帛3圖係顯示本發明實施例的半導體晶片第2製程之 圖。 第4圖係顯示本發明實施例的半導體晶片第3製程之 圖。
第5圖係顯示本發明實施例的半導體晶片第4製程之 10 圖。 第6圖係顯示本發明實施例的半導體晶片第5製程之 圖。 第7圖係顯示本發明實施例的半導體晶片之立體圖。 第8圖係顯示本發明實施例的半導體晶片之侧視斷面 15 圖。
第9圖係顯示本發明實施例的半導體晶片之俯視斷面 圖0 【圓式之主要元件代表符號表】 100.·.半導體晶圓 102···半導體元件 200…膠帶 300、301…光阻
110、120、130.·.溝 500·.·半導體晶片 13

Claims (1)

1328838 ρΓ'8. 24 '· 年月 曰修(更)正本 修正曰期:99年03月24曰 第92123437號專利申請案申請專利靶圍修止本· 拾、申請專利範圍: 1. 一種從半導體晶圓製成半導體晶片的方法,該半導體晶 圓具有支援半導體元件的第1面以及該第1面之反面的 第2面,該方法包括以下步驟: 5 於該第1面與該第2面當中一面或兩面上形成光 阻,該光阻包含一用於露出該半導體晶圓的切掉部分之 開口(aperture); 透過該光阻之開口等向性蝕刻該露出的切掉部 分,以形成一具有碗狀(bowl-shaped)截面的溝 10 (groove),該溝包含一開口,其具有寬度大於該光阻之 開口的寬度;和 透過該光阻之開口用一方式異向性蝕刻該溝的一 底部表面,使得在該底部表面上所產生之開口的寬度變 成小於該溝之開口的寬度,以將該半導體晶圓分離成個 15 別的半導體元件。 2. 如申請專利範圍第1項所述之方法,其還包括如下步驟: 從該第1面等向性蝕刻該切掉部分時,於該第1面上 形成使該第1面上切掉部分露出的光阻。 3. 如申請專利範圍第2項所述之方法,其中,該光阻被倒 20 角。 4. 如申請專利範圍第1項所述之方法,其還包括如下步驟: 從該第2面等向性蝕刻該切掉部分時,於該第2面上 形成使該第2面上切掉部分露出的光阻。 5. 如申請專利範圍第4項所述之方法,其中,該光阻被倒 14 1328838 角。 6· —種從半導體晶圓製成半導體晶片的方法,該半導體晶 圓具有支援半導體元件的第1面以及該第1面之反面的 第2面,該方法包括以下步驟: 5 從該第1面與第2面當中之一面等向性蝕刻該半導 體晶圓的切掉部分,以形成一具有碗狀截面的第一溝; 異向性钮刻該第一溝之底部表面,以形成一第二 溝;和 從另一面等向性蝕刻該半導體晶圓的切掉部分,以 1〇 形成一連接至該第二溝之第三溝,該第三溝具有碗狀截 面,且因此將該半導體晶圓分離成個別的半導體元件。 15
TW092123437A 2002-09-02 2003-08-26 Semiconductor chip and fabrication method thereof TWI328838B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002256767A JP4579489B2 (ja) 2002-09-02 2002-09-02 半導体チップ製造方法及び半導体チップ

Publications (2)

Publication Number Publication Date
TW200419661A TW200419661A (en) 2004-10-01
TWI328838B true TWI328838B (en) 2010-08-11

Family

ID=31492702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092123437A TWI328838B (en) 2002-09-02 2003-08-26 Semiconductor chip and fabrication method thereof

Country Status (6)

Country Link
US (2) US7052975B2 (zh)
EP (1) EP1394851A3 (zh)
JP (1) JP4579489B2 (zh)
KR (1) KR20040020827A (zh)
CN (1) CN100355030C (zh)
TW (1) TWI328838B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
US7485094B2 (en) * 2003-09-30 2009-02-03 Smithmarks, Inc. Methods of diagnosis using pulse volume measurement
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US7335576B2 (en) 2004-10-08 2008-02-26 Irvine Sensors Corp. Method for precision integrated circuit die singulation using differential etch rates
JP4349278B2 (ja) 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
CN100517645C (zh) * 2005-01-24 2009-07-22 松下电器产业株式会社 半导体芯片的制造方法及半导体芯片
JP4275096B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
TWI267133B (en) * 2005-06-03 2006-11-21 Touch Micro System Tech Method of segmenting a wafer
CN100382281C (zh) * 2005-06-14 2008-04-16 探微科技股份有限公司 晶片切割的方法
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
EP1763075A1 (en) 2005-09-13 2007-03-14 Irvine Sensors Corporation Method for precision integrated circuit DIE singulation using differential etch rates
US20100015782A1 (en) * 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
TWI556303B (zh) * 2008-07-02 2016-11-01 台灣積體電路製造股份有限公司 分離晶圓基材上表層之複數個半導體元件晶粒方法
JP5033737B2 (ja) * 2008-08-18 2012-09-26 株式会社沖データ 半導体装置の製造方法、および半導体製造装置
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
US8637967B2 (en) * 2010-11-15 2014-01-28 Infineon Technologies Ag Method for fabricating a semiconductor chip and semiconductor chip
JP5486541B2 (ja) * 2011-03-31 2014-05-07 浜松ホトニクス株式会社 フォトダイオードアレイモジュール及びその製造方法
JP5591181B2 (ja) 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
US8723314B2 (en) 2012-02-29 2014-05-13 Advanced Micro Devices, Inc. Semiconductor workpiece with backside metallization and methods of dicing the same
US9053952B2 (en) * 2012-09-28 2015-06-09 Apple Inc. Silicon shaping
JP5637331B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US20160148875A1 (en) * 2013-08-08 2016-05-26 Sharp Kabushiki Kaisha Semiconductor element substrate, and method for producing same
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
JP6188589B2 (ja) * 2014-01-16 2017-08-30 株式会社ディスコ ウェーハの分割方法
JP2015133460A (ja) * 2014-01-16 2015-07-23 株式会社ディスコ ウェーハの分割方法
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
JP5862819B1 (ja) * 2014-09-08 2016-02-16 富士ゼロックス株式会社 半導体片の製造方法およびエッチング条件の設計方法
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法
US9589812B2 (en) 2014-11-06 2017-03-07 Fuji Xerox Co., Ltd. Fabrication method of semiconductor piece
JP6395586B2 (ja) * 2014-12-15 2018-09-26 株式会社ディスコ 被加工物の分割方法
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックIpマネジメント株式会社 素子チップの製造方法
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
CN106876333A (zh) * 2017-03-28 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装结构的制备方法及晶圆级封装结构
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
CN107895716B (zh) * 2017-10-30 2019-01-15 长鑫存储技术有限公司 用于制造半导体芯片的方法及半导体封装构造
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US10573558B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Caterpillar trenches for efficient wafer dicing
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US10957595B2 (en) * 2018-10-16 2021-03-23 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
GB201917988D0 (en) * 2019-12-09 2020-01-22 Spts Technologies Ltd A semiconductor wafer dicing process

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3642597A (en) * 1970-03-20 1972-02-15 Gen Electric Semiconductor passivating process
US3838501A (en) * 1973-02-09 1974-10-01 Honeywell Inf Systems Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips
JPS586309B2 (ja) 1980-04-03 1983-02-03 日本電気ホームエレクトロニクス株式会社 半導体装置の製造方法
US4325182A (en) 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
CA1292502C (en) * 1987-01-26 1991-11-26 James Edward Anderson Packaged solid state primary surge protector
US4729971A (en) * 1987-03-31 1988-03-08 Microwave Semiconductor Corporation Semiconductor wafer dicing techniques
JP2644069B2 (ja) 1990-07-09 1997-08-25 九州日本電気株式会社 半導体装置の製造方法
JPH0590404A (ja) * 1991-09-26 1993-04-09 Nec Corp チツプ切削方法および装置
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
JPH06232255A (ja) * 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
JPH06275583A (ja) * 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
JPH07142442A (ja) * 1993-11-12 1995-06-02 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07335594A (ja) * 1994-06-06 1995-12-22 Murata Mfg Co Ltd 半導体装置および半導体装置の面取り方法
JP3374880B2 (ja) 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
JPH0929472A (ja) 1995-07-14 1997-02-04 Hitachi Ltd 割断方法、割断装置及びチップ材料
US5904546A (en) * 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6448153B2 (en) * 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
JP2000164728A (ja) 1998-11-30 2000-06-16 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP3597105B2 (ja) 1999-04-21 2004-12-02 シャープ株式会社 プラズマ処理装置およびプラズマ処理方法
US6344161B1 (en) * 2000-06-29 2002-02-05 Advanced Micro Devices, Inc. Device encapsulation process utilizing pre-cut slots in flexible film substrate
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
US6556380B2 (en) * 2001-04-10 2003-04-29 Hitachi Global Storage Technologies Netherlands B.V. Silicon sliders with trapezoidal shape and drie process for fabrication

Also Published As

Publication number Publication date
US20040043614A1 (en) 2004-03-04
CN100355030C (zh) 2007-12-12
JP2004095952A (ja) 2004-03-25
EP1394851A3 (en) 2005-02-16
KR20040020827A (ko) 2004-03-09
US7052975B2 (en) 2006-05-30
TW200419661A (en) 2004-10-01
US20050200004A1 (en) 2005-09-15
CN1489186A (zh) 2004-04-14
EP1394851A2 (en) 2004-03-03
JP4579489B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
TWI328838B (en) Semiconductor chip and fabrication method thereof
US20110042780A1 (en) Methods of manufacturing semiconductor structures and semiconductor structures obtained by such methods
JPH07142567A (ja) Soi膜厚制御法
KR20040040404A (ko) 패키징된 집적회로 및 그 제조 방법
JPH05160355A (ja) ツインウェルを有するcmosの製造方法
TW201126648A (en) Semiconductor die singulation method
US6867143B1 (en) Method for etching a semiconductor substrate using germanium hard mask
JP2003248293A (ja) マスク作成方法
TWI305017B (en) Semiconductor devices and methods for fabricating gate spacers
US5763316A (en) Substrate isolation process to minimize junction leakage
US20050277262A1 (en) Method for manufacturing isolation structures in a semiconductor device
JP2004349550A (ja) 半導体デバイス及びその製造方法
JPH03108330A (ja) 半導体装置の製造方法
JP4180809B2 (ja) 半導体装置の製造方法
KR0140658B1 (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
JPH0444336A (ja) 半導体装置の製造方法
CN113936998A (zh) 半导体结构及其制备方法
JPH06151349A (ja) 半導体装置の製造方法
KR20050047300A (ko) 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법
JP2011061066A (ja) 半導体装置の製造方法およびそれを用いて作製された半導体装置
JPS58132947A (ja) 半導体装置の製造方法
JPH0758055A (ja) 半導体装置の製造方法
JPS58197728A (ja) 半導体装置の製造方法
Böer et al. Integrated Circuit Processing
JPH01204414A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees