JPH0758055A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0758055A JPH0758055A JP20627693A JP20627693A JPH0758055A JP H0758055 A JPH0758055 A JP H0758055A JP 20627693 A JP20627693 A JP 20627693A JP 20627693 A JP20627693 A JP 20627693A JP H0758055 A JPH0758055 A JP H0758055A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- impurities
- semiconductor device
- semiconductor substrate
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】斜めイオン注入する際に不純物の未注入領域を
狭くして半導体装置の微細化を可能にする半導体装置の
製造方法を提供する。 【構成】ホトレジスト２０をマスクとして半導体基板１
０を回転させながら、鉛直線に対してθの角度から不純
物を打ち込む。ホトレジスト２０は傾斜した側壁を有す
るため、ホトレジスト２０の周縁部が不純物の打ち込み
を妨げることがなく、ゲート電極１４の下にもｎ- 領域
２２が形成される。
狭くして半導体装置の微細化を可能にする半導体装置の
製造方法を提供する。 【構成】ホトレジスト２０をマスクとして半導体基板１
０を回転させながら、鉛直線に対してθの角度から不純
物を打ち込む。ホトレジスト２０は傾斜した側壁を有す
るため、ホトレジスト２０の周縁部が不純物の打ち込み
を妨げることがなく、ゲート電極１４の下にもｎ- 領域
２２が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に斜め方向
からイオン注入する工程を含む半導体装置の製造方法に
関する。
からイオン注入する工程を含む半導体装置の製造方法に
関する。
【０００２】
【従来の技術】例えばＬＤＤ構造（Ｌｉｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｉｎ Ｓｔｒｕｃｔｕｒｅ）を有する
トランジスタを形成する際に、半導体基板に対して斜め
方向からイオン注入（以下、斜めイオン注入という。）
し、ゲート電極の下にまで不純物を打ち込みｎ- 領域を
形成する方法が知られている。
ｏｐｅｄ Ｄｒａｉｎ Ｓｔｒｕｃｔｕｒｅ）を有する
トランジスタを形成する際に、半導体基板に対して斜め
方向からイオン注入（以下、斜めイオン注入という。）
し、ゲート電極の下にまで不純物を打ち込みｎ- 領域を
形成する方法が知られている。
【０００３】図２を参照して従来の斜めイオン注入法に
ついて説明する。図２は、従来の斜めイオン注入法を示
す断面図である。ｎウェル１２、ゲート電極１４、フィ
ールド酸化膜１６等が形成された半導体基板１０にｎＭ
ＯＳトランジスタを形成するためにゲート電極１４の周
囲に不純物をイオン注入する際、半導体基板１０を回転
させながらホトレジスト１８をマスクとして斜めイオン
注入する。半導体装置の微細化が進むにつれてゲート電
極１４の近くにホトレジスト１８の端面１８ａが形成さ
れるようになり、このためホトレジスト１８の厚さが厚
い場合、例えば鉛直線に対してθの角度から斜めイオン
注入すると、ゲート電極１４の周囲は不純物の未注入領
域となり不純物を打ち込むことができない。そこで、ゲ
ート電極１４の周囲に不純物を打ち込むためにホトレジ
スト１８の厚さを薄くする方法が考えられる。
ついて説明する。図２は、従来の斜めイオン注入法を示
す断面図である。ｎウェル１２、ゲート電極１４、フィ
ールド酸化膜１６等が形成された半導体基板１０にｎＭ
ＯＳトランジスタを形成するためにゲート電極１４の周
囲に不純物をイオン注入する際、半導体基板１０を回転
させながらホトレジスト１８をマスクとして斜めイオン
注入する。半導体装置の微細化が進むにつれてゲート電
極１４の近くにホトレジスト１８の端面１８ａが形成さ
れるようになり、このためホトレジスト１８の厚さが厚
い場合、例えば鉛直線に対してθの角度から斜めイオン
注入すると、ゲート電極１４の周囲は不純物の未注入領
域となり不純物を打ち込むことができない。そこで、ゲ
ート電極１４の周囲に不純物を打ち込むためにホトレジ
スト１８の厚さを薄くする方法が考えられる。
【０００４】また、イオン注入される不純物の打ち込み
角度とほぼ同じ角度の傾斜面をもつようにホトレジスト
を除去することにより、ゲート電極１４の周囲に不純物
を打ち込む方法が知られている（実開平３−２０４３６
号公報参照）
角度とほぼ同じ角度の傾斜面をもつようにホトレジスト
を除去することにより、ゲート電極１４の周囲に不純物
を打ち込む方法が知られている（実開平３−２０４３６
号公報参照）
【０００５】
【発明が解決しようとする課題】ところが、ゲート電極
１４の周囲に不純物を打ち込むためにホトレジスト１８
の厚さを薄くすると、ホトレジストの平坦性が悪くな
り、イオン注入される不純物がホトレジスト１８を突き
抜けイオン注入が不必要な領域にまで不純物が打ち込ま
れるおそれがある。このため、ホトレジスト１８の厚さ
には下限値があり、半導体装置の微細化を十分に達成で
きないという問題がある。更に、下地段差にレジスト膜
厚が影響を受け安定したパターン形成が困難である。
１４の周囲に不純物を打ち込むためにホトレジスト１８
の厚さを薄くすると、ホトレジストの平坦性が悪くな
り、イオン注入される不純物がホトレジスト１８を突き
抜けイオン注入が不必要な領域にまで不純物が打ち込ま
れるおそれがある。このため、ホトレジスト１８の厚さ
には下限値があり、半導体装置の微細化を十分に達成で
きないという問題がある。更に、下地段差にレジスト膜
厚が影響を受け安定したパターン形成が困難である。
【０００６】また、不純物の打ち込み角度とほぼ同じ角
度の傾斜面をもってホトレジストを除去するためには、
ホトレジストが塗布されたウエハを傾けて露光する必要
があるが、回転注入ができないことから露光装置の改造
が必要になるという問題がある。本発明は、上記事情に
鑑み、斜めイオン注入する際に不純物の未注入領域を狭
くして半導体装置の微細化を可能にする半導体装置の製
造方法を提供することを目的とする。
度の傾斜面をもってホトレジストを除去するためには、
ホトレジストが塗布されたウエハを傾けて露光する必要
があるが、回転注入ができないことから露光装置の改造
が必要になるという問題がある。本発明は、上記事情に
鑑み、斜めイオン注入する際に不純物の未注入領域を狭
くして半導体装置の微細化を可能にする半導体装置の製
造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の製造方法は、半導体基板にホト
レジストを塗布する工程と、塗布された該ホトレジスト
を、周縁部が傾斜した側壁を有する所定パターンに加工
する工程と、該所定パターンに加工された該ホトレジス
トをマスクとして、前記半導体基板に対して斜め方向か
らイオン注入する工程とを含むことを特徴とするもので
ある。
の本発明の半導体装置の製造方法は、半導体基板にホト
レジストを塗布する工程と、塗布された該ホトレジスト
を、周縁部が傾斜した側壁を有する所定パターンに加工
する工程と、該所定パターンに加工された該ホトレジス
トをマスクとして、前記半導体基板に対して斜め方向か
らイオン注入する工程とを含むことを特徴とするもので
ある。
【０００８】ここで、傾斜した側壁とは、互いに対向す
る側壁が上部になるほど次第に遠ざかるように形成され
たものをいう。
る側壁が上部になるほど次第に遠ざかるように形成され
たものをいう。
【０００９】
【作用】本発明の半導体装置の製造方法においては、斜
めイオン注入するに先立って形成されるホトレジスト
は、周縁部が傾斜した側壁を有する所定パターンに加工
されている。従って、この傾斜した側壁を有するホトレ
ジストをマスクにして斜めイオン注入を行うと、不純物
の未注入領域を極めて狭くすることができ、半導体装置
の微細化を図ることができる。
めイオン注入するに先立って形成されるホトレジスト
は、周縁部が傾斜した側壁を有する所定パターンに加工
されている。従って、この傾斜した側壁を有するホトレ
ジストをマスクにして斜めイオン注入を行うと、不純物
の未注入領域を極めて狭くすることができ、半導体装置
の微細化を図ることができる。
【００１０】
【実施例】以下、本発明の半導体装置の製造方法の一実
施例を説明する。先ず、半導体基板に塗布されたホトレ
ジストを、周縁部が傾斜した側壁を有するように加工す
る３種類の方法（１）、（２）、及び（３）について説
明する。 （１）ポストベークの高温化による方法。
施例を説明する。先ず、半導体基板に塗布されたホトレ
ジストを、周縁部が傾斜した側壁を有するように加工す
る３種類の方法（１）、（２）、及び（３）について説
明する。 （１）ポストベークの高温化による方法。
【００１１】ポストベークは通常は７０〜８０℃で行う
が、ここでは１２０℃で行う。１２０℃でポストベーク
を行うことによりホトレジストは収縮するが、ホトレジ
ストの底面は半導体基板等に付着しているため、ホトレ
ジストの底部の収縮量は少なく、一方、上面は付着して
いるものがないため、ホトレジストの上部の収縮量は多
い。これにより、半導体基板に対して約４５度傾斜した
側壁を有するホトレジストに加工することができる。
が、ここでは１２０℃で行う。１２０℃でポストベーク
を行うことによりホトレジストは収縮するが、ホトレジ
ストの底面は半導体基板等に付着しているため、ホトレ
ジストの底部の収縮量は少なく、一方、上面は付着して
いるものがないため、ホトレジストの上部の収縮量は多
い。これにより、半導体基板に対して約４５度傾斜した
側壁を有するホトレジストに加工することができる。
【００１２】尚、ポストベークの時間は約６０秒間であ
るが、ホトレジストの形状は時間の影響を受けない。 （２）ｇ線用ホトレジストを用いる方法。感光剤の母核
にベンゾフェノン系を用いたホトレジストを半導体基板
に塗布し、ｉ線やエキシマレーザ光を使用して露光す
る。上記ホトレジストはｉ線やエキシマレーザ光を良く
吸収するため、傾斜した側壁を有するホトレジストに加
工することができる。ｉ線を用いると約６０度、エキシ
マレーザ光を用いるとさらに小さい角度で、半導体基板
に対して傾斜した側壁を有するように加工できる。
るが、ホトレジストの形状は時間の影響を受けない。 （２）ｇ線用ホトレジストを用いる方法。感光剤の母核
にベンゾフェノン系を用いたホトレジストを半導体基板
に塗布し、ｉ線やエキシマレーザ光を使用して露光す
る。上記ホトレジストはｉ線やエキシマレーザ光を良く
吸収するため、傾斜した側壁を有するホトレジストに加
工することができる。ｉ線を用いると約６０度、エキシ
マレーザ光を用いるとさらに小さい角度で、半導体基板
に対して傾斜した側壁を有するように加工できる。
【００１３】尚、上記（１）、（２）を併用してもよ
い。 （３）焦点をずらす方法 ホトレジストを露光する際の焦点を深さ方向にずらすこ
とによっても傾斜した側壁を有するように加工できる。
例えば、焦点を１．０〜１．５μｍずらすとよい。
い。 （３）焦点をずらす方法 ホトレジストを露光する際の焦点を深さ方向にずらすこ
とによっても傾斜した側壁を有するように加工できる。
例えば、焦点を１．０〜１．５μｍずらすとよい。
【００１４】次に、図１を参照して半導体装置の製造方
法について説明する。図１は半導体装置の製造方法にお
ける斜めイオン注入法を示す断面図であり、図２と同じ
要素は同じ符号を用いた。半導体基板１０には、ｎウェ
ル１２、ゲート電極１４、フィールド酸化膜１６等が周
知の方法で形成されており、ホトレジストの加工は上記
（１）〜（３）の方法により行う。ｎＭＯＳトランジス
タを形成するためにゲート電極１４の周囲に不純物が斜
めイオン注入される。この不純物は、ホトレジスト２０
をマスクとして半導体基板１０を回転させながら、鉛直
線に対してθの角度から打ち込まれる。ホトレジスト２
０は傾斜した側壁を有するため、ホトレジスト２０の周
縁部が不純物の打ち込みを妨げることがなく、ゲート電
極１４の下にもｎ- 領域２２が形成される。従って、不
純物の未注入領域を極めて狭くすることができ、半導体
装置の微細化を図ることができる。
法について説明する。図１は半導体装置の製造方法にお
ける斜めイオン注入法を示す断面図であり、図２と同じ
要素は同じ符号を用いた。半導体基板１０には、ｎウェ
ル１２、ゲート電極１４、フィールド酸化膜１６等が周
知の方法で形成されており、ホトレジストの加工は上記
（１）〜（３）の方法により行う。ｎＭＯＳトランジス
タを形成するためにゲート電極１４の周囲に不純物が斜
めイオン注入される。この不純物は、ホトレジスト２０
をマスクとして半導体基板１０を回転させながら、鉛直
線に対してθの角度から打ち込まれる。ホトレジスト２
０は傾斜した側壁を有するため、ホトレジスト２０の周
縁部が不純物の打ち込みを妨げることがなく、ゲート電
極１４の下にもｎ- 領域２２が形成される。従って、不
純物の未注入領域を極めて狭くすることができ、半導体
装置の微細化を図ることができる。
【００１５】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、斜めイオン注入するに先立って形
成されるホトレジストは、周縁部が傾斜した側壁を有す
る所定パターンに加工されているため、ホトレジストの
周縁部では不純物の打ち込みが妨げられない。この結
果、不純物の未注入領域を極めて狭くすることができ、
半導体装置の微細化を図ることができる。
の製造方法によれば、斜めイオン注入するに先立って形
成されるホトレジストは、周縁部が傾斜した側壁を有す
る所定パターンに加工されているため、ホトレジストの
周縁部では不純物の打ち込みが妨げられない。この結
果、不純物の未注入領域を極めて狭くすることができ、
半導体装置の微細化を図ることができる。
【図１】本発明の半導体装置の製造方法における斜めイ
オン注入法を示す断面図である。
オン注入法を示す断面図である。
【図２】従来の斜めイオン注入法を示す断面図である。
１０ 半導体基板 １２ ｎウェル １４ ゲート電極 １６ フィールド酸化膜 １８，２０ ホトレジスト ２２ ｎ- 領域
Claims (1)
- 【請求項１】 半導体基板にホトレジストを塗布する工
程と、 塗布された該ホトレジストを、周縁部が傾斜した側壁を
有する所定パターンに加工する工程と、 該所定パターンに加工された該ホトレジストをマスクと
して、前記半導体基板に対して斜め方向からイオン注入
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20627693A JPH0758055A (ja) | 1993-08-20 | 1993-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20627693A JPH0758055A (ja) | 1993-08-20 | 1993-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758055A true JPH0758055A (ja) | 1995-03-03 |
Family
ID=16520646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20627693A Withdrawn JPH0758055A (ja) | 1993-08-20 | 1993-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821830B2 (en) | 2002-10-08 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant |
-
1993
- 1993-08-20 JP JP20627693A patent/JPH0758055A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821830B2 (en) | 2002-10-08 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI328838B (en) | Semiconductor chip and fabrication method thereof | |
| JP2907774B2 (ja) | フラッシュｅｅｐｒｏｍセルの接合部の形成方法 | |
| US6562549B2 (en) | Method of manufacturing photomasks by plasma etching with resist stripped | |
| CN106324998A (zh) | 光刻图形的形成方法 | |
| JPH05160355A (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| US6902986B2 (en) | Method for defining alignment marks in a semiconductor wafer | |
| JPH0758055A (ja) | 半導体装置の製造方法 | |
| JP2001297997A (ja) | 半導体装置の製造方法 | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| JPH0822965A (ja) | フォトレジストマスクおよび半導体装置の不純物領域形成方法 | |
| JPS62105464A (ja) | 半導体装置の製造方法 | |
| US7772094B2 (en) | Implant damage of layer for easy removal and reduced silicon recess | |
| JPH06110214A (ja) | レジストパターンの形成方法 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| JP4000626B2 (ja) | 不純物領域の形成方法 | |
| WO2007013162A1 (ja) | フォトマスクおよびその製造方法、電子装置の製造方法 | |
| JPH06349765A (ja) | イオン打込み方法 | |
| JP2003209121A (ja) | 半導体装置の製造方法 | |
| JPH07321015A (ja) | 半導体装置の製造方法 | |
| JP2000294477A (ja) | 半導体製造方法 | |
| JPH07199483A (ja) | レジストパターンの形成方法 | |
| JPH06151349A (ja) | 半導体装置の製造方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPH05347244A (ja) | レジストパターン形成方法 | |
| JPH03177045A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |