JP2907774B2 - フラッシュｅｅｐｒｏｍセルの接合部の形成方法 - Google Patents

フラッシュｅｅｐｒｏｍセルの接合部の形成方法

Info

Publication number
JP2907774B2
JP2907774B2 JP8133120A JP13312096A JP2907774B2 JP 2907774 B2 JP2907774 B2 JP 2907774B2 JP 8133120 A JP8133120 A JP 8133120A JP 13312096 A JP13312096 A JP 13312096A JP 2907774 B2 JP2907774 B2 JP 2907774B2
Authority
JP
Japan
Prior art keywords
forming
impurity
junction
oblique incidence
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8133120A
Other languages
English (en)
Other versions
JPH08330457A (ja
Inventor
煕 烈 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH08330457A publication Critical patent/JPH08330457A/ja
Application granted granted Critical
Publication of JP2907774B2 publication Critical patent/JP2907774B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フラッシュＥＥＰ
ＲＯＭ（flash ＥＥＰＲＯＭ）セルの接合部の形成方法
に関するものであり、特にサブミクロンチャネル(submi
cron channel length)を有するスプリットゲート(split
gate)型フラッシュＥＥＰＲＯＭセルのＤＤＤ(double
diffused drain) の接合部を形成する方法に関するもの
である。
【０００２】
【従来の技術】スプリットゲート型フラッシュＥＥＰＲ
ＯＭセルの接合部を、ＤＤＤ構造の接合部に形成する方
法に関して、従来の形成方法及びその問題点を、添付し
た図１（Ａ）乃至図１（Ｃ）を参照して次のごとく説明
する。図１（Ａ）乃至図１（Ｃ）は、従来のフラッシュ
ＥＥＰＲＯＭセルの接合部の形成方法を説明するため図
示した素子の断面図である。
【０００３】図１（Ａ）は、シリコン基板１上にトンネ
ル酸化膜２を形成し、フローティングゲート(floating
gate) ３、誘電体膜４、コントロールゲート(control g
ate)５、及び酸化膜６が順次に積層されてスタック(sta
ck) 構造が形成され、ソース／ドレーン不純物イオン注
入マスクを使用したリソグラフィー工程で、第１フォト
レジストパターン７を形成した後ソース／ドレーン不純
物イオン注入工程を実施して第１不純物領域8Aを形成し
た状態を図示した。
【０００４】図１（Ｂ）は、第１フォトレジストパター
ン７を除去した後、熱工程で第１不純物領域8Aを拡散し
た状態を図示した。
【０００５】図１（Ｃ）は、再びソース／ドレーン不純
物イオン注入マスクを使用したリソグラフィー工程で第
１フォトレジストパターン７と同一の第２フォトレジス
トパターン９を形成した後、ソース／ドレーン不純物イ
オン注入工程を実施し、第１不純物領域8A内に完全に含
まれる第２不純物領域8Bの形成を図示した。このような
方法で第１及び第２不純物領域8A，8BからなるＤＤＤ構
造の接合部８が形成される。
【０００６】
【発明が解決しようとする課題】上記の方法は、２回の
連続的なマスク工程と熱工程を経る難しさがあり、図１
（Ｃ）のごとく、第２不純物領域8Bが第１不純物領域8A
内に完全に含まれたＤＤＤ構造の接合部８のため、接合
部８がセルのドレーンとして使用される場合は、セルの
特性が改善される反面、スプリットゲートのソースとし
て使用される場合は、チャネルの長さが短くなり、限界
電圧の減少及びパンチスルー(punch through) 現象が起
こりうるのでトランジスターの特性が悪化する問題点が
ある。
【０００７】本発明は、ソース／ドレーン不純物イオン
注入マスク工程及び熱工程を経ることなく、変形された
ＤＤＤ構造の接合部を形成することにより、工程の単純
化と共に、スプリットゲートのチャネルの長さを維持す
ることができるフラッシュＥＥＰＲＯＭセルの接合部の
形成方法を提供することにその目的がある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るための本発明のフラッシュＥＥＰＲＯＭセルの接合部
形成方法は、シリコン基板上にトンネル酸化膜を形成
し、フローティングゲート、誘電体膜、コントロールゲ
ート及び酸化膜が順次積層されたスタック構造を形成
し、スタック構造を含む前記シリコン基板上に窒化膜を
薄く形成する段階と、エネルギー１００ｋｅＶ以上の斜
入射不純物注入工程(tilt angle implant process)で、
前記シリコン基板の接合部領域に第１不純物領域を形成
する段階と、前記スタック構造の側壁にスペーサ酸化膜
を形成した後、再び、エネルギー１００ｋｅＶ未満の斜
入射不純物注入工程を実施して、前記第１不純物領域内
に含まれる第２不純物領域を形成することにより、フロ
ーティングゲートとコントロールゲートが積層された前
記スタック構造側ではＤＤＤ構造になり、反面、スプリ
ットゲート領域側ではＤＤＤ構造にならない、前記第１
及び第２不純物領域からなる変形されたＤＤＤ構造の接
合部が形成される段階とからなり、スタック構造の高さ
と斜入射不純物注入の際、その角度によりスプリットゲ
ートの長さが決定されることを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明を添付した図面を参
照して詳細に説明をする。図２（Ａ）乃至図２（Ｃ）
は、本発明によるフラッシュＥＥＰＲＯＭセルの接合部
の形成方法を説明するため図示した素子の断面図であ
る。
【００１０】図２（Ａ）は、シリコン基板11上にトンネ
ル酸化膜12を形成し、フローティングゲート13、誘電体
膜14、コントロールゲート15及び酸化膜16が順次に積層
されたスタック構造を形成し、スタック構造を含むシリ
コン基板11上に窒化膜21を薄く形成した様子を図示し
た。
【００１１】図２（Ｂ）は、ソース／ドレーン不純物イ
オン注入マスク工程を経ず、エネルギー１００乃至１６
０ｋｅＶの斜入射不純物イオン注入工程により、接合部
領域に第１不純物領域18A が形成された様子を図示し
た。
【００１２】前記図２（Ａ）及び図２（Ｂ）では、斜入
射不純物イオン注入工程以前に形成された窒化膜21は、
斜入射不純物イオン注入工程の後で形成することも可能
である。
【００１３】図２（Ｃ）は、スタック構造の側壁にスペ
ーサ酸化膜22を形成した後、再び、エネルギー４０乃至
１００ｋｅＶの斜入射不純物イオン注入工程を実施し
て、第１不純物領域18A 内に含まれる第２不純物領域18
B の形成を図示した。このようにして、第１及び第２不
純物領域18A ，18B よりなる変形したＤＤＤ構造の接合
部18が形成される。
【００１４】次に、スペーサ酸化膜22及び窒化膜21を除
去し、スプリットゲートを形成して、スプリットゲート
型フラッシュＥＥＰＲＯＭセルが製造される。
【００１５】本発明の、変形したＤＤＤ構造の接合部18
は、図１（Ｃ）に図示された従来のＤＤＤ構造の接合部
８とは異なり、第２不純物領域18B が第１不純物領域18
A に含まれることにより、後で形成されるスプリットゲ
ート側で第１不純物領域18Aと重なって形成される。
【００１６】即ち、本発明の変形したＤＤＤ構造の接合
部18は、フローティングゲート13とコントロールゲート
15が積層されたスタック構造側ではＤＤＤ構造ができ、
後で形成されるスプリットゲート側ではＤＤＤ構造がで
きない。
【００１７】従って、本発明の変形されたＤＤＤ構造の
接合部18がセルのドレーンとして使用される場合は、既
存のＤＤＤ構造の接合部８と同様にセルの特性が改善さ
れる反面、スプリットゲートのソースとして使用される
場合は、接合部18がＤＤＤ構造でないためチャネル長さ
の減少、限界電圧の減少、及びパンチスルー現象等を予
防することができる。
【００１８】上述した如く本発明は、第１不純物領域を
高いエネルギーの斜入射不純物注入工程により形成し、
第２不純物領域をスペーサを適用した低いエネルギーの
斜入射不純物注入工程で形成することにより、フローテ
ィングゲートとコントロールゲートが積層されたスタッ
ク構造側ではＤＤＤ構造ができる反面、スプリットゲー
ト側ではＤＤＤ構造ができない変形されたＤＤＤ構造の
接合部を形成する。
【００１９】
【発明の効果】従って、本発明は、第１及び第２不純物
領域でなるＤＤＤ構造の接合部を形成するため実施する
２回のマスク工程と第１不純物領域を拡散させるための
熱工程を省略することができ、スプリットゲートの特性
を改善することができると同時にセルサイズを減少する
ことができる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｃ）は、従来のフラッシュＥＥＰ
ＲＯＭセルの接合部形成方法を説明するため図示した素
子の断面図である。
【図２】（Ａ）乃至（Ｃ）は、本発明によるフラッシュ
ＥＥＰＲＯＭセルの接合部形成方法を説明するため図示
した素子の断面図である。
【符号の説明】
11…シリコン基板 12…トンネル酸化膜 13…フローティングゲート 14…誘電体膜 15…コントロールゲート 16…酸化膜 18…接合部 18A ，18B …第１及び第２不純物領域 21…窒化膜 22…スペーサ酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】フラッシュＥＥＰＲＯＭセルの接合部形成
    方法において、 シリコン基板上にトンネル酸化膜を形成し、フローティ
    ングゲート、誘電体膜、コントロールゲート及び酸化膜
    が順次に積層されたスタック構造を形成し、上記スタッ
    ク構造を含む上記シリコン基板上に窒化膜を薄く形成す
    る段階と、 第１斜入射不純物イオン注入工程を実施して上記シリコ
    ン基板の接合部領域に第１不純物領域を形成する段階
    と、 上記スタック構造の側壁にスぺーサ酸化膜を形成した
    後、上記第１斜入射不純物イオン注入工程の斜入射方向
    と同じ方向に第２斜入射不純物注入工程を実施し上記第
    １不純物領域内に含まれる第２不純物領域を形成し、こ
    のため上記第１及び第２不純物領域によって一側部はＤ
    ＤＤ構造に形成され他側部は非ＤＤＤ構造に形成された
    接合部が形成される段階と、 上記窒化膜及び上記スぺーサ酸化膜を除去する段階とに
    よりなることを特徴とするフラッシュＥＥＰＲＯＭセル
    の接合部形成方法。
  2. 【請求項２】請求項１において、 前記第１不純物領域を形成するための斜入射不純物の注
    入工程は、エネルギー１００乃至１６０ｋｅＶの範囲で
    実施され、一方、前記第２不純物領域を形成するための
    斜入射不純物の注入工程は、エネルギー４０乃至１００
    ｋｅＶの範囲で実施されることを特徴とするフラッシュ
    ＥＥＰＲＯＭセルの接合部の形成方法。
  3. 【請求項３】フラッシュＥＥＰＲＯＭセルの接合部形成
    方法において、 シリコン基板上にトンネル酸化膜を形成し、フローティ
    ングゲート、誘電体膜、コントロールゲート及び酸化膜
    が順次に積層されたスタック構造を形成する段階と、 第１斜入射不純物イオン注入工程を実施して上記シリコ
    ン基板の接合部領域に第１不純物領域を形成する段階
    と、 上記スタック構造を含む上記シリコン基板上に窒化膜を
    薄く形成する段階と、 上記スタック構造の側壁にスペーサ酸化膜を形成した
    後、上記第１斜入射不純物イオン注入工程の斜入射方向
    と同じ方向に第２斜入射不純物注入工程を実施し上記第
    １斜入射不純物イオン注入工程の斜入射方向と同じ方向
    に第２斜入射不純物注入工程を実施し上記上記第１不純
    物領域内に含まれる第２不純物領域を形成し、このため
    上記第１及び第２不純物領域によって一側部はＤＤＤ構
    造に形成され他側部は非ＤＤＤ構造に形成された接合部
    が形成される段階と、 上記窒化膜及び上記スペーサ酸化膜を除去する段階とに
    よりなることを特徴とするフラッシュＥＥＰＲＯＭセル
    の接合部形成方法。
  4. 【請求項４】請求項３において、 前記第１不純物領域を形成するための斜入射不純物の注
    入工程は、エネルギー１００乃至１６０ｋｅＶの範囲で
    実施され、一方、前記第２不純物領域を形成するため
    の、斜入射不純物の注入工程は、エネルギー４０乃至１
    ００ｋｅＶの範囲で実施されることを特徴とするフラッ
    シュＥＥＰＲＯＭセルの接合部の形成方法。
JP8133120A 1995-06-02 1996-05-28 フラッシュｅｅｐｒｏｍセルの接合部の形成方法 Expired - Fee Related JP2907774B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950014561A KR0172275B1 (ko) 1995-06-02 1995-06-02 플래쉬 이이피롬 셀의 접합부 형성방법
KR95-14561 1995-06-02

Publications (2)

Publication Number Publication Date
JPH08330457A JPH08330457A (ja) 1996-12-13
JP2907774B2 true JP2907774B2 (ja) 1999-06-21

Family

ID=19416389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8133120A Expired - Fee Related JP2907774B2 (ja) 1995-06-02 1996-05-28 フラッシュｅｅｐｒｏｍセルの接合部の形成方法

Country Status (7)

Country Link
US (1) US5770502A (ja)
JP (1) JP2907774B2 (ja)
KR (1) KR0172275B1 (ja)
CN (1) CN1050692C (ja)
DE (1) DE19621753B4 (ja)
GB (1) GB2301709B (ja)
TW (1) TW299501B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417256B (en) 1997-01-31 2001-01-01 Seiko Epson Corp Semiconductor MOS device and its manufacturing method
US5896314A (en) * 1997-03-05 1999-04-20 Macronix International Co., Ltd. Asymmetric flash EEPROM with a pocket to focus electron injection and a manufacturing method therefor
US6083794A (en) 1997-07-10 2000-07-04 International Business Machines Corporation Method to perform selective drain engineering with a non-critical mask
US6168637B1 (en) * 1997-12-16 2001-01-02 Advanced Micro Devices, Inc. Use of a large angle implant and current structure for eliminating a critical mask in flash memory processing
TW434754B (en) * 1998-08-20 2001-05-16 United Microelectronics Corp Structure of high-voltage semiconductor device and its manufacturing method
DE19927287C2 (de) * 1999-06-15 2001-08-23 Infineon Technologies Ag Verfahren zur Herstellung einer nichtflüchtigen Halbleiter-Speicherzelle, eines nichtflüchtigen symmetrischen Halbleiter-Speicherzellenpaares und einer Vielzahl von seriell angeordneten nichtflüchtigen Halbleiter-Speicherzellen
KR20010004263A (ko) 1999-06-28 2001-01-15 김영환 스택게이트 플래쉬 이이피롬 셀의 게이트 형성 방법
KR20010004985A (ko) * 1999-06-30 2001-01-15 김영환 플래쉬 메모리 소자의 게이트 형성 방법
US6750122B1 (en) 1999-09-29 2004-06-15 Infineon Technologies Ag Semiconductor device formed with an oxygen implant step
US6297098B1 (en) 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
KR100415517B1 (ko) * 2000-06-30 2004-01-31 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US6284603B1 (en) 2000-07-12 2001-09-04 Chartered Semiconductor Manufacturing Inc. Flash memory cell structure with improved channel punch-through characteristics
KR100377161B1 (ko) * 2000-12-30 2003-03-26 주식회사 하이닉스반도체 마스크롬 및 그의 제조 방법
US20020123180A1 (en) 2001-03-01 2002-09-05 Peter Rabkin Transistor and memory cell with ultra-short gate feature and method of fabricating the same
US6818504B2 (en) * 2001-08-10 2004-11-16 Hynix Semiconductor America, Inc. Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
KR100467019B1 (ko) * 2002-07-05 2005-01-24 삼성전자주식회사 자기정렬 트렌치 소자분리구조를 갖는 플래시 메모리 소자및 그 제조방법
US7566929B2 (en) 2002-07-05 2009-07-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof
US6828202B1 (en) * 2002-10-01 2004-12-07 T-Ram, Inc. Semiconductor region self-aligned with ion implant shadowing
CN100392839C (zh) * 2003-10-31 2008-06-04 中芯国际集成电路制造(上海)有限公司 一种离子布植制程的监控方法
DE102004063691B4 (de) * 2004-05-10 2019-01-17 Hynix Semiconductor Inc. Verfahren zum Implantieren von Ionen in einem Halbleiterbauelement
KR100689673B1 (ko) * 2004-05-10 2007-03-09 주식회사 하이닉스반도체 반도체소자의 불균일 이온주입 방법
US7294882B2 (en) * 2004-09-28 2007-11-13 Sandisk Corporation Non-volatile memory with asymmetrical doping profile
US7205186B2 (en) * 2004-12-29 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for suppressing oxide formation
US7977186B2 (en) * 2006-09-28 2011-07-12 Sandisk Corporation Providing local boosting control implant for non-volatile memory
US7705387B2 (en) * 2006-09-28 2010-04-27 Sandisk Corporation Non-volatile memory with local boosting control implant
US7732310B2 (en) * 2006-12-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall memory with self-aligned asymmetrical source and drain configuration
CN102129976B (zh) * 2010-01-18 2013-03-13 上海华虹Nec电子有限公司 Eeprom的浮栅制造方法及其制造的浮栅
CN102299063A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103094284B (zh) * 2011-10-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 Eeprom存储器及其制作方法
CN103187251B (zh) * 2011-12-31 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189966A (ja) * 1988-01-25 1989-07-31 Ricoh Co Ltd 不揮発性半導体メモリ装置
JPH02209773A (ja) * 1989-02-09 1990-08-21 Kawasaki Steel Corp 半導体不揮発性ｍｏｓ形メモリ
US5021848A (en) * 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
KR940010930B1 (ko) * 1990-03-13 1994-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
JPH088318B2 (ja) * 1990-05-09 1996-01-29 株式会社東芝 不揮発性半導体メモリ装置の製造方法
JP2817393B2 (ja) * 1990-11-14 1998-10-30 日本電気株式会社 半導体記憶装置の製造方法
JPH04274370A (ja) * 1991-03-01 1992-09-30 Matsushita Electron Corp 半導体装置およびその製造方法と半導体集積回路
JP3015498B2 (ja) * 1991-05-28 2000-03-06 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5190887A (en) * 1991-12-30 1993-03-02 Intel Corporation Method of making electrically erasable and electrically programmable memory cell with extended cycling endurance
US5413946A (en) * 1994-09-12 1995-05-09 United Microelectronics Corporation Method of making flash memory cell with self-aligned tunnel dielectric area

Also Published As

Publication number Publication date
DE19621753A1 (de) 1996-12-05
GB9611181D0 (en) 1996-07-31
DE19621753B4 (de) 2006-01-05
KR0172275B1 (ko) 1999-02-01
JPH08330457A (ja) 1996-12-13
GB2301709A (en) 1996-12-11
CN1146628A (zh) 1997-04-02
TW299501B (ja) 1997-03-01
KR970004028A (ko) 1997-01-29
GB2301709B (en) 1999-04-21
CN1050692C (zh) 2000-03-22
US5770502A (en) 1998-06-23

Similar Documents

Publication Publication Date Title
JP2907774B2 (ja) フラッシュｅｅｐｒｏｍセルの接合部の形成方法
US5470773A (en) Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch
US5397725A (en) Method of controlling oxide thinning in an EPROM or flash memory array
US5552331A (en) Process for self-aligned source for high density memory
JP3043135B2 (ja) 不揮発性半導体メモリの製造方法
JPH0846215A (ja) 薄膜トランジスタの製造方法
JPH088297B2 (ja) 半導体装置の素子分離方法
JPH0485876A (ja) 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法
JPH03220729A (ja) 電界効果型トランジスタの製造方法
JP3200701B2 (ja) 半導体装置の構造及び製造方法
US6998309B2 (en) Method of manufacturing a non-volatile semiconductor memory device
JPH06163572A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPH10173078A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH07153953A (ja) ポリサイド構造を有するゲート電極形成方法
JP3253846B2 (ja) 半導体装置およびその製造方法
JPH0487374A (ja) 不揮発性メモリ素子の製造方法
US6537882B1 (en) Method of fabricating a semiconductor device in which no side walls are formed adjacent the gates of the MOSFETs of the memory cell
KR930000909B1 (ko) Ldd 제조방법
KR0123745B1 (ko) 반도체 장치의 콘택 형성방법
JP3139633B2 (ja) Ｍｏｓ型半導体記憶装置の製造方法
KR100632657B1 (ko) 반도체 소자의 제조방법
KR100359771B1 (ko) 이이피롬 제조 방법
KR0166794B1 (ko) 그레이디드 접합 형성방법
KR100230797B1 (ko) 플래시 이이피롬 셀 제조방법
KR0136997B1 (ko) 비휘발성 메모리 셀 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees