TW299501B - - Google Patents

Download PDF

Info

Publication number
TW299501B
TW299501B TW085106372A TW85106372A TW299501B TW 299501 B TW299501 B TW 299501B TW 085106372 A TW085106372 A TW 085106372A TW 85106372 A TW85106372 A TW 85106372A TW 299501 B TW299501 B TW 299501B
Authority
TW
Taiwan
Prior art keywords
forming
gate structure
impurity region
junction
oblique angle
Prior art date
Application number
TW085106372A
Other languages
English (en)
Original Assignee
Hyundai Electronics America
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics America filed Critical Hyundai Electronics America
Application granted granted Critical
Publication of TW299501B publication Critical patent/TW299501B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部中央標準局MC工消费合作社印*. A7 B7 五、發明説明(/ ) 發明領域: 本發明係關於一種於快閃EEPROM細胞元內形成接面的方法, 特別係關於一種於具有次微米通道長度之分離閘極型快閃EEPROM 細胞元內,形成一個DDD (重複擴散汲極)接面的方法。 發明背景: 底下將參照圖1A至1C,說明一個形成DDD接面的方法。 圖1A至1C的元件橫剖面圖,說明了於傳統快閃EEPROM細胞 元內形成接面的方法。 圖1A的元件橫剖面圖中,在矽基板1上先形成一眉隧道氧化 膜2,然後連纜形成浮動閘極3、介電膜4、控制閘極5和氧化膜 6,成爲一個堆疊結構,接著利用一道源極/汲極雜質離子植入光 軍,以微影製程形成第一光阻圖案7。然後利用源極/汲極雜質離 子植入製程,形成第一雜質區8A。 圖1B的元件橫剖面圖中,先去除第一光阻圖案7,然後再以回 火製程擴大第一雜質區8A。 圖1C的元件横剖面圖中,先利用源極/汲極雜質離子植入光 罩,以微影製程形成與第一光阻_案7相同的第二光阻圖案9,然 後再以源棰/汲楹雜質離子植入製程,形成完全侷限在第一雜質區 8A內的第二雜質區8B。結果,形成了接面8,包含了由第一和第 二雜質區8A、8B所組成的DDD結構。 上述方法的問題是,它必須包含二個連續的光罩製程。此外, 在回火製程中也有困難。而且,如果將具有DDD結構的接面作爲 細胞元的汲極,細胞元的操作不會有問題,但是如果將接面作爲細 胞元的源極,細胞元的臨界電壓會下降,而產生突穿(punch-through) 的現象。 本纸張尺度適用中國國家揉準(CNS ) Α4规格(210X297公釐) ---Τ-I------A! (請先Η讀背面之注$項再填寫本頁) 訂 線 經濟部中央橾率爲員工消费合作社印装 A7 _______B7 _ 五、發明説明(> ) 發明的籣要說明: 本發明的目的是提出一種於+央閃EEPROM細胞元之內形成揆面 4 的方法,在形成改良式的DDD接面結構時,毋需源極/汲極雜質 離子植入光革和回火製程,可以滅少製程步驟,並能維持細胞元內 分離閘極的通道長度。 爲達成上述的目的,本發明所提出於快閃EEPROM細胞元內形 成接面的方法,其步驟係包含:在一面砂基板上形成一眉睡道氧化 膜;在此膜眉上形成一個堆疊閘極結構,係由連續形成之浮動閘 極、介電膜、控制閘極和氧化膜所組成;在所得包括堆叠閘極的整 個結構上,形成一眉氮化物薄膜;在超過lOOKeV的能量下,以斜 角植入製程在矽基板內形成第一雜質區;在堆叠閘極結構的側壁上 形成一層空間子氧化膜;並且以小於lOOKeV的能量,以斜角植入 製程,形成完全侷限於第一雜質區內的第二雜質區,因此形成了改 良式的DDD接面結構。DDD結構是形成在浮動閘極和控制閘極堆 叠而成之堆叠閘極的一端,而非DDD結構形成在分離閘極的一 端,而分離閘極的長度是由堆叠閘極結構的高度和植入雜質離子時 的入射角度所決定的。 附圓的簡要說明: 爲能更完全地瞭解本發明的內容與目的,底下將參照附圖詳細 說明本發明,所附附圖爲: 圖1A至圈1C的元件横剖面圖,說明了於傳統快閃EEPROM細 胞元內形成接面的方法。 圖2A至圖2C的元件橫剖面圖,說明了本發明於傳統快閃 EEPROM細胞元內形成接面的方法。 在各附圖中,相同的代號係代表相似的組件。 11,—:-----i.------IT------線(. (請先聞讀背面之注f項再填寫本頁) 本紙張尺度適用中國Η家橾準(CNS ) A4规格(210X297公釐) 經濟部中央橾準局負工消费合作杜印装 A7 B7 五、發明説明(3) 發明的詳細說明: 底下將參照附圖,詳細說明本發明。 圖2A至2C的元件横剖面圖,說明了本發明於快閃EEPROM細 胞元內形成接面的方法。 園2A的元件橫剖面圖中,先在矽基板11上形成一眉隧道氧化 膜12,在其上再形成一個堆叠閘極結構,是由連纘壓製的浮動閘極 13、介電膜14、控制閘極15和氧化膜16所組成的。然後,在所得包 括砂基板11的堆疊閘極結構上形成一眉氮化物薄膜21。 圖2B的元件橫剖面圖中,不用源極/汲極雜質離子植作光罩, 而在100至160KeV的能置下,以斜角植入雜質離子的製程,在砂基 板內形成第一雜質區18A。 在圖2A和圖2B中,氮化膜21可以在斜角植入雜質離子製程之 前形成,也可在完成此製程之後再形成。 圖2C的元件橫剖面圖中,先在堆叠閘極結構的側壁上形成空間 子氧化膜22,然後在40至lOOKeV的能量下,以斜角植入雜質離子 製程,在矽基板內形成完全偈限於第一雜質區18A的第二雜質區 18B。結果,就形成了包含第一和第二雜質區18A、18B的改良式接 面18。 此後,去除空間子氧化膜22和氮化膜21,即可形成分離閘極, 而製造出一個分離閘極型的快閃EEPROM細胞元。 圖2C中本發明之改良式DDD接面18的結構,與圔1C中傳統的 DDD接面8結構不同。改良式接面8與堆叠閘極結構重叠的部 份,作成了DDD結構,但改良式接面其他未與堆叠閘極重叠的部 位,則作成非DDD結構。這樣一來,當本發明之改良式接面18作 爲細胞元的汲極時,細胞元的特性會比傳統接面8更好。當本發明 本纸張又度適用中國國家梂準(CNS ) A4规格(210X297公釐) . ;-----*kv------tr------線(. (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明((/:) 之改良式接面18作爲分離閘極的源極時,這種接面可避免縮短通道 長度,並能避免臨界電壓下降而引發突穿的現象,< 這是因爲接面在/ 分離閘極下的部份並非DDD結構。 如以上所述,第一和第二雜質區都是由斜角雜質離子植入製程 所形成的。但是,形成第一雜質區時是用高能量,而形成第二雜質 區時則用低能量。 因此,本發明可以省略形成具有第一和第二雜質區之DDD結構 時所需的光罩製程,以及擴散第一雜質區所需的的回火製程,而且 可以改善分離閘極的特性,縮小細胞元的大小。 以上的說明雖是透過具体特定的實施例來說明,但只是說明本 發明的原則。應可瞭解,本發明並不限於所揭露和所說明的具体實 施例。因此,所有在本發明的範園和精神底下,所作細節上的變 化,都應視爲本發明進一步的實施例。 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央搮率局員工消费合作社印装 本紙張尺度適用中國國家榡率(CNS > A4说格(210X297公釐)

Claims (1)

  1. 經濟部中央揉準局貝工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 1. 一種於快閃EEPROM細胞元內形成接面的方法,其步驟係包含: 在_面矽基板上形成一層礙道氧化膜; 連鑕形成浮動閘極、介電膜、控制閘極和氧化膜,而形成一 堆疊閘楹結構; 在所得包括該堆叠閘極結構的結構上,形成一雇薄薄的想化 膜; 以斜角植入雜質離子製程,在該矽基板內形成第一雜質區; 在該堆疊閘極結構的側壁上,形成一靥空間子氧化膜;並且 以斜角植入雜質離子製程,形成包括在該第一雜質區內的第 二雜質區,而在該砂基板內形成一個接面區。 2. 根據申請專利範園第1項之方法,其中該接面區與該堆疊閘極結 構重叠的部位作成DDD結構,而該接面區沒有與該堆叠閘楹結構 重叠的其他部位則作成非DDD結構。 3. 根據申請專利範圍第1項之方法,其中形成該第一雜質區所進行 的該斜角植入雜質離子的製程,是在100至160KeV的能量下進行 的,而形成該第二雜質區所進行的該斜角植入雜質離子的製程, 是在40至lOOKeV的能量下進行的。 4. 一種於快閃EEPROM細胞元內形成接面的方法,其步驟係包含: 在一面矽基板上形成一眉隧道氧化膜; 連纜形成浮動閘極、介電膜、控制閘極和氧化膜,而形成一 堆叠閘極結構; 以斜角植入雜質離子製程,在該矽基板內形成第一雜質區; 在所得包括該堆疊閘極結構的結構上,形成一層薄薄的氮化 膜; 在該堆叠閘極結構的側壁上,形成一靥空間子氧化膜;並且 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 線 A8 B8 C8 __ D8 六、申請專利範圍 以斜角植入雜質離子製程,形成包括在該第一雜質區內的第 二雜質區,而在該矽基板內形故一個接面區。, 5. 根據申請專利範圍第4項之方法,其中該接面區與該堆蠱閘極結 構重叠的部位作成DDD結構,而該接面區沒有與該堆叠閘棰結構 重·的其他部位則作成非DDD結構。 6. 根搛申請專利範圔第4項之方法,其中形成該第一雜質區所進行 的該斜角植入雜質離子的製程,是在1〇〇至160KeV的能量下進行 的,而形成該第二雜質區所進行的該斜角植入雜質離子的製程, 是在40至lOOKeV的能量下進行的。 — — II-----< ί (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消费合作社印裝 本纸張尺度適用中國國家揉準(CNS ) Α4規格(210X297公兼)
TW085106372A 1995-06-02 1996-05-29 TW299501B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014561A KR0172275B1 (ko) 1995-06-02 1995-06-02 플래쉬 이이피롬 셀의 접합부 형성방법

Publications (1)

Publication Number Publication Date
TW299501B true TW299501B (zh) 1997-03-01

Family

ID=19416389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085106372A TW299501B (zh) 1995-06-02 1996-05-29

Country Status (7)

Country Link
US (1) US5770502A (zh)
JP (1) JP2907774B2 (zh)
KR (1) KR0172275B1 (zh)
CN (1) CN1050692C (zh)
DE (1) DE19621753B4 (zh)
GB (1) GB2301709B (zh)
TW (1) TW299501B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417256B (en) 1997-01-31 2001-01-01 Seiko Epson Corp Semiconductor MOS device and its manufacturing method
US5896314A (en) * 1997-03-05 1999-04-20 Macronix International Co., Ltd. Asymmetric flash EEPROM with a pocket to focus electron injection and a manufacturing method therefor
US6083794A (en) 1997-07-10 2000-07-04 International Business Machines Corporation Method to perform selective drain engineering with a non-critical mask
US6168637B1 (en) * 1997-12-16 2001-01-02 Advanced Micro Devices, Inc. Use of a large angle implant and current structure for eliminating a critical mask in flash memory processing
TW434754B (en) * 1998-08-20 2001-05-16 United Microelectronics Corp Structure of high-voltage semiconductor device and its manufacturing method
DE19927287C2 (de) * 1999-06-15 2001-08-23 Infineon Technologies Ag Verfahren zur Herstellung einer nichtflüchtigen Halbleiter-Speicherzelle, eines nichtflüchtigen symmetrischen Halbleiter-Speicherzellenpaares und einer Vielzahl von seriell angeordneten nichtflüchtigen Halbleiter-Speicherzellen
KR20010004263A (ko) 1999-06-28 2001-01-15 김영환 스택게이트 플래쉬 이이피롬 셀의 게이트 형성 방법
KR20010004985A (ko) * 1999-06-30 2001-01-15 김영환 플래쉬 메모리 소자의 게이트 형성 방법
US6750122B1 (en) 1999-09-29 2004-06-15 Infineon Technologies Ag Semiconductor device formed with an oxygen implant step
US6297098B1 (en) 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
KR100415517B1 (ko) * 2000-06-30 2004-01-31 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US6284603B1 (en) 2000-07-12 2001-09-04 Chartered Semiconductor Manufacturing Inc. Flash memory cell structure with improved channel punch-through characteristics
KR100377161B1 (ko) * 2000-12-30 2003-03-26 주식회사 하이닉스반도체 마스크롬 및 그의 제조 방법
US20020123180A1 (en) * 2001-03-01 2002-09-05 Peter Rabkin Transistor and memory cell with ultra-short gate feature and method of fabricating the same
US6818504B2 (en) * 2001-08-10 2004-11-16 Hynix Semiconductor America, Inc. Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
US7566929B2 (en) 2002-07-05 2009-07-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof
KR100467019B1 (ko) * 2002-07-05 2005-01-24 삼성전자주식회사 자기정렬 트렌치 소자분리구조를 갖는 플래시 메모리 소자및 그 제조방법
US6828202B1 (en) * 2002-10-01 2004-12-07 T-Ram, Inc. Semiconductor region self-aligned with ion implant shadowing
CN100392839C (zh) * 2003-10-31 2008-06-04 中芯国际集成电路制造(上海)有限公司 一种离子布植制程的监控方法
KR100689673B1 (ko) * 2004-05-10 2007-03-09 주식회사 하이닉스반도체 반도체소자의 불균일 이온주입 방법
DE102004063691B4 (de) * 2004-05-10 2019-01-17 Hynix Semiconductor Inc. Verfahren zum Implantieren von Ionen in einem Halbleiterbauelement
US7294882B2 (en) * 2004-09-28 2007-11-13 Sandisk Corporation Non-volatile memory with asymmetrical doping profile
US7205186B2 (en) * 2004-12-29 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for suppressing oxide formation
US7705387B2 (en) * 2006-09-28 2010-04-27 Sandisk Corporation Non-volatile memory with local boosting control implant
US7977186B2 (en) * 2006-09-28 2011-07-12 Sandisk Corporation Providing local boosting control implant for non-volatile memory
US7732310B2 (en) * 2006-12-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall memory with self-aligned asymmetrical source and drain configuration
CN102129976B (zh) * 2010-01-18 2013-03-13 上海华虹Nec电子有限公司 Eeprom的浮栅制造方法及其制造的浮栅
CN102299063A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103094284B (zh) * 2011-10-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 Eeprom存储器及其制作方法
CN103187251B (zh) * 2011-12-31 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189966A (ja) * 1988-01-25 1989-07-31 Ricoh Co Ltd 不揮発性半導体メモリ装置
JPH02209773A (ja) * 1989-02-09 1990-08-21 Kawasaki Steel Corp 半導体不揮発性mos形メモリ
US5021848A (en) * 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
KR940010930B1 (ko) * 1990-03-13 1994-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
JPH088318B2 (ja) * 1990-05-09 1996-01-29 株式会社東芝 不揮発性半導体メモリ装置の製造方法
JP2817393B2 (ja) * 1990-11-14 1998-10-30 日本電気株式会社 半導体記憶装置の製造方法
JPH04274370A (ja) * 1991-03-01 1992-09-30 Matsushita Electron Corp 半導体装置およびその製造方法と半導体集積回路
JP3015498B2 (ja) * 1991-05-28 2000-03-06 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5190887A (en) * 1991-12-30 1993-03-02 Intel Corporation Method of making electrically erasable and electrically programmable memory cell with extended cycling endurance
US5413946A (en) * 1994-09-12 1995-05-09 United Microelectronics Corporation Method of making flash memory cell with self-aligned tunnel dielectric area

Also Published As

Publication number Publication date
GB2301709A (en) 1996-12-11
JP2907774B2 (ja) 1999-06-21
US5770502A (en) 1998-06-23
JPH08330457A (ja) 1996-12-13
DE19621753A1 (de) 1996-12-05
GB2301709B (en) 1999-04-21
KR970004028A (ko) 1997-01-29
DE19621753B4 (de) 2006-01-05
GB9611181D0 (en) 1996-07-31
KR0172275B1 (ko) 1999-02-01
CN1146628A (zh) 1997-04-02
CN1050692C (zh) 2000-03-22

Similar Documents

Publication Publication Date Title
TW299501B (zh)
US5534455A (en) Method for protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch
TW463381B (en) New split gate flash cell with extremely small cell size
JPS5846670A (ja) 埋込みチヤンネル型電荷結合装置の製造法
KR970705837A (ko) 고밀도 메모리를 위한 자기 · 정렬 소스 공정(process for self-aligned source for high density memory)
JPH05267655A (ja) ゲートオーバーラップldd構成体製造方法
US7132334B2 (en) Methods of code programming a mask ROM device
US7670906B2 (en) Flash memory device
TW478115B (en) Method of manufacturing a flash EEPROM cell
TW474009B (en) Method of manufacturing a semiconductor device with reduced ARC loss in peripheral circuitry region
EP0546353A2 (en) Method for forming thin oxide portions particularly in electrically erasable and programmable read-only memory cells
US5854108A (en) Method and system for providing a double diffuse implant junction in a flash device
US6875659B2 (en) Methods of code programming a mask ROM
US6168637B1 (en) Use of a large angle implant and current structure for eliminating a critical mask in flash memory processing
US20030235789A1 (en) Photolithography process for Mask ROM coding
US6486029B1 (en) Integration of an ion implant hard mask structure into a process for fabricating high density memory cells
US6806155B1 (en) Method and system for scaling nonvolatile memory cells
TW413863B (en) Method for simultaneously forming oxide layers with different thickness in semiconductor circuit
JPS62105464A (ja) 半導体装置の製造方法
TW519703B (en) Manufacturing method of high-voltage device
JP3319241B2 (ja) 固体撮像装置の製造方法
TW296465B (en) Method of manufacturing a semiconductor device
KR960000228B1 (ko) 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정
KR930000909B1 (ko) Ldd 제조방법
TW414973B (en) Method of insulating devices in flat-cell mask ROM

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees