KR930000909B1 - Ldd 제조방법 - Google Patents
Ldd 제조방법 Download PDFInfo
- Publication number
- KR930000909B1 KR930000909B1 KR1019900004060A KR900004060A KR930000909B1 KR 930000909 B1 KR930000909 B1 KR 930000909B1 KR 1019900004060 A KR1019900004060 A KR 1019900004060A KR 900004060 A KR900004060 A KR 900004060A KR 930000909 B1 KR930000909 B1 KR 930000909B1
- Authority
- KR
- South Korea
- Prior art keywords
- front surface
- ldd
- gate
- photoresist
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 abstract description 21
- 150000002500 ions Chemical class 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 (a)(b)(c)(d)(e)는 종래의 LDD 제조 공정도.
제2도는 (a)(b)(c)(d)는 본 발명에 따른 LDD 제조 공정도.
제3도는 본 발명에 따른 LDD 형성 원리도
* 도면의 주요부분에 대한 부호의 설명
1 : 시리콘 웨이퍼 2 : 게이트 산화막
3 : 게이트 PR : 포토레지스트
7 : N-소오스/드레인 마스크
본 발명은 LDD(Lightly Doped Drain) 공정에 관한 것으로, 특히 LDD 구조를 갖는 소자에 적당하도록한 사이드 월(Side Wall) 및 N-이온 주입 공정을 사용하지 않고 LDD 구조를 구현하는데 적당하도록 한 LDD 제조 방법에 관한 것이다.
소비자의 욕구에 따른 점차적인 기술의 발달에 따라 단일 소자의 크기는 급격히 감소해져 가고 소자 특성상에 많은 문제가 따르게 되었다.
특히 소오스/드레인의 래터럴 디퓨전(lateral diffusion)에 의한 이팩티브 (effec tive) 채널 길이의 감소는 소자의 신뢰도에 심각한 영향을 미쳤다.
이에 대한 대책으로 일반적으로 사이드 월 스페이스 공정과 LDD 및 공정 DDD( Double Diffused Drain)공정(원자량이 다른 원소를 번갈아 주입함)을 기본으로 약간의 공정들을 바꾸어 각 디바이스 특성에 맞게 기능저하요소(degradaion factar)(예를 들어 핫 캐리어 등)가 주는 영향을 극소화 시켰다.
현재 이러한 구조의 아류로소 LDD 구조의 드레인쪽에 다시 N-영역을 형성시키는 비대칭 구조가 널리 사용되고 있다.(GSEN의 경우 4MDRAM).
즉 게이트 길이가 줄어들면 실제 채널길이도 줄고 이에 따른 캐리어의 운동에너지도 포텐셜 에너지의 증가도 기하급수적으로 커지게 된다.
즉
여기서 F는 전기력(electric force), E는 전계(electric field), V는 전기 전위(electric potential), r은 거리, ε0진공중의 유전율 q는 전하량(charge 량)을 나타낸다.
상기와 같이 큰 에너지를 갖는 캐리어들이 표통(drift)하면서 일부는 게이트 쪽으로 가고 대부분은 드레인 쪽으로 이동한다.
이들 중 드레인 쪽으로 가는 전자들이 소자특성 저하의 주범이며 이들의 충격량을 줄여 주기 위해 버퍼로 라이트 도우프도(N-) 영역을 형성시키는 방법이 LDD 또는 DDD 구조이다.
여기서 종래의 LDD(Lightly Doped Drain) 제조 방법은 첨부도면 제1도를 통해 상세히 설명하면, 먼저 실리콘 웨이퍼(1)위에 게이트 산화막(2)을 형성한 다음 그 위에 폴리 실리콘을 증착히키고 식각하여 게이트(3)을 형선한 후(제1도 (a) 참조) LDD 용 N
이온 주입하여 LDD N
LDD N
영역을 만들고(제1도 (b) 참조), LTO(Low Temperature Oxidation)를 증착시키고 RIE(Reactive Ion Etch) 기법으로 식각하여 사이드 월(4)을 형성한 후 (제1도 (c) 참조) N
이온을 주입하여(제1도 (c) 참조) 소오스/드레인(5)을 형성하여 LDD 구조를 얻게 된다.(제1도의 (e) 참조).
그런데 상기와 같은 종래의 LDD 제조 방법에서는 사이드월 스페이서를 위한 LTO 증착 공정 및 LTO 식각 공정과 LDD용 N
이온 주입 공정 등 첨가 공정이 많고 복작하여 공정 콘트록이 어려운 단점이 있었다.
본 발명은 이러한 단점을 해결하기 위해 사이드월 공정과 N
이온 주입 공정등의 부가적인 공정을 첨가하지 않고 쉽게 LDD 구조를 구현한다.
이를 첨부도면 제2도 및 제3도를 참조하여 상세히 설명하면 다음과 같다.
먼저 실리콘 웨이퍼(1)위에 격리영역과 활성영역을 정의하고 전면에 게이트 산화막(2)을 형성한 다음 그 위에 폴리실리콘을 증착시키고 식각하여 게이트(3)를 형성한 후(제2도 (a) 참조) 전면에 포토 레지스트(PR)를 도포(Coating)한다.
포토레지스트(PR)는 특성상 잘 플로수(flow)되므로 쉽게 평탄층을 얻게 된다.
포토레지스트(PR)를 코우팅하고 N
소오스/드레인 마스크(7)를 포토레지스트 (PR)와 간격을 두고 위치시킨 후(제2도 (b) 참조) 포토레지스트(PR)를 경사지게 노광 및 현상한다.(제2도 (c) 참조)
이때 노광상태를 조절하면 포토레지스트(PR)가 원하는 만큼의 경사를 갖게 할 수 있다.(이것은 무척 손쉽고 이때 기울어지는 각도
는 포토레지스트(PR)의 두께와 이온주입 에너지에 맞춰 수정해 주면 된다. 만약 로토레지스트가 11000Å 에
=70°라면 3000Å 정도의 사이드월 스페이서는 쉽게 얻어진다).
상기에서와 같이 포토레지스트(PR)를 경사지게 노광 및 현상한 뒤 N
소오스/드레인 이온주입하여 제2도(d)와 같이 N+의 헤비 도우프드(hevay doped) 영역(포토레지스트가 남아 있지 않는 부분)과 N
의 라이트리 (lightly) 도우프드 영역(포토레지스트가 경사진 부분)을 형성한다.
일반적으로 포토 에치에서 포토레지스트가 가파를수록(Vertical)좋으며 가능하면 가프르게(Vertical) 만들려 한다.
포토레지스트(PR)에 경사를 주는 것은 그다지 어려운 일이 아니며 장비의 상태가 좋지 않을 경우 포토레지스트 바이어스가 가해져 경사지게 된다.
따라서 제3도와 같이 N
소오스/드레인 이온주입시 이온저지층(blocking layer)의 두께에 변화를 주어 게이트에서 멀어질수록 점점 더 많은 이온들이 실리콘 웨이퍼에 주입되어 결국 게이트쪽에 라이트리 도우프드 영역(N
)을 형성하고 게이트에 멀어질수록 헤비 도우프드 영역(heavay doped region)(N
)을 형성하여 쉽게 원하는 LDD 구조를 얻을 수 있다.
그러므로 본 발명은 사이드월 공정과 N
이온주입 공정을 하지 않아 공정비율이 감소하고 TAT(Turn Around Time)를 짧게 할수 있으며 공정 스텝 추가에 따르는 수율 손실을 줄여 가격 경쟁성이 있는 제품을 만들 수 있고 또한 현재 D램에서 많이 발생하고 있는 주입이온들이 게이트를 통해 들어가 소자 페일(fail)이 되는 문제를 게이트 폴리층 위에 포토레지스트를 덮음으로 쉽게 해결하는 효과도 얻을 수 있다.
또, 그다지 타이트(tight)하지 않은 대량 생산품(mass prodict)에 사용하면 많은 경제적 효과를 얻을 수 있다.
본 발명은 사이드월 공정을 사용하는 모든 디바이스는 물론 LDD, DDD 구조를 갖는 소자에 적용 가능하나 1MD램, 256S램, 1MS램, 1,2㎛ STD셀 게이트 어레이 등 선폭이 1.2 내외인 소자에 사용한다면 무척 효과적일 것이다.
Claims (1)
- 제1도전형 실리콘 웨이퍼(1) 위에 격리영역과 활성영역을 정의하는 단계와, 전면에 게이트 산화막(2)과 폴리실리콘을 형성하고 식각하여 게이트(3)를 형성하는 단계와, 전면에 포토레지스트(PR)를 도포하고 게이트(3) 측면을 감싸면서 경사지게 노광 및 현상하는 단계와, 전면에 제2도전형 이온을 주입하고 열처리 하는 단계를 포함하여서 이루어진 것을 특직으로하는 LDD 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900004060A KR930000909B1 (ko) | 1990-03-26 | 1990-03-26 | Ldd 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900004060A KR930000909B1 (ko) | 1990-03-26 | 1990-03-26 | Ldd 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910017542A KR910017542A (ko) | 1991-11-05 |
| KR930000909B1 true KR930000909B1 (ko) | 1993-02-11 |
Family
ID=19297373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900004060A KR930000909B1 (ko) | 1990-03-26 | 1990-03-26 | Ldd 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000909B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311494B1 (ko) * | 1999-04-15 | 2001-11-02 | 김영환 | 포토레지스트 패터닝방법 |
-
1990
- 1990-03-26 KR KR1019900004060A patent/KR930000909B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910017542A (ko) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5364807A (en) | Method for fabricating LDD transitor utilizing halo implant | |
| JP2907774B2 (ja) | フラッシュｅｅｐｒｏｍセルの接合部の形成方法 | |
| US5478763A (en) | High performance field effect transistor and method of manufacture thereof | |
| EP0218408A2 (en) | Process for forming lightly-doped-grain (LDD) structure in integrated circuits | |
| US6472280B2 (en) | Method for forming a spacer for semiconductor manufacture | |
| JPS63255968A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002313971A (ja) | 非常に短いゲート形状を有するトランジスタとメモリセル、及びその製造方法 | |
| US6054357A (en) | Semiconductor device and method for fabricating the same | |
| US8120109B2 (en) | Low dose super deep source/drain implant | |
| KR100277911B1 (ko) | 반도체소자 제조방법 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| JP2677987B2 (ja) | 半導体集積回路装置の製造方法 | |
| US4900688A (en) | Pseudo uniphase charge coupled device fabrication by self-aligned virtual barrier and virtual gate formation | |
| KR930000909B1 (ko) | Ldd 제조방법 | |
| KR100295914B1 (ko) | 모스트랜지스터제조방법및구조 | |
| TW563188B (en) | Semiconductor device and method of manufacturing the same | |
| WO1999030361A1 (en) | Spacer formation for precise salicide formation | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| US6207520B1 (en) | Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| US6124175A (en) | Rapid thermal anneal with a gaseous dopant species | |
| JPS62122170A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| US5334543A (en) | Method of making reverse lightly doped drain (LDD) for buried N+ conductor | |
| KR100204800B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR19990018041A (ko) | 반도체 메모리 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030120 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |