CN102129976B - Eeprom的浮栅制造方法及其制造的浮栅 - Google Patents
Eeprom的浮栅制造方法及其制造的浮栅 Download PDFInfo
- Publication number
- CN102129976B CN102129976B CN 201010027282 CN201010027282A CN102129976B CN 102129976 B CN102129976 B CN 102129976B CN 201010027282 CN201010027282 CN 201010027282 CN 201010027282 A CN201010027282 A CN 201010027282A CN 102129976 B CN102129976 B CN 102129976B
- Authority
- CN
- China
- Prior art keywords
- silicon
- eeprom
- floating boom
- oxide
- floating gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种EEPROM的浮栅制造方法，包括如下步骤：第1步，对硅片表面的多晶硅层进行刻蚀，形成浮栅，所述浮栅的侧壁具有70～80度的倾斜角度；所述硅片为：硅衬底上已形成有栅氧化层和隧穿氧化层，硅衬底中已有隔离结构，硅衬底表面已淀积有一层多晶硅；第2步，采用热氧化生长工艺使浮栅表面生长一层氧化硅；第3步，在硅片表面先后淀积一层氮化硅和氧化硅，浮栅上方的氧化硅、氮化硅、氧化硅三者一起构成了ONO层。本发明通过改进浮栅刻蚀的形貌为倾斜，以及以热氧化生长工艺对浮栅上角进行倒角，从而提高了EEPROM的数据保持特性。
Description
技术领域
本发明涉及一种半导体集成电路器件的制造方法，特别是涉及一种EEPROM的制造方法。
背景技术
请参阅图1，这是EEPROM阵列在字线方向上的剖面示意图，其中表示了一个EEPROM存储单元，包括一个存储晶体管和一个选择晶体管。这两个晶体管都制造在衬底10和栅氧化层11之上。其中的存储晶体管还包括有一小部分区域的隧穿氧化层11a，其比栅氧化层11薄。存储晶体管还包括位于下方的浮栅12、位于中间的ONO(氧化物-氮化物-氧化物)层13和位于上方的控制栅14。在对控制栅14进行刻蚀时，一起将ONO层13、浮栅12刻蚀掉而形成存储晶体管和选择晶体管之间的隔离。
请参阅图2，这是EEPROM阵列在位线方向上的剖面示意图，其中表示了两个EEPROM存储单元中的存储晶体管一和存储晶体管二。在对浮栅13进行刻蚀时，形成不同EEPROM存储单元中的各个存储晶体管之间的隔离。
传统的浮栅12刻蚀工艺与控制栅14刻蚀工艺相同，都是基于线宽控制的要求，形成垂直的刻蚀形貌。EEPROM的浮栅的物理形貌与存储晶体管的可靠性有很强的相关性。浮栅12刻蚀后，会淀积ONO层13。ONO层13主要是阻挡存储在浮栅12中的电子逸出。阻挡的有效性决定数据的保存性(data retention)。当浮栅12具有垂直的刻蚀形貌时，容易在浮栅12上角形成锐角，这会导致ONO层13的底层氧化硅在浮栅12的边缘处膜厚不均匀，从而影响ONO层13阻挡电子的效果。
实际上，控制栅14刻蚀工艺用于分隔存储晶体管和选择晶体管，的确对线宽有较严格的要求。而浮栅12刻蚀工艺用于分隔多个存储晶体管，对线宽并没有严格要求。
发明内容
本发明所要解决的技术问题是提供一种EEPROM的浮栅制造方法，避免了浮栅上交形成锐角，从而提高EEPROM的数据保存性。
为解决上述技术问题，本发明EEPROM的浮栅制造方法包括如下步骤：
第1步，对硅片表面的多晶硅层进行刻蚀，形成浮栅，所述浮栅的侧壁与底面成70～80度夹角；
所述硅片为：硅衬底上已形成有栅氧化层和隧穿氧化层，硅衬底中已有隔离结构，硅衬底表面已淀积有一层多晶硅；
第2步，采用热氧化生长工艺使浮栅表面生长一层氧化硅；
第3步，在硅片表面先后淀积一层氮化硅和氧化硅，浮栅上方的氧化硅、氮化硅、氧化硅三者一起构成了ONO层。
所述方法制造的EEPROM的浮栅，侧壁与底面成70～80度夹角。
本发明通过改进浮栅刻蚀的形貌为倾斜，以及以热氧化生长工艺对浮栅上角进行倒角，从而提高了EEPROM的数据保持特性。
附图说明
图1是EEPROM存储阵列在字线方向的剖面示意图；
图2是EEPROM存储阵列在位线方向的剖面示意图；
图3a～图3c是本发明EEPROM的浮栅制造方法的各步骤示意图。
图中附图标记说明：10为衬底；11为栅氧化层；11a为隧穿氧化层；12为浮栅；13为ONO层；131为氧化硅；132为氮化硅；133为氧化硅；14为控制栅；20为隔离结构；
具体实施方式
本发明EEPROM的浮栅制造方法包括如下步骤：
第1步，请参阅图3a，这是EEPROM存储阵列在位线方向的剖面示意图。在这一步以前，硅衬底10上已形成有栅氧化层11和隧穿氧化层11a，硅衬底10中已有隔离结构20对各个存储晶体管进行隔离，硅衬底10表面已淀积有一层厚度的多晶硅作为浮栅材料。所述隔离结构20为场氧隔离(LOCOS)结构或浅槽隔离(STI)结构。
这一步进行的操作是，对所述多晶硅层进行刻蚀，形成浮栅12，所述浮栅12的侧壁具有70～80度的倾斜角度。换个角度，对于两个浮栅12之间的沟槽而言，则是具有锥形的刻蚀剖面(刻蚀形貌)。
这一步刻蚀出具有倾斜形貌的浮栅12，可以采用浅槽隔离(STI)结构的制造工艺，例如采用干法等离子体刻蚀，来形成浮栅12的倾斜侧壁。
第2步，请参阅图3b，采用热氧化生长工艺使浮栅12(多晶硅)表面生长一层氧化硅131，厚度小于或等于
这一步的热氧化生长工艺可以进一步使多晶硅浮栅12的上角变得圆滑，并使得氧化硅131即使在浮栅12的边缘处也具有均匀的膜厚。
第3步，请参阅图3c，在硅片表面先后淀积一层氮化硅132和氧化硅133，厚度均小于或等于
浮栅12上方的氧化硅131、氮化硅132、氧化硅133三者一起构成了ONO层13。
所述方法制造的EEPROM的浮栅，侧壁具有70～80度的倾斜角度，因此浮栅12的上角为钝角。在该浮栅12之上的氧化硅131具有均匀的膜厚。
上述实施例的工艺方法、数值等均为示意，在不违反本发明思想的前提下，本领域的一般技术人员可以进行等同替换，仍应属于本发明的保护范围之内。
Claims (7)
1.一种EEPROM的浮栅制造方法，其特征是，包括如下步骤：
第1步，对硅片表面的多晶硅层进行刻蚀，形成浮栅，所述浮栅的侧壁与底面成70～80度夹角；
所述硅片为：硅衬底上已形成有栅氧化层和隧穿氧化层，硅衬底中已有隔离结构，硅衬底表面已淀积有一层多晶硅；
第2步，采用热氧化生长工艺使浮栅表面生长一层氧化硅；
第3步，在硅片表面先后淀积一层氮化硅和氧化硅，浮栅上方的氧化硅、氮化硅、氧化硅三者一起构成了ONO层。
2.根据权利要求1所述的EEPROM的浮栅制造方法，其特征是，所述方法第1步中，硅衬底表面的多晶硅厚度为
3.根据权利要求1所述的EEPROM的浮栅制造方法，其特征是，所述方法第1步中，采用干法等离子体刻蚀工艺对所述多晶硅层进行刻蚀。
4.根据权利要求1所述的EEPROM的浮栅制造方法，其特征是，所述方法第2步中，所生长的氧化硅厚度小于或等于
5.根据权利要求1所述的EEPROM的浮栅制造方法，其特征是，所述方法第3步中，所淀积的氮化硅和氧化硅的厚度均小于或等于
6.一种采用权利要求1所述方法制造的EEPROM的浮栅，其特征是，所述浮栅的侧壁与底面成70～80度夹角。
7.根据权利要求6所述的EEPROM的浮栅，其特征是，所述浮栅的上角为钝角。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027282 CN102129976B (zh) | 2010-01-18 | 2010-01-18 | Eeprom的浮栅制造方法及其制造的浮栅 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027282 CN102129976B (zh) | 2010-01-18 | 2010-01-18 | Eeprom的浮栅制造方法及其制造的浮栅 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102129976A CN102129976A (zh) | 2011-07-20 |
| CN102129976B true CN102129976B (zh) | 2013-03-13 |
Family
ID=44268009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010027282 Active CN102129976B (zh) | 2010-01-18 | 2010-01-18 | Eeprom的浮栅制造方法及其制造的浮栅 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102129976B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931196B (zh) * | 2011-08-08 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Sonos器件 |
| FR3018952B1 (fr) | 2014-03-21 | 2016-04-15 | Stmicroelectronics Rousset | Structure integree comportant des transistors mos voisins |
| CN105826269B (zh) * | 2015-01-07 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其形成方法 |
| CN106298445A (zh) * | 2015-06-26 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | Pip电容器的制作方法、pip电容器及eeprom存储单元 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1146628A (zh) * | 1995-06-02 | 1997-04-02 | 现代电子产业株式会社 | 一种在快速eeprom单元中形成结的方法 |
| US6716694B2 (en) * | 2000-09-06 | 2004-04-06 | Seiko Epson Corporation | Semiconductor devices and methods for manufacturing semiconductor devices |
-
2010
- 2010-01-18 CN CN 201010027282 patent/CN102129976B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1146628A (zh) * | 1995-06-02 | 1997-04-02 | 现代电子产业株式会社 | 一种在快速eeprom单元中形成结的方法 |
| US6716694B2 (en) * | 2000-09-06 | 2004-04-06 | Seiko Epson Corporation | Semiconductor devices and methods for manufacturing semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102129976A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6743675B2 (en) | Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component | |
| US7316955B2 (en) | Method of manufacturing semiconductor device | |
| CN102129976B (zh) | Eeprom的浮栅制造方法及其制造的浮栅 | |
| US20120256253A1 (en) | Vertical Memory Devices | |
| KR20080001413A (ko) | 플래시 메모리 소자의 소자 분리막 형성방법 | |
| US8778758B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JP2007005380A (ja) | 半導体装置 | |
| JP4594796B2 (ja) | 半導体装置およびその製造方法 | |
| KR100784081B1 (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
| US10896913B2 (en) | Semiconductor memory device including memory pillars and transistor and manufacturing method thereof | |
| US10916557B2 (en) | Semiconductor device | |
| CN105789133A (zh) | 一种闪存存储单元及制作方法 | |
| KR101917392B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN105789212A (zh) | 一种闪存存储单元及制作方法 | |
| US7494874B2 (en) | Method of manufacturing a flash memory device | |
| CN105789277A (zh) | 一种闪存存储器的浮栅结构及制作方法 | |
| US20080017916A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20080102618A1 (en) | Method of manufacturing semiconductor device | |
| CN104752358A (zh) | 闪存器件及其形成方法 | |
| US20100213530A1 (en) | Nonvolatile Memory Device and Method of Manufacturing the Same | |
| US20080277665A1 (en) | Semiconductor device, nonvolatile memory device and method for fabricating the same | |
| US7998814B2 (en) | Semiconductor memory device and method of fabricating the same | |
| KR20070034331A (ko) | 플래쉬 메모리 소자와 그 제조 방법 | |
| JP2010040754A (ja) | 半導体装置およびその製造方法 | |
| US20150263161A1 (en) | Semiconductor storage device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI |
|
| CP03 | Change of name, title or address |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |