DE19621753A1 - Verfahren zur Bildung eines Übergangs bei einer EEPROM Flashzelle - Google Patents

Verfahren zur Bildung eines Übergangs bei einer EEPROM Flashzelle

Info

Publication number
DE19621753A1
DE19621753A1 DE19621753A DE19621753A DE19621753A1 DE 19621753 A1 DE19621753 A1 DE 19621753A1 DE 19621753 A DE19621753 A DE 19621753A DE 19621753 A DE19621753 A DE 19621753A DE 19621753 A1 DE19621753 A1 DE 19621753A1
Authority
DE
Germany
Prior art keywords
foreign ion
formation
transition
forming
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19621753A
Other languages
English (en)
Other versions
DE19621753B4 (de
Inventor
Hee Youl Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19621753A1 publication Critical patent/DE19621753A1/de
Application granted granted Critical
Publication of DE19621753B4 publication Critical patent/DE19621753B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Bildung eines Übergangs (sog. Junction) bei einer EEPROM Flashzelle, insbesondere ein Verfahren zur Bildung eines Übergangs mit einer DDD-Struktur (Doppel-Diffusions-Drain) bei einer EEPROM Flashzelle der Spaltgatebauweise mit einer Kanallänge im Submikrometerbereich. Die Erfindung betrifft weiter eine diesbezügliche EEPROM Flashzelle.
Ein Verfahren zur Bildung eines DDD-Übergangs wird nachfolgend anhand Fig. 1A bis Fig. 1C erläutert.
Fig. 1A bis Fig. 1C sind geschnittene Ansichten eines Bauelements, anhand dem ein Verfahren zur Bildung eines Übergangs bei einer herkömmlichen EEPROM Flashzelle erläutert wird.
Fig. 1A zeigt in geschnittener Ansicht das Bauelement. Danach ist ein Tunneloxidfilm 2 auf einem Siliziumsubstrat 1 vorgesehen, und darüber sind nacheinander in geschichteter Anordnung ein Floatinggate 3, ein dielektrischer Film 4, ein Steuergate 5 und ein Oxidfilm 6 ausgebildet. Weiterhin ist ein erstes Photolackmuster 7, das durch eine lithographische Behandlung unter Verwendung einer Source/Drain Fremdionen- Implantierungsmaske gebildet wird, vorgesehen. Anschließend wird ein erstes Fremdionengebiet 8A mittels einer Source/Drain Fremdionen-Implantierungsbehandlung geschaffen.
Fig. 1B zeigt in geschnittener Ansicht das Bauelement, bei dem, nachdem das erste Fotolackmuster 7 entfernt wurde, das erste Fremdionengebiet 8A mittels einer Ausheilungsbehandlung vergrößert worden ist.
Fig. 1C zeigt in geschnittener Ansicht das Bauelement, bei dem nach der Bildung eines zweiten, mit dem ersten Fotolackmuster 7 übereinstimmenden Fotolackmusters 9 im Wege einer lithographischen Behandlung unter Verwendung einer Source/Drain Fremdionen-Implantierungsmaske durch eine Fremdionen-Implantierungsbehandlung ein zweites, im ersten Fremdionengebiet 8A vollständig eingeschlossenes Fremdionengebiet 8B gebildet ist. Im Ergebnis wird ein das erste und zweite Fremdionengebiet umfassender Übergang 8 mit einer DDD-Struktur erhalten.
Das Problem bei dem oben geschilderten Verfahren liegt darin, daß seine Durchführung zwei aufeinanderfolgende Maskenbehandlungen erfordert. Zudem gibt es Schwierigkeiten bei der Ausheilungsbehandlung. Schließlich stellen sich zwar beim Betreiben der Zelle keine Probleme ein, wenn der Übergang mit DDD-Struktur als Drain für die Zelle verwendet wird, wird jedoch der Übergang als Source für die Zelle verwendet, so wird zum einen die Schwellenspannung der Zelle herabgesetzt und zum anderen treten Durchschlagerscheinungen auf.
Ziel der Erfindung ist es, bei einer EEPROM Flashzelle ein Verfahren zur Bildung eines Übergangs zu schaffen, bei dem eine abgewandelte DDD-Übergangsstruktur ohne die Verwendung einer Source/Drain Fremdionen-Implantierungsmaske und einer Ausheilungsbehandlung vorgesehen wird, was Herstellungsschritte einspart und es ermöglicht, eine bei Spaltgates übliche Kanallänge in der Zelle beizubehalten.
Das erfindungsgemäße Verfahren zur Bildung eines Übergangs in einer EEPROM Flashzelle, welches das genannte Ziel löst, ist gekennzeichnet durch die folgenden Schritte: Bildung eines Tunneloxidfilms auf einem Siliziumsubstrat, Bildung einer Stapelgatestruktur, indem nacheinander ein Floatinggate, ein dielektrischer Film, ein Steuergate und ein Oxidfilm auf dem Film gebildet werden; Bildung eines dünnen Nitridfilms auf der entstandenen Struktur einschließlich der Stapelgatestruktur; Bildung eines ersten Fremdionengebiets im Siliziumsubstrat mittels einer Schrägwinkel-Fremdionen- Implantierungsbehandlung bei einer Energie von über 100 KeV; Bildung einer Oxidsperrschicht an den Seitenwänden der Stapelgatestruktur; und Bildung eines im ersten Fremdionengebiet eingeschlossenen zweiten Fremdionengebiets unter Anwendung einer Schrägwinkel-Fremdionen-Implantierungs­ behandlung bei einer Energie von unter 100 KeV, wodurch eine modifizierte DDD-Übergangsstruktur zustandekommt. Die DDD- Struktur wird an der Seite der Stapelgatestruktur gebildet, auf der ein Floatinggate und ein Steuergate übereinander angeordnet sind, während eine Nicht-DDD-Struktur auf der Seite des Spaltgate gebildet wird, wobei die Länge des Spaltgate durch die Höhe der Stapelgatestruktur und den schrägen Auftreffwinkel bei der Fremdionen-Implantierung bestimmt ist.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles und der Zeichnung näher erläutert. Es zeigen
Fig. 1A bis Fig. 1C geschnittene Ansichten eines Bau­ elements zur Erläuterung eines Verfahrens zur Bildung eines Übergangs bei einer herkömmlichen EEPROM Flashzelle.
Fig. 2A bis Fig. 2C geschnittene Ansichten eines Bau­ elements zur Erläuterung eines erfindungsgemäßen Verfahrens zur Bildung eines Übergangs bei einer EEPROM Flashzelle.
In der Zeichnung beziehen sich gleiche Bezugszeichen auf gleiche Teile.
Fig. 2A bis Fig. 2C sind geschnittene Ansichten eines Bauelements zur Erläuterung des erfindungsgemäßen Verfahrens zur Bildung eines Übergangs bei einer EEPROM Flashzelle.
Fig. 2A zeigt eine geschnittene Ansicht des Bauelements, wobei ein Tunneloxidfilm 12 auf einem Siliziumsubstrat 11 ausgebildet ist, worüber eine Stapelgatestruktur vorgesehen ist, bei der nacheinander ein Floatinggate 13, ein dielektrischer Film 14, ein Steuergate 15 und ein Oxidfilm 16 laminiert ist. Daran anschließend wird ein dünner Nitridfilm 21 auf der erhaltenen Stapelgatestruktur unter Einschluß des Siliziumsubstrats 11 der Stapelgatestruktur gebildet.
Fig. 2B zeigt eine geschnittene Ansicht des Bauelements, wobei ein erstes Fremdionengebiet 18A in dem Siliziumsubstrat durch eine Schrägwinkel-Implantierungsbehandlung mit Fremdionen bei einer Energie von 100 bis 160 KeV gebildet wurde, usw. ohne Verwendung einer Source/Drain Fremdionen- Implantierungsmaske.
Der Nitridfilm 21 in Fig. 2A und Fig. 2B kann jeweils vor oder nach der Schrägwinkel-Implantierungsbehandlung mit Fremdionen gebildet werden.
Fig. 2C zeigt eine geschnittene Ansicht des Bauelements, wobei nach Ausbildung eines Oxidtrennfilms 22 an den Seitenwänden der Stapelgatestruktur ein im ersten Fremdionengebiet 18A eingeschlossenes zweites Fremd­ ionengebiet 18B innerhalb des Siliziumsubstrats durch eine Schrägwinkel-Implantierungsbehandlung mit Fremdionen bei einer Energie von 40 bis 100 KeV zur Ausbildung gelangt ist. Im Ergebnis bildet sich ein modifizierter Übergang 18, bestehend aus dem ersten und zweiten Fremdionengebiet 18A und 18B.
Anschließend wird eine EEPROM Flashzelle der Spaltgatebauweise durch die erhaltene Spaltgatebildung hergestellt nach Entfernung des Oxidtrennfilms 22 und Nitridfilms 21.
Der erfindungsgemäße Aufbau des modifizierten DDD-Übergangs 18, wie er in Fig. 2C gezeigt ist, unterscheidet sich von demjenigen eines herkömmlichen DDD-Übergangs, wie ihn Fig. 1C zeigt. Der die Stapelgatestruktur überlappende Bereich des modifizierten Übergangs 18 weist eine DDD-Struktur auf, während der andere, die Stapelgatestruktur nicht überlappende Bereich des modifizierten Übergangs 18 keine DDD-Struktur aufweist. Demzufolge können, bei Verwendung des erfindungsgemäßen modifizierten Übergangs 18 als Drain der Zelle, die Eigenschaften der Zelle verbessert werden wie bei dem herkömmlichen Übergang 8. Bei Verwendung des erfindungsgemäßen modifizierten Übergangs 18 als Source des Spaltgate ist der Übergang geeignet, eine Verkürzung der Kanallänge, die Verminderung der Schwellenspannung sowie das Auftreten von Durchschlagserscheinungen zu verhindern, weil der letztgenannte Bereich keine DDD-Struktur aufweist.
Wie erwähnt, werden erste und zweite Fremdionengebiete mittels einer Schrägwinkel-Fremdionen-Implantierungs­ behandlung geschaffen. Dabei wird jedoch bei der Ausbildung des ersten Fremdionengebiets ein hohes Energieniveau verwendet, während bei der Ausbildung des zweiten Fremdionen­ gebiets ein niedriges Energieniveau verwendet wird.
Demzufolge ermöglicht die Erfindung die Einsparung von Maskenbehandlungen zur Ausbildung einer DDD-Struktur mit erstem und zweitem Fremdionengebiet und einer Ausheilungs­ behandlung zur Diffundierung des ersten Fremdionengebiets; darüber hinaus ermöglicht die Erfindung die Verbesserung der Spaltgateeigenschaft und eine Verringerung der Zellgröße.
Die vorausgehende Beschreibung ist, indem darin mit einem gewissen Maß von Ausführlichkeit auf eine bevorzugte Ausführungsform Bezug genommen wurde, lediglich als beispielhaft für das der Erfindung zugrundeliegende Prinzip zu verstehen. Es versteht sich daher, daß die Erfindung nicht auf die hier vorgestellte bevorzugte Ausführungsform beschränkt ist, sondern Abwandlungen, die sich dem Fachmann anhand der gegebenen Lehre anbieten, einbezogen sind.

Claims (7)

1. Verfahren zur Bildung eines Übergangs bei einer EEPROM Flashzelle, gekennzeichnet durch die Schritte:
Bildung eines Tunneloxidfilms auf einem Silizium­ substrat;
Bildung einer Stapelgatestruktur, bei der ein Floatinggate, ein dielektrischer Film, ein Steuergate und ein Oxidfilm nacheinander vorgesehen werden;
Bildung eines dünnen Nitridfilms auf der erhaltenen Struktur einschließlich der Stapelgatestruktur;
Bildung eines ersten Fremdionengebiets im Silizium­ substrat mittels einer Schrägwinkel-Fremdionen-Implan­ tierungsbehandlung;
Bildung eines Oxidtrennfilms an den Seitenwänden der Stapelgatestruktur; und
Bildung eines im ersten Fremdionengebiet enthaltenen zweiten Fremdionengebiets mittels einer Schrägwinkel- Fremdionen- Implantierungsbehandlung, wodurch ein Übergangsgebiet m Siliziumsubstrat gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein die Stapelgatestruktur überlappender Bereich des Übergangsgebiets als DDD-Struktur ausgebildet wird, wogegen der übrige, die Stapelgatestruktur nicht überlappende Bereich des Übergangsgebiets als Nicht-DDD-Struktur ausgebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schrägwinkel-Fremdionen-Implantierungsbehandlung zur Ausbildung des ersten Fremdionengebiets bei einer Energie von 100 bis 160 KeV durchgeführt wird, und die Schrägwinkel- Fremdionen-Implantierungsbehandlung zur Ausbildung des zweiten Fremdionengebiets bei einer Energie von 40 bis 100 KeV.
4. Verfahren zur Bildung eines Übergangs bei einer EEPROM Flashzelle, gekennzeichnet durch die Schritte
Bildung eines Tunneloxidfilms auf einem Silizium­ substrat;
Bildung einer Stapelgatestruktur, wobei ein Floatinggate, ein dielektrischer Film, ein Steuergate und ein Oxidfilm nacheinander vorgesehen werden;
Bildung eines ersten Fremdionengebiets im Silizium­ substrat vermittels einer Schrägwinkel-Fremdionen-Implan­ tierungsbehandlung;
Bildung eines dünnen Nitridfilms auf der erhaltenen Struktur einschließlich der Stapelgatestruktur;
Bildung eines Oxidtrennfilms an den Seitenwänden der Stapelgatestruktur; und
Bildung eines im ersten Fremdionengebiet enthaltenen zweiten Fremdionengebiets vermittels einer Schrägwinkel- Fremdionen-Implantierungsbehandlung, wodurch eine modifizierte Übergangsstruktur, bestehend aus dem ersten und zweiten Fremdionengebiet, gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein die Stapelgatestruktur überlappender Bereich des Übergangsgebiets als DDD-Struktur ausgebildet ist, wogegen der übrige, die Stapelgatestruktur nicht überlappende Bereich des Übergangsgebiets als Nicht-DDD-Struktur ausgebildet ist.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Schrägwinkel-Fremdionen-Implantierungsbehandlung zur Ausbildung des ersten Fremdionengebiets bei einer Energie von 100 bis 160 KeV durchgeführt wird, und die Schrägwinkel- Fremdionen-Implantierungsbehandlung zur Ausbildung des zweiten Fremdionengebiets bei einer Energie von 40 bis 100 KeV.
7. EEPROM Flashzelle mit einem nach einem der vorhergehenden Verfahren geschaffenen Übergang.
DE19621753A 1995-06-02 1996-05-30 Verfahren zur Bildung eines Übergangs in Fremdionengebieten einer EEPROM-Flashzelle mittels Schrägwinkel-Fremdionen-Implantation Expired - Fee Related DE19621753B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950014561A KR0172275B1 (ko) 1995-06-02 1995-06-02 플래쉬 이이피롬 셀의 접합부 형성방법
KR95-14561 1995-06-02

Publications (2)

Publication Number Publication Date
DE19621753A1 true DE19621753A1 (de) 1996-12-05
DE19621753B4 DE19621753B4 (de) 2006-01-05

Family

ID=19416389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19621753A Expired - Fee Related DE19621753B4 (de) 1995-06-02 1996-05-30 Verfahren zur Bildung eines Übergangs in Fremdionengebieten einer EEPROM-Flashzelle mittels Schrägwinkel-Fremdionen-Implantation

Country Status (7)

Country Link
US (1) US5770502A (de)
JP (1) JP2907774B2 (de)
KR (1) KR0172275B1 (de)
CN (1) CN1050692C (de)
DE (1) DE19621753B4 (de)
GB (1) GB2301709B (de)
TW (1) TW299501B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417256B (en) * 1997-01-31 2001-01-01 Seiko Epson Corp Semiconductor MOS device and its manufacturing method
US5896314A (en) * 1997-03-05 1999-04-20 Macronix International Co., Ltd. Asymmetric flash EEPROM with a pocket to focus electron injection and a manufacturing method therefor
US6083794A (en) * 1997-07-10 2000-07-04 International Business Machines Corporation Method to perform selective drain engineering with a non-critical mask
US6168637B1 (en) * 1997-12-16 2001-01-02 Advanced Micro Devices, Inc. Use of a large angle implant and current structure for eliminating a critical mask in flash memory processing
TW434754B (en) * 1998-08-20 2001-05-16 United Microelectronics Corp Structure of high-voltage semiconductor device and its manufacturing method
DE19927287C2 (de) * 1999-06-15 2001-08-23 Infineon Technologies Ag Verfahren zur Herstellung einer nichtflüchtigen Halbleiter-Speicherzelle, eines nichtflüchtigen symmetrischen Halbleiter-Speicherzellenpaares und einer Vielzahl von seriell angeordneten nichtflüchtigen Halbleiter-Speicherzellen
KR20010004263A (ko) 1999-06-28 2001-01-15 김영환 스택게이트 플래쉬 이이피롬 셀의 게이트 형성 방법
KR20010004985A (ko) * 1999-06-30 2001-01-15 김영환 플래쉬 메모리 소자의 게이트 형성 방법
US6750122B1 (en) 1999-09-29 2004-06-15 Infineon Technologies Ag Semiconductor device formed with an oxygen implant step
US6297098B1 (en) * 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
KR100415517B1 (ko) * 2000-06-30 2004-01-31 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US6284603B1 (en) 2000-07-12 2001-09-04 Chartered Semiconductor Manufacturing Inc. Flash memory cell structure with improved channel punch-through characteristics
KR100377161B1 (ko) * 2000-12-30 2003-03-26 주식회사 하이닉스반도체 마스크롬 및 그의 제조 방법
US20020123180A1 (en) 2001-03-01 2002-09-05 Peter Rabkin Transistor and memory cell with ultra-short gate feature and method of fabricating the same
US6818504B2 (en) * 2001-08-10 2004-11-16 Hynix Semiconductor America, Inc. Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
US7566929B2 (en) 2002-07-05 2009-07-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof
KR100467019B1 (ko) * 2002-07-05 2005-01-24 삼성전자주식회사 자기정렬 트렌치 소자분리구조를 갖는 플래시 메모리 소자및 그 제조방법
US6828202B1 (en) * 2002-10-01 2004-12-07 T-Ram, Inc. Semiconductor region self-aligned with ion implant shadowing
CN100392839C (zh) * 2003-10-31 2008-06-04 中芯国际集成电路制造(上海)有限公司 一种离子布植制程的监控方法
DE102004063691B4 (de) * 2004-05-10 2019-01-17 Hynix Semiconductor Inc. Verfahren zum Implantieren von Ionen in einem Halbleiterbauelement
KR100689673B1 (ko) * 2004-05-10 2007-03-09 주식회사 하이닉스반도체 반도체소자의 불균일 이온주입 방법
US7294882B2 (en) * 2004-09-28 2007-11-13 Sandisk Corporation Non-volatile memory with asymmetrical doping profile
US7205186B2 (en) * 2004-12-29 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for suppressing oxide formation
US7705387B2 (en) * 2006-09-28 2010-04-27 Sandisk Corporation Non-volatile memory with local boosting control implant
US7977186B2 (en) * 2006-09-28 2011-07-12 Sandisk Corporation Providing local boosting control implant for non-volatile memory
US7732310B2 (en) * 2006-12-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall memory with self-aligned asymmetrical source and drain configuration
CN102129976B (zh) * 2010-01-18 2013-03-13 上海华虹Nec电子有限公司 Eeprom的浮栅制造方法及其制造的浮栅
CN102299063A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103094284B (zh) * 2011-10-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 Eeprom存储器及其制作方法
CN103187251B (zh) * 2011-12-31 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189966A (ja) * 1988-01-25 1989-07-31 Ricoh Co Ltd 不揮発性半導体メモリ装置
JPH02209773A (ja) * 1989-02-09 1990-08-21 Kawasaki Steel Corp 半導体不揮発性mos形メモリ
US5021848A (en) * 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
KR940010930B1 (ko) * 1990-03-13 1994-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
JPH088318B2 (ja) * 1990-05-09 1996-01-29 株式会社東芝 不揮発性半導体メモリ装置の製造方法
JP2817393B2 (ja) * 1990-11-14 1998-10-30 日本電気株式会社 半導体記憶装置の製造方法
JPH04274370A (ja) * 1991-03-01 1992-09-30 Matsushita Electron Corp 半導体装置およびその製造方法と半導体集積回路
JP3015498B2 (ja) * 1991-05-28 2000-03-06 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5190887A (en) * 1991-12-30 1993-03-02 Intel Corporation Method of making electrically erasable and electrically programmable memory cell with extended cycling endurance
US5413946A (en) * 1994-09-12 1995-05-09 United Microelectronics Corporation Method of making flash memory cell with self-aligned tunnel dielectric area

Also Published As

Publication number Publication date
TW299501B (de) 1997-03-01
US5770502A (en) 1998-06-23
KR0172275B1 (ko) 1999-02-01
KR970004028A (ko) 1997-01-29
JPH08330457A (ja) 1996-12-13
CN1146628A (zh) 1997-04-02
DE19621753B4 (de) 2006-01-05
JP2907774B2 (ja) 1999-06-21
GB2301709A (en) 1996-12-11
GB2301709B (en) 1999-04-21
CN1050692C (zh) 2000-03-22
GB9611181D0 (en) 1996-07-31

Similar Documents

Publication Publication Date Title
DE19621753B4 (de) Verfahren zur Bildung eines Übergangs in Fremdionengebieten einer EEPROM-Flashzelle mittels Schrägwinkel-Fremdionen-Implantation
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE102004024603B4 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit Oxidfilmschichten verschiedener Stärken
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2520190A1 (de) Verfahren zur herstellung eines festwertspeichers
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
DE10012141A1 (de) Verfahren zur Herstellung eines Einzelelektron-Transistors
DE19611438A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2454705A1 (de) Ladungskopplungsanordnung
DE2315761B2 (de) Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
EP0157926A1 (de) Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE2743299A1 (de) Ladungskopplungsanordnung
DE4207913C2 (de) Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2834724A1 (de) Mos-feldeffekttransistoren fuer hoehere spannungen
EP0931340B1 (de) Halbleiter-festwertspeicher und verfahren zu seiner herstellung
DE19756409A1 (de) Verfahren zum Herstellen einer Halbleiterkomponente
DE69727071T2 (de) Kurzkanal-flaheeprom-speicheranordnung mit doppel-diffundierter source und verfahren zur herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203