DE2834724A1 - Mos-feldeffekttransistoren fuer hoehere spannungen - Google Patents

Mos-feldeffekttransistoren fuer hoehere spannungen

Info

Publication number
DE2834724A1
DE2834724A1 DE19782834724 DE2834724A DE2834724A1 DE 2834724 A1 DE2834724 A1 DE 2834724A1 DE 19782834724 DE19782834724 DE 19782834724 DE 2834724 A DE2834724 A DE 2834724A DE 2834724 A1 DE2834724 A1 DE 2834724A1
Authority
DE
Germany
Prior art keywords
semiconductor
field effect
type
mos field
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782834724
Other languages
English (en)
Inventor
Ditmar Dipl Ing Dr Tec Kranzer
Michael Dipl Ing Pomper
Rainer Dipl Ing Weidlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782834724 priority Critical patent/DE2834724A1/de
Priority to FR7920191A priority patent/FR2433240A1/fr
Priority to GB7927555A priority patent/GB2027992B/en
Priority to JP10116579A priority patent/JPS5524497A/ja
Publication of DE2834724A1 publication Critical patent/DE2834724A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen: Berlin und München VPA _
1 H 2 BRU
MOS-Feldeffekttransistoren für höhere Spannungen.
Feldeffekttransistoren lassen sich im allgemeinen mit ' Versorgungsspannungen bis etwa 30 V betreiben. Beim Anlegen höherer Versorgungsspannungen als 30 V treten am drainseitigen Ende des Kanals Feldüberhöhungen an der Grenze zwischen Halbleiter und Gate-Isolatorschicht, z.B. zwischen Siliciumdioxyd und Silicium auf, was zu einem Durchbruch primär an dieser Stelle führt. Maßnahmen zur Erhöhung der Spannungsfestigkeit laufen auf eine Milderung dieser Feldüberhöhung hinaus. Mittels drainseitig ionenimplantierter Zonen, abgestufter Gate-Isolatorschichten sowie mittels Feldplatten lassen sich MOS-Feldeffekttransistoren mit einer höheren Spannungsfestigkeit als 30 V erreichen.
Die Erfindung betrifft einen MOS-Feldeffekttransistor mit zwei sich von einer Halbleiteroberfläche ins Innere erstreckenden dotierten Halbleiterbereichen der ersten
Kus 1 Lau - 28.7.78
.03000 7/0458
^P ί i-4 2 BHD
Art, dem Source- und dem Drain-Bereich, die voneinander durch einen Halbleiter des entgegengesetzten Dotierungstyps getrennt sind, wobei die zwischen Source und Drain liegende Halbleiteroberfläche so von einer Isolierschicht überdeckt wird, daß auch Teile des Source- bzw. Drainbereichs von dieser Schicht überdeckt werden und wobei zugleich mindestens ein dotierter Halbleiterbereich der ersten Art einen weiteren unmittelbar daran anschließenden Halbleiterbereich der zweiten Art von gleichem Dotierungstyp aufweist, der sich ins Innere des Halbleiters in Richtung zum Gate hin erstreckt.
Aus einem Vortrag, "A high BVDS MOSFET by ION-Implantation", Verfasser K. Tokuyama, T. Yoshino und Y. Iga, anläßlich des Micro-Slectronic-Kongresses 1976 ist es bekannt, die Spannungsfestigkeit von MOS-Feldeffekttransistoren von 30 V auf ca. 50 V bis maximal 80 V zu erhöhen. Es wird beschrieben, daß eine effektive Erhöhung der Spannungsfestigkeit eines MOS-Transistors durch eine Ionenimplantation zwischen stark dotiertem Draingebiet und den dem Gate zugewandten Halbleiteroberflächenteilen erreicht werden kann. Zwar werden auch dotierte Halbleitergebiete, die sich längs der Halbleiteroberfläche, in Halbleitergebieten innerhalb des Drainbereichs erstrecken, dargestellt, gleichzeitig wird jedoch gezeigt, daß diejenigen ionenimplantierten Teilgebiete, die innerhalb des Draingebietes in den Halbleiter hineinragen, zu einer effektiven Erhöhung der Spannungsfestigkeit eines solchen Feldeffekttransistors nicht beitragen. Die gesamte Erhöhung der Spannungsfestigkeit eines MOS-Feldeffekttransistors wird vielmehr der Ionenimplantation und damit schwächeren Dotierung eines halbleiteroberflächennahen und gatenahen Gebietes außerhalb des Drains zugeschrieben.
030007/0458
(ο
VPA 78 P j 1 4 2 BRD
Aus einem Vortrag mit dem Titel . "High-Voltage DSA-MOS Transistor für Electroluminescent Display", verfaßt von Katsunobu Awane, Katsumasa Fujii, Toshiaki Yamano, Hiroshi Tamaki, Tetsuo Biwa, Hironori Hattori and Takeo Fujimoto, vorgetragen im Februar 1978 anläßlich der IEEE International Solid-State Circuits Conference, sind MOS-Feldeffekttransistoren mit hoher Durchbruchspannung bekannt, die sowohl ionenimplantierte Gebiete aufweisen, die sich von der Halbleiteroberfläche ins Innere erstrecken, als auch abgestufte Gateoxidschichten sowie Feldplatten aufweisen, so daß sehr hohe Durchbruchspannungen zwischen Source und Drain erreicht werden können. Die beschriebenen MOS-Feldeffekttransistören sind Jedoch hinsichtlich Source und Drain räumlich unsymmetrisch angeordnet. Eine derartige Unsymmetrie ist in vielen Fällen, z.B. bei der Verwendung von MOS-Feldeffekttransistoren, als Transfergates unbrauchbar, weshalb es wünschenswert ist, auch bei hinsichtlich Source- und Drain symmetrischen MOS-Feldeffekttransistoren zu einer hohen Spannungsfestigkeit zu gelangen.
Aufgabe der vorliegenden Erfindung ist es daher, MOS-Feldeffekttransistoren anzugeben, deren Durchbruchspannung möglichst hoch ist und die außerdem sowohl eine räumlich symmetrische als auch asymmetrische Anordnung hinsichtlich Source und Drain zulassen.
Diese Aufgabe wird erfindungsgemäß mittels MOS-FeIdeffekttransistoren, die neben dotierten Halbleiterbereichen der ersten Art, dem Source- und dem Drainbereich, Halbleiterbereiche der zweiten Art aufweisen, wobei jeder Bereich der zweiten Art unmittelbar an einen Halbleiterbereich der ersten Art anschließt und vom gleichen Dotierungstyp ist und sich ins Innere des Halbleiters
030007/0458
VPA78P 1 H 2 BRD
in Richtung zum Gate hin erstreckt, dadurch gelöst, daß die Halbleiterbereiche der zweiten Art einen Abstand d von derjenigen Halbleiteroberfläche aufweisen, von der sich die Halbleiterbereiche der ersten Art, der Source- und der Drainbereich, ins Halbleiterinnere erstreckt, und daß ein Gate auf der Isolierschicht so angebracht ist, daß ein Off-Set L. zwischen mindestens einer äußeren Begrenzung des Gates und mindestens einer dazu benachbarten Dotierungsgrenze eines Halbleiterbereichs der ersten Art an der Halbleiteroberfläche entsteht.
Erfindungsgemäße MOS-Feldeffekttransistoren haben den Vorteil, daß mit ihnen sowohl eine hohe Spannungsfestigkeit von 200 V oder mehr erreicht werden kann, als auchhinsichtlich Source und Drain eine räumlich sowohl symmetrische wie auch asymmetrische Transistoranordnung erreicht werden kann. Damit kann wiederum eine Verwendung von hochspannungsfesten MOS-Feldeffekttransistoren bei Transfergates erreicht werden.
Es ist vorteilhaft, daß die Halbleiterbereiche der zweiten Art sich parallel zu derjenigen Oberfläche erstrekken, von der sich die Halbleiterbereiche der ersten Art, der Source- und der Drainbereich, ins Halbleiterinnere erstrecken.
Weiterhin ist es vorteilhaft, daß die Halbleiterbereiche der zweiten Art durch Ionenimplantation erzeugt werden. Das Erzeugen von Halbleiterbereichen der zweiten Art mittels Ionenimplantation hat den Vorteil, die Halbleiterbereiche in einem bestimmten Abstand von der Halbleiteroberfläche technisch leicht zu erzeugen. Die Tiefe der Implantationsgebiete im Halbleiter kann durch die Implantationsenergie der implantierenden Ionen entsprechend eingestellt werden.
030007/0458
Jr VPA78P 1 H2 BRD
Es ist besonders vorteilhaft, daß die mittlere Eindringtiefe der Ionen 0,5/um bis 2/um, insbesondere 1/um, beträgt. Eine mittlere Eindringtiefe von 0,5/um bis 2/um,insbesondere von 1 /um,hat sich für die üblichen MOS-FeIdeffekttransistören als besonders günstig bezüglich einer hohen Durchbruchspannung erwiesen.
In manchen Fällen, z.B. zur Erzeugung von Transfergate, ist es vorteilhaft, daß der Transistor hinsichtlich Source und Drain räumlich symmetrisch angeordnet ist.
In gewissen Fällen ist es auch vorteilhaft, daß dieser in einem gleichzeitig als Träger dienenden Halbleiterkörper eingebaut ist. Derartige MOS-Feldeffekttransistoren werden z.B. vorteilhaft in integrierten Schaltungen zum Schalten von hohen Spannungen mit wechselnder Polarität verwendet.
Bei der Herstellung gewisser MOS-Feldeffekttransistoren ist es vorteilhaft, daß der MOS-Transistor auf einem Träger aus isolierendem Material, z.B. bestehend aus Saphir oder Spinell, angebracht ist. Derart aufgebaute MOS-Feldeffekttransistoren werden z.B. ebenfalls in integrierten Schaltungen für Hochspannungsanwendungen verwendet.
Es ist auch erfinderisch, daß das Halbleitermaterial aus Silicium besteht.
Erfindungsgemäße MOS-Feldeffekttransistoren können vorteilhaft dadurch hergestellt werden, daß 1. in einem Halbleiterkörper Halbleiterbereiche der ersten Art, der Source- und der Drainbereich, von der Oberfläche her mittels geeigneter Masken eindiffundiert werden,
030007/0458
ρ ι μ 2 ara
2. ein Gateisolator, z.B. SiO2* angebracht wird,
3. das Gate aufgebracht wird,
4. mittels Ionenimplantation die Halbleiterbereiche der zweiten Art erzeugt werden, wobei das aufgebrachte Gate sowie dickere Isolatorschichten als Maske dienen.
Dieses Herstellungsverfahren hat den Vorteil, daß die in der Tiefe liegenden implantierten Zonen der Source- bzw. Draingebiete in Bezug auf das Gate selbstjustierend hergestellt werden und eventuell eine Maske eingespart werden kann. Verwendet wird dieses Verfahren zur Herstellung von MOS-Schaltungen, insbesondere für hohe Spannungen.
Zur Herstellung von MOS-Feldeffekttransistören ist es auch vorteilhaft, daß in einem Halbleiterkörper der Reihe nach
1. Halbleiterbereiche der ersten Art, der Source- und der Drainbereiche, von der Oberfläche her mittels geeigneter Masken eindiffundiert werden,
2. die Halbleiteroberfläche z.B. durch Oxidation derselben mit einer dünnen Isolatorschicht versehen wird,
3. mittels einer Lackmaske, die z.B. photolithographisch erzeugt wird, und mittels Ionenimplantation die Halbleiterbereiche der zweiten Art hergestellt werden, 4. daß nach Entfernen der Lackmaske, das Gate sowie an gewissen Transistoroberflächen dickere Isolatorschichten, z.B. Halbleiteroxydschichten, aufgebracht werden.
Die beiden angegebenen Verfahren können in analoger Weise angewendet werden, wenn anstelle eines Siliciumsubstrats ein isolierendes Substrat, z.B. bestehend aus Saphir oder Spinell, verwendet wird.
Hiernach gefertigte MOS-Feldeffekttransistören haben den
3 0007/0458
Vorteil, daI3 sie voneinander dielektrisch isoliert sind. Anwenden lassen sich derartig gefertigte MOS-Feldeffekttransistören in integrierten Schaltungen für höhere Spannungen.
5
Nachfolgend wird die Erfindung anhand der Zeichnung und an Ausführungsbeispielen näher erläutert.
Es zeigen:
Fig. 1 einen MOS-Feldeffekttransistor mit einem HaIbleitersubstrat mit Offsetgate mit zusätzlichen ionenimplantierten Bereichen in symmetrischer Anordnung;
Fig. 2 einen MOS-Feldeffekttransistor mit einem isolierenden Substrat mit Offsetgate mit zusätzlichen ionenimplantierten Bereichen in symmetrischer Anordnung;
Fig. 3 einen MOS-Feldeffekttransistor mit einem elektrisch isolierendem Substrat mit Offsetgate mit zusätzlich ionenimplantierten Bereichen in unsymmetrischer Anordnung.
Fig. 1 zeigt einen MOS-Feldeffekt-Transistor 1_ mit Halbleitersubstrat mit Offsetgate und mit zusätzlichen ionenimplantierten Bereichen in symmetrischer Anordnung.
In ein Halbleitersubstrat 2, z.B. in ein η-dotiertes Siliciumsubstrat, sind ein Drain 3 und ein Source 4, z.B. in Form von p+ dotierten Siliciumzonen, eingebracht. Parallel zur Halbleiteroberfläche 7 und in einem Abstand d von dieser erstrecken sich schmale· implantierte Halbleiterbereiche 5 und 6, ausgehend vom Drainbereich 3 bzw. vom Sourcebereich 4 in Richtung zum Gate hin ins Halbleiterinnere. Die implantierten Halbleiterbereiche 5,6 können z.B. p-dotiert sein. Ihre Erstreckung von der Drainbegrenzung 8 bzw. Sourcebegrenzung 9 ins HaIbleiterinnere beträgt Lß. Der Abstand der Implantations-
03 0 007/0A58
-β* VPA 78 P 1 M 2 BRD
bereiche 5 und 6 voneinander beträgt 1. Auf der Halbleiteroberfläche 7 ist ein Gateisolator 11, z.B. bestehend aus Siliciumoxyd oder Siliciumnitrid, so angebracht, daß er die Fläche zwischen Source 4 und Drain 3 sowie Randgebiete von Source 4 und Drain 3 überdeckt. Auf dem Gateisolätor 11 ist ein Gate 12 so angebracht, daß zwischen dem Gate 12 und dem Drain 3 bzw. Source 4 ein Off-Set jeweils von der Abmessung L. entsteht.
Fig. 2 stellt einen MOS-Feldeffekttransistor 1£ mit einem isolierenden Substrat mit Offsetgate und mit zusätzlichen ionenimplantierten Bereichen in symmetrischer Anordnung dar. Auf einem isolierenden Substrat 13, z.B. bestehend aus Saphir, sind ein Drainbereich 3 und ein Sourcebereich 4, z.B. bestehend aus p+ dotiertem Silicium, aufgebracht. Vom Drainbereich 3 erstreckt sich ein implantierter Halbleiterbereich 5 ins Halbleiterinnere zum Gate 12 hin, wobei der implantierte Halbleiterbereich 5 einen Abstand d von der Halbleiteroberfläche 7 aufweist. Der implantierte Halbleiterbereich 6 ist analog ausgehend vom Sourcebereich 4 angeordnet. Auf der Halbleiteroberfläche 7 ist ein Gateisolator 11, z.B. bestehend aus Siliciumoxyd, angebracht, der die Halbleiteroberfläche 7 zwischen Source und Drain so bedeckt, daß auch Randgebiete des Source 4 und des Drain 3 von der Isolatorschicht überdeckt werden. Auf der Gateisolatorschicht 11 ist das Gate ,12 so angebracht, daß es sowohl zum Source 4 als auch zum Drain 3 einen Off-Set vom Ausmaße L. aufweist.
.
Die Herstellung eines Feldeffekttransistors nach Fig.2 erfolgt in der Weise, daß auf ein isolierendes Substrat eine Halbleiterschicht epitaktisch aufgebracht wird. Diese Halbleiterschicht kann z.B. aus η-dotiertem SiIicium bestehen oder aus undotiertem Silicium, in welches
030007/0458
Al·
VPA 78 ρ ι ι Zf 2 BRD
anschließend eine η-Dotierung eingebracht wird, bestehen. Danach werden p+ dotierte Drain- und Sourcebereiche eingebracht und eine Gateisolatorschicht 11, z.B. bestehend aus Siliciumoxyd oder Siliciumnidrid auf die Halbleiter-5 oberfläche 7 aufgebracht. Anschließend erfolgt mittels Fotoätztechnik ein Abätzen des Halbleitermaterial, das sich außerhalb der in Fig. 2 dargestellten Halbleiterbereiche auf der Substratoberfläche befindet (Inselätzung). Danach werden die implantierten Halbleiterbereiche 5 und 6 eingebracht und das Gate 12 oberhalb des Gateisolators angebracht.
Fig. 3 stellt einen MOS-Feldeffekttransistor 20 mit einem isolierenden Substrat mit Offsetgate mit einem zusätzlichen ionenimplantierten Bereich 5 in unsymmetrischer Anordnung dar. Fig. 3 entspricht, abgesehen von der Symmetrie bezüglich Source und Drain, der Fig. 2, wobei entsprechende Teile mit gleichen Bezugszeichen versehen wurden. Fig. 3 unterscheidet sich von Fig. 2 durch eine Unsymmetrie bezüglich Source und Drain. In Analogie zu Fig. 2 wurde der Abstand zwischen dem implantierten Halbleiterbereich 5 und dem Sourcebereich 4 mit 1 bezeichnet, die Erstreckung des implantierten Halbleiterbereichs 5, ausgehend vom Drainbereich 3, in das Halbleiterinnere zum Gate zu mit L„ bezeichnet und die Off-Set-Erstreckung des Gates 12 vom Drainbereich 3 mit L. bezeichnet.
Die bei den Fig. 1 bis 3 beschriebene Dotierung der einzelnen Halbleiterbereiche ist keineswegs zwingend. Es sind vielmehr auch analoge Feldeffekttransistoren möglieh, bei denen die p-dotierten Zonen durch n-dotierte Zonen und die η-dotierten Zonen durch p-dotierte Zonen ersetzt werden.
030007/0458
VPA 78 ? 1^2
So wie die Fig. 3 einen unsymmetrischen Feldeffekttransistor analog zu dem symmetrisehen Feldeffekttransistor zur Fig. 2 darstellt, läßt sich auch ein entsprechender unsymmetrischer Feldeffekttransistor analog zu Fig. 1 bauen, der jedoch in der Zeichnung nicht dargestellt wurde.
Als Gatematerialien für die Gates 12 der Fig. 1 bis 3 können Metalle, z.B. Aluminium, Molybdän, oder auch Polysilicium verwendet werden. Weiterhin kommen für das Gate Schichten aus mehreren der genannten Materialien oder Legierungen aus den genannten Metallen als Gatematerialien infrage.
Feldeffekttransistoren nach Fig. 1 bis Fig.3 wären bei Fortfall der implantierten Halbleiterbereiche 5 und 6 und bei einem hinreichend großen Off-Set L. nicht funktionsfähig, da der Stromfluß im Kanalbereich nicht gewährleistet wäre. Ein hinreichendes Off-Set, insbesondere im Drainbereich, ist aber nötig, um, wie anfangs erwähnt, eine Feldüberhöhung im Drainbereich zwischen der Halbleiteroberfläche 7 und der darüber liegenden Gate-Isolatorschicht 11 zu mildern. Die im Inneren des Halbleiterkörpers angebrachten implantierten Halbleiterbereiche 5 und 6 bewirken zwar einerseits eine Überbrückung des Kanalbereichs, so daß ein Kanalstrom fließen kann, verursachen aber andererseits keine wesentliche Feldüberhöhung im drainseitigen Grenzbereich zwischen der Halbleiteroberfläche 7 und der Isolatorschicht 11.' Sorgt man andererseits dafür, daß der Abstand 1 zwischen den implantierten Halbleiterbereichen 5 und 6 so groß ist, daß an dieser Stelle kein Spannungsdurchbruch erfolgt, so laßt sich die Spannungsfestigkeit von MOS-Feldeffekttransistoren auf diese Weise heraufsetzen. Auch der Abstand d
030007/0458
vpA78P 1 M 2 BRD
der implantierten Halbleiterbereiche 5 und 6 von der Halbleiteroberfläche 7 darf, um einen Durchbruch zu vermeiden, nicht zu gering sein und andererseits nicht zu groß sein, um den Stromfluß zwischen Source und Drain zu gewährleisten.Versuche haben ergeben, daß bei erfindungsgemäßen MOS-Feldeffekttransistoren d größer als 0,5/um betragen muß, insbesondere 1/um bis 2/um betragen kann. Die Schichtdicke des Gateisolators beträgt z.B. bei Verwendung von Siliciumoxyd 100 bis 200 mn. Bei Verwendung eines selbstjustierenden Gates, d.h. falls das Gate als Maske bei der Ionenimplantation verwendet wird, muß die Gatedicke der erwünschten Eindringtiefe der Ionen angepaßt werden. Bei einer mittleren Ioneneindringtiefe von 1 /um muß das Aluminium-Gate eine Schichtdicke ^ 1 /um haben.
Mit den beschriebenen erfindungsgemäßen MOS-Feldeffekttransistoren läßt sich bei geeigneter Dimensionierung eine Durchbruchspannung von mehr als 200 V erreichen. Symmetrisch ausgebildete erfindungsgemäße MOS-Feldeffekttransistoren lassen sich in Schaltungen bei Transfergates verwenden und weisen gegenüber bisher bekannten symmetrischen Anordnungen eine wesentlich höhere Spannungsfestigkeit auf.
Entsprechend hohe Spannungsfestigkeiten von MOS-Feldeffekttransistoren sind bisher nur in unsymmetrischen Anordnungen, z.B. mit abgestuften Gateisolatorschichten, bekannt.
10 Patentansprüche
3 Figuren
030007/0458

Claims (10)

  1. -4- "■ VPA 78 P 1 H 2 BRD
    Patentansprüche
    Λ/ MOS-Feldeffekttransistor mit zwei sich von einer Halbleiteroberfläche ins Innere erstreckenden dotierten Halbleiterbereichen der ersten Art, dem Source- und dem Drainbereich, die voneinander durch einen Halbleiterbereich des entgegengesetzten Dotierungstyps getrennt sind, wobei die zwischen Source und Drain liegende Halbleiteroberfläche so von einer Isolierschicht überdeckt wird, daß auch Teile des Source- bzw. Drainbereichs von dieser Schicht überdeckt werden und wobei zugleich mindestens ein dotierter Halbleiterbereich der ersten Art einen weiteren unmittelbar daran anschließenden Halbleiterbereich der zweiten Art von gleichem Dotierungstyp aufweist, der sich ins Innere des Halbleiters in Richtung zum Gate hin erstreckt, dadurch g e kennzeichnet , daß die Halbleiterbereiche der zweiten Art einen Abstand d von derjenigen Halbleiteroberfläche aufweisen, von der sich die Halbleiterbereiche der ersten Art, der Source- und der Drainbereich, ins Halbleiterinnere erstreckt, und daß ein Gate auf der Isolierschicht so angebracht ist, daß ein Off-Set L. zwischen mindestens einer äußeren Begrenzung des Gates und mindestens einer dazu benachbarten Dotierungsgrenze eines Halbleiterbereichs der ersten Art an der Halbleiteroberfläche entsteht.
  2. 2. MOS-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterbereiche der zweiten Art sich parallel zu derjenigen Oberfläche erstrecken, von der sich die Halbleiterbereiche der ersten Art, der Source- und der Drainbereich, ins Halbleiterinnere erstrecken.
    07/0458
    -2- vpA 78 P 1 ί 4 2 BRD
  3. 3. MOS-Feldeffekttransistor nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Halbleiterbereiche der zweiten Art durch Ionenimplantation erzeugt werden.
  4. 4. MOS-Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß die mittlere Eindringtiefe der Ionen 0,5/um bis 2/um, insbesondere 1 /um, beträgt.
  5. 5. MOS-Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 4, dadurch gekennzei chn e t , daß der Transistor hinsichtlich Source und Drain räumlich symmetrisch angeordnet ist.
  6. 6. MOS-Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennzei chn e t , daß dieser in einem gleichzeitig als Träger dienenden Halbleiterkörper eingebaut ist.
  7. 7. MOS-Feldeffakttransistor nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzei chn e t , daß der MOS Feldeffekttransistor auf einem Träger aus isolierendem Material, z.B. bestehend aus Saphir oder Spinell, angebracht ist.
  8. 8. MOS-Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 7, dadurch gekennzei chn e t , daß das Halbleitermaterial aus Silicium besteht.
  9. 9. Verfahren zur Herstellung eines MOS-Feldeffekttransistors nach mindestens einem der Ansprüche 1 bis 6 und/oder 8, dadurch gekennzeichnet, daß
    1. in einem Halbleiterkörper Halbleiterbereiche der
    030007/0458
    -3- VPA 78 P 1 M 2 BRD
    ersten Art, der Source- und der Drainbereich, von der Oberfläche her mittels geeigneter Masken eindiffundiert werden,
    2. ein Gateisolator, z.B. SiO2 aufgebracht wird, 3. das Gate aufgebracht wird,
    4. mittels Ionenimplantation die Halbleiterbereiche der zweiten Art erzeugt werden, wobei das aufgebrachte Gate sowie dickere Isolatorschichten als Maske dienen.
  10. 10. Verfahren zur Herstellung eines MOS-Feldeffekttransistors nach mindestens einem der Ansprüche 1 bis 6 und/oder 8, dadurch gekennzeichnet, daß in einem Halbleiterkörper der Reihe nach
    1. Halbleiterbereiche der ersten Art, der Source- und der Drainbereich, von der Oberfläche her mittels geeigneter Masken eindiffundiert werden,
    2. die Halbleiteroberfläche z.B. durch Oxidation derselben mit einer dünnen Isolatorschicht versehen, wird,
    3. mittels einer Lackmaske, die z.B. photolithographisch erzeugt wird, und mittels Ionenimplantation die Halbleiterbereiche der zweiten Art hergestellt werden, 4. daß nach Entfernen der Lackmaske das Gate sowie an gewissen Transistoroberflächen dickere Isolatorschichten, z.B. Halbleiteroxydschichten, aufgebracht werden.
    030007/0458
DE19782834724 1978-08-08 1978-08-08 Mos-feldeffekttransistoren fuer hoehere spannungen Withdrawn DE2834724A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19782834724 DE2834724A1 (de) 1978-08-08 1978-08-08 Mos-feldeffekttransistoren fuer hoehere spannungen
FR7920191A FR2433240A1 (fr) 1978-08-08 1979-08-07 Transistor a effet de champ mos pour des tensions assez elevees
GB7927555A GB2027992B (en) 1978-08-08 1979-08-07 Field effect transistors for high voltage use
JP10116579A JPS5524497A (en) 1978-08-08 1979-08-08 Mos fifld effect transistor and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782834724 DE2834724A1 (de) 1978-08-08 1978-08-08 Mos-feldeffekttransistoren fuer hoehere spannungen

Publications (1)

Publication Number Publication Date
DE2834724A1 true DE2834724A1 (de) 1980-02-14

Family

ID=6046501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782834724 Withdrawn DE2834724A1 (de) 1978-08-08 1978-08-08 Mos-feldeffekttransistoren fuer hoehere spannungen

Country Status (4)

Country Link
JP (1) JPS5524497A (de)
DE (1) DE2834724A1 (de)
FR (1) FR2433240A1 (de)
GB (1) GB2027992B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2150348A (en) * 1983-11-29 1985-06-26 Philips Electronic Associated Insulated-gate field-effect transistors and their manufacture
JPH0612822B2 (ja) * 1984-07-27 1994-02-16 株式会社日立製作所 半導体装置
US4680603A (en) * 1985-04-12 1987-07-14 General Electric Company Graded extended drain concept for reduced hot electron effect
EP0197501A3 (de) * 1985-04-12 1986-12-17 General Electric Company Ausgedehntes Drain-Konzept für einen verminderten Hochgeschwindigkeitselektroneneffekt
US4613882A (en) * 1985-04-12 1986-09-23 General Electric Company Hybrid extended drain concept for reduced hot electron effect
JPS62128175A (ja) * 1985-11-29 1987-06-10 Hitachi Ltd 半導体装置
US5850093A (en) * 1989-11-20 1998-12-15 Tarng; Huang Chang Uni-directional flash device
JP2812093B2 (ja) * 1992-09-17 1998-10-15 株式会社日立製作所 プレーナ接合を有する半導体装置
JPH06232170A (ja) * 1993-01-29 1994-08-19 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
GB2282262B (en) * 1993-01-29 1997-04-23 Mitsubishi Electric Corp Field effect transistor and method for producing the field effect transistor
US5401982A (en) * 1994-03-03 1995-03-28 Xerox Corporation Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636585B2 (de) * 1973-07-02 1981-08-25
FR2284983A1 (fr) * 1974-09-13 1976-04-09 Commissariat Energie Atomique Procede d'amelioration des caracteristiques des transistors m.o.s. sur support isolant et transistors obtenus par ledit procede
JPS52156576A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of mis semiconductor device
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
GB2027992B (en) 1982-10-06
GB2027992A (en) 1980-02-27
FR2433240A1 (fr) 1980-03-07
JPS5524497A (en) 1980-02-21

Similar Documents

Publication Publication Date Title
DE2706623C2 (de)
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE2335333B1 (de) Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
DE2903534A1 (de) Feldeffekttransistor
DE2915024A1 (de) Halbleiterbauelement
EP1204992A1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2834724A1 (de) Mos-feldeffekttransistoren fuer hoehere spannungen
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
DE2728845A1 (de) Verfahren zum herstellen eines hochfrequenztransistors
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0133204B1 (de) Verfahren zum Herstellen eines DMOS-Transistors
DE3139169C2 (de)
DE2842589A1 (de) Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite
EP0040263B1 (de) Isolierschicht-Feldeffekttransistor
EP0052746A2 (de) Dynamische Halbleiter-Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
DE19614010A1 (de) Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten Lawinendurchbruch basierender Stromverstärkung
DE2316118A1 (de) Verfahren zur herstellung von feldeffekttransistoren durch anwendung einer selektiven getterung
DE2139631A1 (de) Verfahren zum herstellen eines halbleiterbauelements

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee