DE2316118A1 - Verfahren zur herstellung von feldeffekttransistoren durch anwendung einer selektiven getterung - Google Patents

Verfahren zur herstellung von feldeffekttransistoren durch anwendung einer selektiven getterung

Info

Publication number
DE2316118A1
DE2316118A1 DE2316118A DE2316118A DE2316118A1 DE 2316118 A1 DE2316118 A1 DE 2316118A1 DE 2316118 A DE2316118 A DE 2316118A DE 2316118 A DE2316118 A DE 2316118A DE 2316118 A1 DE2316118 A1 DE 2316118A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
silicon
gettering
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2316118A
Other languages
English (en)
Other versions
DE2316118B2 (de
DE2316118C3 (de
Inventor
Heinrich Dr Schloetterer
Jenoe Dipl Phys Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2316118A priority Critical patent/DE2316118C3/de
Priority to AT222874A priority patent/AT339378B/de
Priority to FR7409452A priority patent/FR2223839B1/fr
Priority to CH402574A priority patent/CH570041A5/xx
Priority to IT49646/74A priority patent/IT1003883B/it
Priority to GB1331374A priority patent/GB1460489A/en
Priority to NL7404256A priority patent/NL7404256A/xx
Priority to LU69732A priority patent/LU69732A1/xx
Priority to JP3508174A priority patent/JPS5648986B2/ja
Priority to US455589A priority patent/US3897625A/en
Priority to CA196,351A priority patent/CA991317A/en
Priority to BE142635A priority patent/BE813048A/xx
Priority to SE7404271A priority patent/SE394767B/xx
Publication of DE2316118A1 publication Critical patent/DE2316118A1/de
Publication of DE2316118B2 publication Critical patent/DE2316118B2/de
Application granted granted Critical
Publication of DE2316118C3 publication Critical patent/DE2316118C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

Verfahren zur Herstellung von Feldeffekttransistoren durch Anwendung einer selektiven Getterung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Feldeffekttransistoren mit einem Kanalbereich kurzer Kanallänge.
Aus der Literatur sind Verfahren bekannt, mit denen Feldeffekttransistoren durch Doppeldiffusion hergestellt werden. In der Literaturstelle Double-Diffused MOS Transistor achieves microwave Gain, in Electronics (15. Feb. 1971) Seite 99 ist ein solches Verfahren beschrieben. Dabei soll die Kanallänge dieser Feldeffekttransistoren sehr kurz und die Drain-Überlappungskapazität sehr klein sein. Bei solchen bekannten Feldeffekttransistoren ergibt sich die Dotierung des Kanalgebietes als Differenz der eindiffundierten Verunreinigungen. Es ist daher sehr schwierig die Einsatzspannung und auch die Kanallänge der Transistoren reproduzierbar einzustellen.
Eine Aufgabe der Erfindung liegt darin, ein Verfahren zur Herstellung eines Feldeffekttransistors mit kurzer Kanallänge anzugeben, bei dem das kurze Kanalgebiet durch nur einen einzigen Diffusionsprozess hergestellt wird.
Diese Aufgabe wird durch ein Verfahren gelöst, das erfindungsgemäß dadurch gekennzeichnet ist, daß auf einem Halbleiter eine Schicht aufgebracht wird, wobei diese Schicht aus einem Material besteht, das die unter der Schicht angeordnete!Bereiche des Halbleiters gegen Ausgetterung schützt, daß mit Hilfe von an sich bekannten fotolithografischen Verfahrensschritten aus dieser Schicht eine Abdeckung einer vorgegebenen Form geätzt wird, daß auf alle freiliegenden von dieser Abdeckung nicht bedeckten Oberflächen-
4 0-984 1 /0567
VPA 9/712/1143 vP/LoC
bereiche des Halbleiters eine Getterungsschicht aufgebracht wird j daß in dem gleichen oder in einem weiteren Verfahrensschritt durch thermische Behandlung aus den unter der Getterungsschicht liegenden Gebieten des Halbleiters Verunreinigungen wenigstens teilweise ausgettert werden, so daß in diesen Gebieten eine niedrigere Dotierung erreicht wird, daß mit an sich bekannten fotolithografischen Verfahrensschritten bei gleichzeitiger Verkürzung der Abdeckung Öffnungen in die Getterungs· schicht geätzt werden, wobei neben der verkürzten Abdeckung ein Teil der Getterungsschicht stehen bleibt und daß die unter den Öffnungen liegenden Teilbereiche durch einen Diffusionsschritt diffundiert werden, wobei die verkürzte Abdeckung zu einer verkürzten Kanallänge führt, daß in einem weiteren Verfahrensschritt die Abdeckung entfernt wird, daß eineisolierende Schicht aufgebracht wird, daß in einem weiteren Verfahrensschritt in diese isolierende Schicht oberhalb der Teilbereiche Öffnungen geätzt werden und daß in diese Öffnungen und auf die isolierende Schicht oberhalb des Kanalbereichs elektrisch leitende Schichten aufgebracht werden.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß die Nachteile der Doppeldiffusion bei der Herstellung von Feldeffekttransistoren dadurch vermieden werden, daß die Transistorstruktur mit. kurzer Kanallänge durch eine einzige Diffusion und durch Ausnutzung eines speziellen, selektiven Getterungsprozesses hergestellt wird.
Ein weiterer Vorteil ergibt sich daraus, daß zur Herstellung einer kurzen Kanallänge von z.B. 3 /um eine gröbere Maske von z.B. 8 bis 10 yum verwendet werden kann, da die Länge des Kanalbereichs zusammen mit der Breite des angrenzenden Gebietes niedriger Dotierung durch eine gemeinsame Maske bestimmt werden. Dieser Vorteil bleibt auch bei einer Verbesserung der Maskentechnik in Hinblick auf feinere Strukturen erhalten.
Ein weiterer Vorteil des gegetterten, d.h. des niedriger dotierten Gebietes neben dem Kanalbereich ist, daß nach dem erfindungsgemäßen Verfahren hergestellte Feldeffekttransistoren mit höheren
40984 1/056?
Spannungen betrieben werden können.
Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den Figuren bevorzugter Ausführungsbeispiele der Erfindung und ihrer Weiterbildungen hervor.
In den Figuren 1 bis 8 sind die einzelnen Verfahrensschritte zur Herstellung von Feldeffekttransistoren nach der Erfindung schematisch dargestellt.
Zu der Erfindung führten die folgenden Überlegungen. Auf einen Halbleiter, beispielsweise auf Silizium, das mit einem Material' dotiert ist, das sich durch Aufbringen einer Getterungsschicht,4 beispielsweise aus Siliziumdioxid, auf das Silizium gettern läßt, wird an den gewünschten Stellen eine Maskierung aufgebracht, welche Teile der Siliziumoberfläche gegen die Getterung schützt. Auf diese Weise lassen sich mit Hilfe der Planartechnik unterhalb der Siliziumoberfläche Bereiche unterschiedlicher Dotierung erreichen, Die in anderem Zusammenhang bekannte Getterung beruht dabei z.B. auf den unterschiedlichen Verteilungskoeffizienten für Verunreinigungen in Silizium und Siliziumoxid.
In den Figuren 1 bis 8 ist das erfindungsgemäße Verfahren am Beispiel einer auf einem elektrisch isolierenden Substrat 1 aufgebrachten Halbleiterschicht 2 dargestellt. Vorzugsweise besteht dieses Substrat 1 aus Spinell, beispielsweise aus MgAl-Spinell, oder Saphir. Auf das Substrat wird vorzugsweise die Siliziumschicht 2 aufgebracht. Dabei wird diese Siliziumschicht während ihrer Herstellung mit einem Material dotiert, das sich in einem späteren Verfahrensschritt gettern läßt.
Wie in der Figur 2 dargestellt, wird in einem weiteren Verfahrensschritt 2 eine Schicht 3 aufgebracht, die sämtliche unter ihr liegenden Bereiche der Schicht 2 gegen Getterung schützt. Vorzugsweise besteht die Schicht 3 aus pyrolithisch abgeschiedenen Nitrid.
VPA 9/712/1143 . 409841/0567
In an sich bekannten fotolithografischen Verfahrensschritten wird nun, wie in der Figur 3 dargestellt, aus der Schicht 3 die gewünschte Abdeckung 33 geätzt. Es sind nur die Bereiche der Schicht 2 gegen Getterung geschützt, welche sich unterhalb der Abdeckung 33 befinden.
In einem weiteren Verfahrensschritt wird nun auf sämtliche freiliegenden, nicht von der Abdeckung 33 bedeckten Oberflächenbereiche der Schicht 2 die Getterungsschicht 4 aufgebracht. Vorzugsweise besteht diese Getterungsschicht aus thermischem Siliziumoxid, wobei während der Oxidherstellung gegettert wird. Es kann auch noch eine zusätzliche Getterungsbehandlung, z.B. durch Nachtemperung erfolgen. Durch die thermische Behandlung werden aus den unterhalb der Getterschicht 4 liegenden Bereiche 5 der Siliziumschicht 2 Verunreinigungen herausgegettert, wodurch die Dotierung derjenigen Bereiche 5, die unterhalb der Getterschicht 4 liegen, erniedrigt wird. Unterhalb der Abdeckung 33 ist nun ein Bereich 22 angeordnet, der die selbe Dotierung besitzt, wie die ursprüngliche Schicht 2.
Mit an sich bekannten fotolithografischen Verfahrensschritten werden nun, unter Verwendung einer Maske, wie in der Figur 5 dargestellt, Öffnungen 6 in die Getterungsschicht 4 geätzt, wobei neben der Abdeckung 33 ein Teil 44 der Getterungsschicht erhalten bleibt. Mit derselben Maske wird,; da die Kante der Maske zu dem Teil 44 hin verschoben ist, eine Verkürzung der Abdeckung 33 durchgeführt. Die verkürzte Abdeckung ist mit 333 bezeichnet. In einem Ve rf ahrens schritt werden nun durch die Öffnungen 6 hindurch die Bereiche 7 und 77 durch -Diffusion hergestellt. Dabei stellt das diffundierte Gebiet 7 das Source-Gebiet und das diffundierte Gebiet 77 das Drain-Gebiet des Feldeffekttransistors dar. Die effektive Kanalzone des Transistors besteht aus dem Gebiet (222. Zwischen diesem Gebiet 222 und dem Drain-Gebiet befindet sich das Gebiet 55 niedriger Dotierung unterhalb des Teiles 44 der Getterungsschicht.
In weiteren Verfahrensschritten wird nun die Struktur 333 entfernt (Figur 6). , - .
409 8 4 1/0567 VPA 9/712/114^5
Auf die so verbleibende Anordnung wird, wie in der Figur 7 dargestellt, die isolierende Schicht 8 aufgebracht. Dies erfolgt beipsielsweise durch thermische Oxydation..Oberhalb des Kanalbereichs stellt diese Schicht den Gate-Isolator dar.
In an sich bekannten Verfahrensschritten werden in der elektrisch isolierenden Schicht 8 oberhalb der Gebiete 7 bzw. 77 Öffnungen zur Herstellung von Kontakten erzeugt. In diesen Öffnungen wird zur Herstellung eines Kontaktes die vorzugsweise aus Metall, beispielsweise aus Aluminium, bestehenden Metallbahnen 9 bzw. 11 aufgebracht. Vorzugsweise in dem gleichen Verfahrensschritt wird oberhalb des Gebietes 222 auf die elektrisch isolierende Schicht 8: die vorzugsweise ebenfalls aus Aluminium bestehende Metallelektrode 10 aufgebracht. Ein Überlappen der Elektrode 10 über das Gebiet 55 führt wegen des größeren Abstandes der Schicht 8 von der Oberfläche des Gebietes 55 nicht zu störenden parasitären Kapazitäten und ist daher unkritisch. In der in der Figur 8 dargestellten Anordnung stellt nun die Metallbahn 9 die Source-Elektrode,,die Metallelektrode 10 die Gate-Elektrode und die Metallbahn 11 die Drain-Elektrode eines nach dem erfindungsgemäßen Verfahrens hergestellten Feldeffekttransistors dar.
Als Material für die Gate-Elektrode kann auch z.B. Molybdän oder polykristallines Silizium verwendet werden.
Die auszugetternde Verunreinigung kann beispielsweise Bor oder Aluminium sein, das in den Halbleiter eingebracht ist.
Die aus der Siliziumschicht 2 auszugetternde Verunreinigung kann gemäß eines Merkmals der Erfindung im Falle einer Siliziumschicht auf Spinell oder Saphir Aluminium sein, das aus dem Substrat während der Herstellung der eptiaxialen Siliziumsicht in diese Schicht 2 gelangt.
Das erfindungsgemäße Verfahren der selektiven Getterung kann auch zur Herstellung von Feldeffekttransistoren aus Massivsilizium
VPA 9/712/1143 . 409841/0567
oder auch zur Herstellung von Feldeffekttransistoren bei denen eine Siliziumschicht epitaxial auf ein Siliziumsubstrat abgeschieden ist, angewendet werden.
Die thermische Oxydation von Massiv-Silizium·mit einer Borkonzentration von 6.10 cm bei einer Temperatur von etwa 960 C führt beispielsweise zu einer Erniedrigung der Oberflächen—
15 —3 konzentration auf einen Wert von weniger als 10 cm . Nach etwa 15 Stunden ist die Konzentration in 0,5/um Tiefe auf etwa
15 —3
4.10 cm abgesunken.
Bei einer Siliziumschicht auf Saphir mit einer Al-Konzentration
17 —3
von etwa 10 cm führt eine Oxydation in feuchtem Sauerstoff bei etwa 11000C in etwa einer Stunde dazu, daß das Aluminium, das als Verunreinigung aus dem Saphir in die Schicht gelangt, praktisch vollständig entfernt wird. .
12 Patentansprüche
8 Figuren
VPA 9/712/1143 409841/0567

Claims (12)

Patentansprüche
1. Verfahren zur Herstellung von Feldeffekttransistoren mit einem Kanalbereich kurzer Kanallänge, dadurch gekennzeichnet , daß auf einem Halbleiter (2) eine Schicht . (3) aufgebracht wird (Fig. 2), wobei diese Schicht (3) aus einem Material besteht, des die unter der Schicht angeordneten Bereiche des Halbleiters (2) gegen Ausgetterung schützt, daß mit Hilfe von an sich bekannten fotolithografischen Verfahrensschritten aus dieser Schicht (3) eine Abdeckung (33) einer vorgegebenen Form geätzt wird (Fig.3)» daß auf alle freiliegenden von dieser Abdeckung (33) nicht bedeckten Oberflächenbereiche des Halbleiters (2) eine Getterungsschicht (4) aufgebracht wird, daß in dem gleichen oder in einem weiteren Verfahrensschritt durch thermische Behandlung aus den unter der Getterungsschicht (4) liegenden Gebieten (5) des Halbleiters (2) Verunreinigungen wenigstens teilweise ausgegettert werden, so daß in diesen Gebieten (5) eine niedrigere Dotierung erreicht wird (Fig.4), daß mit an sich bekannten fotolithografischen Verfahrensschritten bei gleichzeitiger Verkürzung der Abdeckung (33) Öffnungen (6) in die Getterungsschicht (4) geätzt werden, wobei neben der verkürzten Abdeckung (333) ein Teil (44) der Getterungsschicht (4) stehen bleibt und daß die unter den Öffnungen (6) liegenden Teilbereiche (7, 77) durch einen Diffusionsschritt diffundiert werden (Fig.5), daß in einem weiteren Verfahrensschritt die verkürzte Abdeckung (333) entfernt wird (Fig.6), daß eine elektrisch isolierende Schicht (8) aufgebracht wird (Fig.7), daß in einem weiteren Verfahrensschritt in diese elektrisch isolierende Schicht (8) oberhalb der Teilbereiche (7» 77) Öffnungen geätzt werden und daß in diese Öffnungen und auf die isolierende Schicht (8) oberhalb des Kanalbereiches (222) elektrisch leitende Schichten (9, 10, 11) aufgebracht werden (Fig.8).
409841/0567 VPA 9/712/1143
2 31 R-118
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter massives Silizium ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet daß der Halbleiter aus einer epitaxialen auf einem Siliziumsubstrat (1) aufgewachsenen Siliziumschicht (2) besteht.
4., Verfahren nach Anspruch 1, dadurch g e kr-e nnzeichn e t , daß der Halbleiter aus einer Siliziumschicht (2) besteht, die auf ein elektrisch isolierendes Substrat (1) aufgebracht ist.
5· Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als isolierendes Substrat (1) Spinell oder Saphir verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch g e k e η η zeichnet , daß als Schicht (3) eine pyrolithisch abgeschiedene Nitridschicht verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch g e k e η η zeichnet , daß als Getterungsschicht (4) eine Schicht aus Siliziumoxid verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch g e k e η η zeichnet , daß als Material für die Metallbahnen (9 und 11) und für die Metallelektrode (10) Aluminium verwendet wird.
9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch g e k e η η zeichnet, daß als Material für die Metallbahnen (9 und 11) und als Material für die Metallelektrode (10) Molybdän verwendet wird.
10. Verfahren nach einem der Ansprüche 1 bis 7, dadurch g e k e η η zeichnet , daß als Material für die . Elektrode (10) polykristallines Silizium verwendet wird?-
4 0 9 8 4 1/0567
VPA 9/712/1143
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet , daß in den Halbleiter (2) Bor bzw* Aluminium als Verunreinigungen eingebracht sind.
12. Verfahren nach einem der Ansprüche 1 bis 10/ dadurch gekennzeichnet , daß der Halbleiter (2) eine Halbleiterschicht ist, die als auszugetterende Verunreinigungen Aluminium enthält, wobei diese Verunreinigungen beim Aufbringen der Halbleiterschicht auf das Substrat (1) aus dem Substrat in die Halbleiterschicht eindiffundiert.
409841/0567 VPA 9/712/1143
L e e r s e i t e
DE2316118A 1973-03-30 1973-03-30 Verfahren zur Herstellung von Feldeffekttransistoren durch Anwendung einer selektiven Getterung Expired DE2316118C3 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE2316118A DE2316118C3 (de) 1973-03-30 1973-03-30 Verfahren zur Herstellung von Feldeffekttransistoren durch Anwendung einer selektiven Getterung
AT222874A AT339378B (de) 1973-03-30 1974-03-18 Verfahren zur herstellung von feldeffekttransistoren durch anwendung einer selektiven getterung
FR7409452A FR2223839B1 (de) 1973-03-30 1974-03-20
CH402574A CH570041A5 (de) 1973-03-30 1974-03-22
GB1331374A GB1460489A (en) 1973-03-30 1974-03-26 Field-effect transistors
IT49646/74A IT1003883B (it) 1973-03-30 1974-03-26 Procedimento per fabbricare transi stori a effetto di campo applicando un processo di assorbimento selet tivo
NL7404256A NL7404256A (de) 1973-03-30 1974-03-28
LU69732A LU69732A1 (de) 1973-03-30 1974-03-28
JP3508174A JPS5648986B2 (de) 1973-03-30 1974-03-28
US455589A US3897625A (en) 1973-03-30 1974-03-28 Method for the production of field effect transistors by the application of selective gettering
CA196,351A CA991317A (en) 1973-03-30 1974-03-29 Method for the production of field effect transistors by the application of selective gettering
BE142635A BE813048A (fr) 1973-03-30 1974-03-29 Procede pour fabriquer des transistors a effet de champ en utilisant une getterisation selective
SE7404271A SE394767B (sv) 1973-03-30 1974-03-29 Forfarande for framstellning av felteffekttransistorer med ett kanalomrade med kort kanallengd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2316118A DE2316118C3 (de) 1973-03-30 1973-03-30 Verfahren zur Herstellung von Feldeffekttransistoren durch Anwendung einer selektiven Getterung

Publications (3)

Publication Number Publication Date
DE2316118A1 true DE2316118A1 (de) 1974-10-10
DE2316118B2 DE2316118B2 (de) 1975-04-03
DE2316118C3 DE2316118C3 (de) 1975-11-27

Family

ID=5876584

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2316118A Expired DE2316118C3 (de) 1973-03-30 1973-03-30 Verfahren zur Herstellung von Feldeffekttransistoren durch Anwendung einer selektiven Getterung

Country Status (13)

Country Link
US (1) US3897625A (de)
JP (1) JPS5648986B2 (de)
AT (1) AT339378B (de)
BE (1) BE813048A (de)
CA (1) CA991317A (de)
CH (1) CH570041A5 (de)
DE (1) DE2316118C3 (de)
FR (1) FR2223839B1 (de)
GB (1) GB1460489A (de)
IT (1) IT1003883B (de)
LU (1) LU69732A1 (de)
NL (1) NL7404256A (de)
SE (1) SE394767B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2801085A1 (de) * 1977-01-11 1978-07-13 Zaidan Hojin Handotai Kenkyu Statischer induktionstransistor
US4333224A (en) * 1978-04-24 1982-06-08 Buchanan Bobby L Method of fabricating polysilicon/silicon junction field effect transistors
US4380113A (en) * 1980-11-17 1983-04-19 Signetics Corporation Process for fabricating a high capacity memory cell
US4998146A (en) * 1989-05-24 1991-03-05 Xerox Corporation High voltage thin film transistor
FR2774509B1 (fr) * 1998-01-30 2001-11-16 Sgs Thomson Microelectronics Procede de depot d'une region de silicium monocristallin

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3490964A (en) * 1966-04-29 1970-01-20 Texas Instruments Inc Process of forming semiconductor devices by masking and diffusion
US3783052A (en) * 1972-11-10 1974-01-01 Motorola Inc Process for manufacturing integrated circuits on an alumina substrate
US3837071A (en) * 1973-01-16 1974-09-24 Rca Corp Method of simultaneously making a sigfet and a mosfet

Also Published As

Publication number Publication date
GB1460489A (en) 1977-01-06
IT1003883B (it) 1976-06-10
NL7404256A (de) 1974-10-02
AT339378B (de) 1977-10-10
BE813048A (fr) 1974-07-15
FR2223839A1 (de) 1974-10-25
US3897625A (en) 1975-08-05
LU69732A1 (de) 1974-07-17
CH570041A5 (de) 1975-11-28
JPS5648986B2 (de) 1981-11-19
JPS49131082A (de) 1974-12-16
SE394767B (sv) 1977-07-04
DE2316118B2 (de) 1975-04-03
CA991317A (en) 1976-06-15
FR2223839B1 (de) 1978-02-10
DE2316118C3 (de) 1975-11-27
ATA222874A (de) 1977-02-15

Similar Documents

Publication Publication Date Title
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69130163T2 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
DE2916364C2 (de)
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE19642539A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2922016A1 (de) Vlsi-schaltungen
DE2615754A1 (de) Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102017217234A1 (de) Halbleitervorrichtung
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE69509698T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE2316118A1 (de) Verfahren zur herstellung von feldeffekttransistoren durch anwendung einer selektiven getterung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee