JPH0822965A - フォトレジストマスクおよび半導体装置の不純物領域形成方法 - Google Patents
フォトレジストマスクおよび半導体装置の不純物領域形成方法Info
- Publication number
- JPH0822965A JPH0822965A JP15370594A JP15370594A JPH0822965A JP H0822965 A JPH0822965 A JP H0822965A JP 15370594 A JP15370594 A JP 15370594A JP 15370594 A JP15370594 A JP 15370594A JP H0822965 A JPH0822965 A JP H0822965A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- semiconductor substrate
- photoresist mask
- region
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体基板表面に対する傾斜不純物イオンの
打ち込みに好適なフォトレジストマスクおよび不純物領
域形成方法を提供する。 【構成】 半導体基板１上に形成したフォトレジスト膜
を、所定の条件でパターニングし、不純物注入領域側を
囲む側面が、半導体基板１表面の法線に対する不純物イ
オン１２の打ち込み角度θと同一角度θもしくは同一角
度より大きく傾斜した角度θ’（θ≦θ’）に傾斜させ
た面からなるフォトレジストマスク７を形成する。その
後、打ち込み角度θにて不純物イオン１２を半導体基板
表面に打ち込む。
打ち込みに好適なフォトレジストマスクおよび不純物領
域形成方法を提供する。 【構成】 半導体基板１上に形成したフォトレジスト膜
を、所定の条件でパターニングし、不純物注入領域側を
囲む側面が、半導体基板１表面の法線に対する不純物イ
オン１２の打ち込み角度θと同一角度θもしくは同一角
度より大きく傾斜した角度θ’（θ≦θ’）に傾斜させ
た面からなるフォトレジストマスク７を形成する。その
後、打ち込み角度θにて不純物イオン１２を半導体基板
表面に打ち込む。
Description
【０００１】
【産業上の利用分野】本発明は、フォトレジストマスク
および半導体装置の不純物領域形成方法に関わり、特
に、ＭＯＳ（Metal Oxide Semiconductor ）型トランジ
スタ構造を形成する際の、半導体基板表面に対する傾斜
不純物イオンを打ち込みに好適なフォトレジストマスク
および前記打ち込み可能な半導体装置の不純物領域形成
方法関する。
および半導体装置の不純物領域形成方法に関わり、特
に、ＭＯＳ（Metal Oxide Semiconductor ）型トランジ
スタ構造を形成する際の、半導体基板表面に対する傾斜
不純物イオンを打ち込みに好適なフォトレジストマスク
および前記打ち込み可能な半導体装置の不純物領域形成
方法関する。
【０００２】
【従来の技術】従来から、ＬＳＩ（Large Scale Integr
ated Circuit）の微細化および高集積化が行われてい
る。これに伴い、近年では、サブミクロンサイズの素子
が開発され、使用されている。このように極めて微細な
ＬＳＩの開発では、回路設計により得られた素子の寸法
やレイアウトパターンと、実際の半導体装置上に堆積さ
れた回路とを、正確に一致させて、製品の信頼性を向上
させるように細心の注意が払われている。
ated Circuit）の微細化および高集積化が行われてい
る。これに伴い、近年では、サブミクロンサイズの素子
が開発され、使用されている。このように極めて微細な
ＬＳＩの開発では、回路設計により得られた素子の寸法
やレイアウトパターンと、実際の半導体装置上に堆積さ
れた回路とを、正確に一致させて、製品の信頼性を向上
させるように細心の注意が払われている。
【０００３】例えば、フォトレジストの開口部側面を半
導体基板に対してできるだけ垂直になるように処理し
て、レジストパターンに正確に対応した不純物イオン打
ち込み等ができるようにしている。一方で、特にＭＯＳ
型トランジスタを備えたＬＳＩでは、トランジスタの駆
動能力や信頼性などを向上するために構造面で、様々な
ＭＯＳ構造が検討されている。
導体基板に対してできるだけ垂直になるように処理し
て、レジストパターンに正確に対応した不純物イオン打
ち込み等ができるようにしている。一方で、特にＭＯＳ
型トランジスタを備えたＬＳＩでは、トランジスタの駆
動能力や信頼性などを向上するために構造面で、様々な
ＭＯＳ構造が検討されている。
【０００４】すなわち、ＮＭＯＳＦＥＴ（n-ＭＯＳ Fie
ld Effect Transistor）では、ゲート電極下部に形成さ
れるチャネルの導通方向両端にｎ型低濃度不純物領域が
形成された、いわゆる『ＬＤＤ（Lightly Doped Drain
Structure ）構造』（M.Inuishi, K.Mitsui,S.Komori,
M.Shimizu, H.Oda, J.Mitsuhashi, and K.Tsu-kamoto,
" Optimum Design of Gate/N-Overlapped LDD Transist
or ", Dig. of VLSI symp. 33, 1989)が代表的であり、
このＮＭＯＳＦＥＴでは、ゲート電極をマスクとしてリ
ンやヒ素などの不純物を半導体基板に選択的にイオン打
ち込みすることで、ｎ型低濃度不純物領域を形成した
後、前記ゲート電極の側壁にサイドウォールを形成し、
このゲート電極およびサイドウォールをマスクとしてｎ
型高濃度不純物領域を形成している。
ld Effect Transistor）では、ゲート電極下部に形成さ
れるチャネルの導通方向両端にｎ型低濃度不純物領域が
形成された、いわゆる『ＬＤＤ（Lightly Doped Drain
Structure ）構造』（M.Inuishi, K.Mitsui,S.Komori,
M.Shimizu, H.Oda, J.Mitsuhashi, and K.Tsu-kamoto,
" Optimum Design of Gate/N-Overlapped LDD Transist
or ", Dig. of VLSI symp. 33, 1989)が代表的であり、
このＮＭＯＳＦＥＴでは、ゲート電極をマスクとしてリ
ンやヒ素などの不純物を半導体基板に選択的にイオン打
ち込みすることで、ｎ型低濃度不純物領域を形成した
後、前記ゲート電極の側壁にサイドウォールを形成し、
このゲート電極およびサイドウォールをマスクとしてｎ
型高濃度不純物領域を形成している。
【０００５】また、ＣＭＯＳＦＥＴ（Complementaly Ｍ
ＯＳＦＥＴ）において、たとえば、ＬＤＤ構造を備えた
ｎ型不純物領域を形成する場合、このｎ型不純物領域以
外となる所定領域にフォトレジストマスクを形成し、こ
のフォトレジストマスクおよび前記ｎ型領域に形成され
たゲート電極をマスクとして、リンやヒ素などの不純物
イオン打ち込んだｎ型低濃度不純物領域を形成した後、
前記ゲート電極の側壁にサイドウォールを形成し、さら
にこれをマスクとしてｎ型高濃度不純物領域を形成して
いる。
ＯＳＦＥＴ）において、たとえば、ＬＤＤ構造を備えた
ｎ型不純物領域を形成する場合、このｎ型不純物領域以
外となる所定領域にフォトレジストマスクを形成し、こ
のフォトレジストマスクおよび前記ｎ型領域に形成され
たゲート電極をマスクとして、リンやヒ素などの不純物
イオン打ち込んだｎ型低濃度不純物領域を形成した後、
前記ゲート電極の側壁にサイドウォールを形成し、さら
にこれをマスクとしてｎ型高濃度不純物領域を形成して
いる。
【０００６】このＣＭＯＳＦＥＴでは、ＭＯＳ型トラン
ジスタの駆動能力や信頼性などを十分に向上させること
が可能な長さのｎ型低濃度不純物領域を形成する目的
で、このｎ型低濃度不純物領域が、ゲート下部の所望位
置まで回り込むように、半導体基板面に対して所望の傾
斜角度で不純物イオンを選択的に打ち込む、いわゆる
『傾斜不純物イオン打ち込み』を行っている。
ジスタの駆動能力や信頼性などを十分に向上させること
が可能な長さのｎ型低濃度不純物領域を形成する目的
で、このｎ型低濃度不純物領域が、ゲート下部の所望位
置まで回り込むように、半導体基板面に対して所望の傾
斜角度で不純物イオンを選択的に打ち込む、いわゆる
『傾斜不純物イオン打ち込み』を行っている。
【０００７】この傾斜不純物イオン打ち込みを行えば、
ゲート酸化膜形成からソース領域およびドレイン領域形
成までの一連の工程をほとんど変更することなく、ｎ型
低濃度不純物領域をゲート下部の所望位置まで回り込ま
せることができる。従って、製造工程を複雑にすること
なくショートチャネル効果、詳細にはホットエレクトロ
ン効果を十分に低減させたＭＯＳＦＥＴを得ることがで
きるという利点がある。そしてこのような、『傾斜不純
物イオン打ち込み』を行う場合にも、フォトレジストマ
スクの開口部側面は、半導体基板表面に対して垂直とな
っていた。
ゲート酸化膜形成からソース領域およびドレイン領域形
成までの一連の工程をほとんど変更することなく、ｎ型
低濃度不純物領域をゲート下部の所望位置まで回り込ま
せることができる。従って、製造工程を複雑にすること
なくショートチャネル効果、詳細にはホットエレクトロ
ン効果を十分に低減させたＭＯＳＦＥＴを得ることがで
きるという利点がある。そしてこのような、『傾斜不純
物イオン打ち込み』を行う場合にも、フォトレジストマ
スクの開口部側面は、半導体基板表面に対して垂直とな
っていた。
【０００８】
【発明が解決しようとする課題】しかしながら、前記傾
斜不純物注入を行ってｎ型低濃度不純物領域を形成する
ＣＭＯＳＦＥＴの製造方法であっても、半導体基板に対
して垂直に堆積されたフォトレジストマスクを使用して
半導体基板に不純物を打ち込むこととしていたため、下
記のような不具合がある。
斜不純物注入を行ってｎ型低濃度不純物領域を形成する
ＣＭＯＳＦＥＴの製造方法であっても、半導体基板に対
して垂直に堆積されたフォトレジストマスクを使用して
半導体基板に不純物を打ち込むこととしていたため、下
記のような不具合がある。
【０００９】すなわち、図３に示すように、半導体基板
１表面の法線Ｎに対する不純物１２０の注入角度をθ、
フォトレジストマスク７０の厚さをＴｒ、素子分離形成
領域に形成された素子間分離用酸化膜４０（フィールド
酸化膜）の半導体基板１表面より上部の膜厚をＴｏ、不
純物１２０の注入エネルギーによって決定される不純物
１２０の注入深さをＲｐ、とすると、 Ｒｐ・ｓｉｎθ＋（Ｔｒ＋Ｔｏ）ｔａｎθ で表される長さだけ、ｎ型低濃度不純物領域内にフォト
レジストマスク７０の上部の角により生じる影（フォト
レジストマスク７０の上部の角が邪魔になって不純物１
２０が十分に注入されない領域）が生じ、この影が生じ
た部分には、十分な量の不純物１２０を注入することが
できないという欠点がある。
１表面の法線Ｎに対する不純物１２０の注入角度をθ、
フォトレジストマスク７０の厚さをＴｒ、素子分離形成
領域に形成された素子間分離用酸化膜４０（フィールド
酸化膜）の半導体基板１表面より上部の膜厚をＴｏ、不
純物１２０の注入エネルギーによって決定される不純物
１２０の注入深さをＲｐ、とすると、 Ｒｐ・ｓｉｎθ＋（Ｔｒ＋Ｔｏ）ｔａｎθ で表される長さだけ、ｎ型低濃度不純物領域内にフォト
レジストマスク７０の上部の角により生じる影（フォト
レジストマスク７０の上部の角が邪魔になって不純物１
２０が十分に注入されない領域）が生じ、この影が生じ
た部分には、十分な量の不純物１２０を注入することが
できないという欠点がある。
【００１０】このため、ＭＯＳ型トランジスタの駆動能
力や信頼性などを十分に向上させることが可能な長さの
ｎ型低濃度不純物領域を形成することができないという
問題がある。なお、ＭＯＳ型トランジスタの駆動能力や
信頼性などを十分に向上させることが可能な長さのｎ型
低濃度不純物領域を形成するためには、ＮＭＯＳＦＥＴ
領域とＰＭＯＳＦＥＴ領域とを分離する素子分離領域を
長くしなければならず、微細化や高集積化に支障を来す
という問題がある。
力や信頼性などを十分に向上させることが可能な長さの
ｎ型低濃度不純物領域を形成することができないという
問題がある。なお、ＭＯＳ型トランジスタの駆動能力や
信頼性などを十分に向上させることが可能な長さのｎ型
低濃度不純物領域を形成するためには、ＮＭＯＳＦＥＴ
領域とＰＭＯＳＦＥＴ領域とを分離する素子分離領域を
長くしなければならず、微細化や高集積化に支障を来す
という問題がある。
【００１１】本発明は、このような従来の問題点を解決
することを課題とするものであり、不純物領域内に生じ
るフォトレジストマスクの影を最小限に抑え、ＭＯＳ型
トランジスタの駆動能力や信頼性などを十分に向上でき
る長さを備えた低濃度不純物領域を選択的に形成するこ
とが可能なフォトレジストマスクおよび駆動能力や信頼
性などを十分に向上できる半導体装置の不純物領域形成
方法を提供することを目的とするものである。
することを課題とするものであり、不純物領域内に生じ
るフォトレジストマスクの影を最小限に抑え、ＭＯＳ型
トランジスタの駆動能力や信頼性などを十分に向上でき
る長さを備えた低濃度不純物領域を選択的に形成するこ
とが可能なフォトレジストマスクおよび駆動能力や信頼
性などを十分に向上できる半導体装置の不純物領域形成
方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】この目的を達成するため
に、請求項１記載の発明は、半導体基板表面に対して所
望の傾斜角度で不純物イオンの打ち込みをする際に使用
するフォトレジストマスクであって、前記不純物イオン
打ち込み領域を囲む側面は、前記半導体基板表面の法線
に対して前記不純物イオンの打ち込み角度と同一角度も
しくは同一角度より大きな角度に傾斜した面からなるこ
とを特徴とする。
に、請求項１記載の発明は、半導体基板表面に対して所
望の傾斜角度で不純物イオンの打ち込みをする際に使用
するフォトレジストマスクであって、前記不純物イオン
打ち込み領域を囲む側面は、前記半導体基板表面の法線
に対して前記不純物イオンの打ち込み角度と同一角度も
しくは同一角度より大きな角度に傾斜した面からなるこ
とを特徴とする。
【００１３】そして、請求項２記載の発明は、半導体基
板表面にフォトレジスト膜を塗布し、不純物イオン打ち
込み領域に対応させて前記フォトレジスト膜に開口部を
形成し、その後に前記半導体基板表面の法線に対して所
望の傾斜角度で不純物イオンの打ち込みをする半導体装
置の不純物領域形成方法おいて、前記不純物イオンの打
ち込みの前に、前記開口部の側面を、前記半導体基板表
面に対して前記不純物イオンの打ち込み角度と同一角度
もしくは同一角度より大きな角度に傾斜させる処理を行
うことを特徴とする。
板表面にフォトレジスト膜を塗布し、不純物イオン打ち
込み領域に対応させて前記フォトレジスト膜に開口部を
形成し、その後に前記半導体基板表面の法線に対して所
望の傾斜角度で不純物イオンの打ち込みをする半導体装
置の不純物領域形成方法おいて、前記不純物イオンの打
ち込みの前に、前記開口部の側面を、前記半導体基板表
面に対して前記不純物イオンの打ち込み角度と同一角度
もしくは同一角度より大きな角度に傾斜させる処理を行
うことを特徴とする。
【００１４】
【作用】請求項１記載のフォトレジストマスクは、不純
物イオン打ち込み領域を囲む側面が、半導体基板表面の
法線に対して前記不純物イオンの打ち込み角度と同一角
度もしくは同一角度より大きく傾斜した面構造を有して
いるため、このフォトレジストマスクを使用して前記半
導体基板の不純物イオン打ち込み領域に、この半導体基
板面に対して所望の傾斜角度で不純物イオン打ち込みを
しても、このフォトレジストマスク上部の角が邪魔にな
ることがない。すなわち、フォトレジストマスク上部の
角により生じる影の面積が小さくなる。
物イオン打ち込み領域を囲む側面が、半導体基板表面の
法線に対して前記不純物イオンの打ち込み角度と同一角
度もしくは同一角度より大きく傾斜した面構造を有して
いるため、このフォトレジストマスクを使用して前記半
導体基板の不純物イオン打ち込み領域に、この半導体基
板面に対して所望の傾斜角度で不純物イオン打ち込みを
しても、このフォトレジストマスク上部の角が邪魔にな
ることがない。すなわち、フォトレジストマスク上部の
角により生じる影の面積が小さくなる。
【００１５】そして、請求項２記載の半導体装置の不純
物領域形成方法によれば、不純物イオンの打ち込みの前
に、開口部の側面を、半導体基板表面の法線に対して前
記不純物イオンの打ち込み角度と同一角度もしくは同一
角度より大きく傾斜させる処理を行うため、下端に対し
て上端が前記半導体基板面に対して不純物イオン打ち込
み角度と同一角度もしくは同一角度より不純物イオン打
ち込み領域から離れた方向に傾いた傾斜面からなる側面
を備えたフォトレジストマスクが形成される。このた
め、不純物イオン打ち込みの際に、請求項１記載の発明
と同等の作用を得ることができる。
物領域形成方法によれば、不純物イオンの打ち込みの前
に、開口部の側面を、半導体基板表面の法線に対して前
記不純物イオンの打ち込み角度と同一角度もしくは同一
角度より大きく傾斜させる処理を行うため、下端に対し
て上端が前記半導体基板面に対して不純物イオン打ち込
み角度と同一角度もしくは同一角度より不純物イオン打
ち込み領域から離れた方向に傾いた傾斜面からなる側面
を備えたフォトレジストマスクが形成される。このた
め、不純物イオン打ち込みの際に、請求項１記載の発明
と同等の作用を得ることができる。
【００１６】
【実施例】次に、本発明にかかる実施例について、図面
を参照して説明する。図１は、本発明の実施例にかかる
半導体装置（ＣＭＯＳＦＥＴ）の製造工程の一部を示す
部分断面図、図２は、図１（２）の部分拡大図である。
図１（１）に示す工程では、素子間分離用酸化膜４によ
り素子間分離が行われ且つ所定位置にｐウエル領域２お
よびｎウエル領域３が形成された半導体基板１上の、ｐ
ウエル領域２上にゲート酸化膜５Ａを、ｎウエル領域３
上にゲート酸化膜５Ｂを形成する。
を参照して説明する。図１は、本発明の実施例にかかる
半導体装置（ＣＭＯＳＦＥＴ）の製造工程の一部を示す
部分断面図、図２は、図１（２）の部分拡大図である。
図１（１）に示す工程では、素子間分離用酸化膜４によ
り素子間分離が行われ且つ所定位置にｐウエル領域２お
よびｎウエル領域３が形成された半導体基板１上の、ｐ
ウエル領域２上にゲート酸化膜５Ａを、ｎウエル領域３
上にゲート酸化膜５Ｂを形成する。
【００１７】次に、全面に多結晶シリコン膜を形成し、
これにパターニングを行い、ｐウエル領域２の所定位置
のゲート酸化膜５Ａ上にゲート電極６Ａを、ｎウエル領
域３の所定位置のゲート酸化膜５Ｂ上にゲート電極６Ｂ
をそれぞれ形成する。次いで、図１（２）に示す工程で
は、図１（１）に示す工程で得た半導体基板１の全面
に、フォトレジストを塗布し、フォトレジスト膜を形成
する。次にこのフォトレジスト膜を選択露光し、ベーキ
ングして、ｐウエル領域２以外の領域上に、開口部の側
面が傾斜されたフォトレジストマスク７を形成する。こ
のとき、フォトレジストマスク７の傾斜角θ’はイオン
打ち込み角度θより大きくなる。すなわち図２に示すよ
うに、前記フォトレジストマスク７は、ｐウエル領域２
側の側面が、半導体基板１表面の法線Ｎに対して、後に
打ち込まれる不純物イオンの打ち込み角度θより大きな
角度θ’で傾斜されている。
これにパターニングを行い、ｐウエル領域２の所定位置
のゲート酸化膜５Ａ上にゲート電極６Ａを、ｎウエル領
域３の所定位置のゲート酸化膜５Ｂ上にゲート電極６Ｂ
をそれぞれ形成する。次いで、図１（２）に示す工程で
は、図１（１）に示す工程で得た半導体基板１の全面
に、フォトレジストを塗布し、フォトレジスト膜を形成
する。次にこのフォトレジスト膜を選択露光し、ベーキ
ングして、ｐウエル領域２以外の領域上に、開口部の側
面が傾斜されたフォトレジストマスク７を形成する。こ
のとき、フォトレジストマスク７の傾斜角θ’はイオン
打ち込み角度θより大きくなる。すなわち図２に示すよ
うに、前記フォトレジストマスク７は、ｐウエル領域２
側の側面が、半導体基板１表面の法線Ｎに対して、後に
打ち込まれる不純物イオンの打ち込み角度θより大きな
角度θ’で傾斜されている。
【００１８】したがって、たとえば表１に示す『ＴＳＭ
Ｒ８９００（商品名）東京応化工業株式会社製』または
『ＴＳＭＲ ＣＲ Ｂ−３（商品名）東京応化工業株式
会社製』を使用して、実施例１〜４のレジスタ厚、パタ
ーン幅、プリベーク温度および時間、露光時間、焦点補
正、ポストベーク温度および時間の条件にて、側面が傾
斜されたフォトレジストマスク７を形成したならば、表
１に示すような傾斜角度θ’に傾斜された側面のフォト
レジストマスク７をそれぞれの実施例１〜４にて得るこ
とができる。
Ｒ８９００（商品名）東京応化工業株式会社製』または
『ＴＳＭＲ ＣＲ Ｂ−３（商品名）東京応化工業株式
会社製』を使用して、実施例１〜４のレジスタ厚、パタ
ーン幅、プリベーク温度および時間、露光時間、焦点補
正、ポストベーク温度および時間の条件にて、側面が傾
斜されたフォトレジストマスク７を形成したならば、表
１に示すような傾斜角度θ’に傾斜された側面のフォト
レジストマスク７をそれぞれの実施例１〜４にて得るこ
とができる。
【００１９】
【表１】
【００２０】具体的には、実施例１および実施例２を説
明すると、同一のフォトレジスト『ＴＳＭＲ８９００
（商品名）』を半導体基板１表面に塗布する。このと
き、フォトレジストのパターン幅が実施例１では５．０
μｍであり、実施例２では３００μｍである。そして、
それぞれのポストベーク時間を変えて実施例１では１３
０℃とし、実施例２では１２０℃とすると、出来上がり
の傾斜角θ’として、実施例１では１１ｄｅｇ、実施例
２では４０ｄｅｇを得ることができる。
明すると、同一のフォトレジスト『ＴＳＭＲ８９００
（商品名）』を半導体基板１表面に塗布する。このと
き、フォトレジストのパターン幅が実施例１では５．０
μｍであり、実施例２では３００μｍである。そして、
それぞれのポストベーク時間を変えて実施例１では１３
０℃とし、実施例２では１２０℃とすると、出来上がり
の傾斜角θ’として、実施例１では１１ｄｅｇ、実施例
２では４０ｄｅｇを得ることができる。
【００２１】したがって、フォトレジストの種類とその
露光条件の組合せを変えることにより、側面を所望の角
度に傾斜させたフォトレジストマスクを得ることができ
るため、不純物イオンの打ち込み角度θに応じて、順応
性の高いフォトレジストマスクを得られることができ
る。このような、条件のもとで得られた半導体基板１上
に、次いで、フォトレジストマスク７およびゲート電極
６Ａをマスクとして、ｐウエル領域２に、たとえば、ヒ
素（Ａｓ）などの不純物イオン１２を、半導体基板１表
面に対して打ち込み角度θ、５×１０12〜５×１０14ｃ
ｍ-2程度のドーズ量で打ち込む。
露光条件の組合せを変えることにより、側面を所望の角
度に傾斜させたフォトレジストマスクを得ることができ
るため、不純物イオンの打ち込み角度θに応じて、順応
性の高いフォトレジストマスクを得られることができ
る。このような、条件のもとで得られた半導体基板１上
に、次いで、フォトレジストマスク７およびゲート電極
６Ａをマスクとして、ｐウエル領域２に、たとえば、ヒ
素（Ａｓ）などの不純物イオン１２を、半導体基板１表
面に対して打ち込み角度θ、５×１０12〜５×１０14ｃ
ｍ-2程度のドーズ量で打ち込む。
【００２２】この時、図２の前記フォトレジストマスク
７は、ｐウエル領域２側の側面が、その下端に対して上
端が、半導体基板１表面の法線Ｎに対して、後に打ち込
まれる不純物イオンの打ち込み角度θより大きな角度
θ’で、このｐウエル領域２から離れた方向に傾いた傾
斜面となっているため、不純物イオン１２を半導体基板
１表面に対してθの傾斜角度で打ち込みしても、このフ
ォトレジストマスク７の上部の角が、不純物イオン打ち
込みの邪魔になることがない。すなわち、フォトレジス
トマスク７の上部の角により生じる影の面積が、小さく
なる。
７は、ｐウエル領域２側の側面が、その下端に対して上
端が、半導体基板１表面の法線Ｎに対して、後に打ち込
まれる不純物イオンの打ち込み角度θより大きな角度
θ’で、このｐウエル領域２から離れた方向に傾いた傾
斜面となっているため、不純物イオン１２を半導体基板
１表面に対してθの傾斜角度で打ち込みしても、このフ
ォトレジストマスク７の上部の角が、不純物イオン打ち
込みの邪魔になることがない。すなわち、フォトレジス
トマスク７の上部の角により生じる影の面積が、小さく
なる。
【００２３】従って、ＭＯＳ型トランジスタの駆動能力
や信頼性などを十分に向上させることが可能となる広い
領域に、所望量の不純物イオン１２を打ち込みすること
ができる。このため、ＭＯＳ型トランジスタの駆動能力
や信頼性などを十分に向上させることができる長さのｎ
型低濃度不純物イオン領域８Ａ，８Ｂを形成することが
できる。
や信頼性などを十分に向上させることが可能となる広い
領域に、所望量の不純物イオン１２を打ち込みすること
ができる。このため、ＭＯＳ型トランジスタの駆動能力
や信頼性などを十分に向上させることができる長さのｎ
型低濃度不純物イオン領域８Ａ，８Ｂを形成することが
できる。
【００２４】なお、この工程により、ｎウエル２領域内
に生じる影の長さは、 Ｒｐ・ｓｉｎθ＋Ｔｏ・ｔａｎθ で表される長さだけとなり、ｎ型低濃度不純物イオン８
Ａ，８Ｂを十分に広く確保することができる。次に、図
１（３）に示す工程では、図１（２）に示す工程で形成
したフォトレジストマスク７を除去する。
に生じる影の長さは、 Ｒｐ・ｓｉｎθ＋Ｔｏ・ｔａｎθ で表される長さだけとなり、ｎ型低濃度不純物イオン８
Ａ，８Ｂを十分に広く確保することができる。次に、図
１（３）に示す工程では、図１（２）に示す工程で形成
したフォトレジストマスク７を除去する。
【００２５】次いで、ｎウエル領域３以外の領域に、前
記と同様の方法で、前記と同様の側面形状、すなわち、
ｎウエル領域３側の側面が、その下端に対して上端が、
半導体基板１面の法線Ｎに対して、後に打ち込まれる不
純物イオンの打ち込み角度θより大きな角度θ’で、ｎ
ウエル領域３から離れた方向（すなわち、ｐウエル領域
２側）に傾いた傾斜面であるフォトレジストマスクを形
成する。
記と同様の方法で、前記と同様の側面形状、すなわち、
ｎウエル領域３側の側面が、その下端に対して上端が、
半導体基板１面の法線Ｎに対して、後に打ち込まれる不
純物イオンの打ち込み角度θより大きな角度θ’で、ｎ
ウエル領域３から離れた方向（すなわち、ｐウエル領域
２側）に傾いた傾斜面であるフォトレジストマスクを形
成する。
【００２６】次に、前記と同様に、このフォトレジスト
マスクとゲート電極６Ｂをマスクとして、ｎウエル領域
３に、たとえば、ホウ素などの所望の不純物イオンを、
半導体基板１面の法線Ｎに対して打ち込み角度θで打ち
込む。このようにして、ＭＯＳ型トランジスタの駆動能
力や信頼性などを十分に向上させることができる長さの
ｐ型低濃度不純物イオン領域１８Ａ，１８Ｂを形成す
る。
マスクとゲート電極６Ｂをマスクとして、ｎウエル領域
３に、たとえば、ホウ素などの所望の不純物イオンを、
半導体基板１面の法線Ｎに対して打ち込み角度θで打ち
込む。このようにして、ＭＯＳ型トランジスタの駆動能
力や信頼性などを十分に向上させることができる長さの
ｐ型低濃度不純物イオン領域１８Ａ，１８Ｂを形成す
る。
【００２７】次いで、前記フォトレジストマスクを除去
した後、全面にシリコン酸化膜を形成し、これをエッチ
バックしてゲート電極６Ａの側壁，６Ｂの側壁に、サイ
ドウォール１１を形成する。次に、ｎウエル領域２以外
の領域上に、フォトレジストマスク１７を形成し、この
フォトレジストマスク１７、ゲート電極６Ａおよびサイ
ドウォール１１をマスクとして、ｐウエル領域２に、た
とえば、ヒ素などの不純物イオン１２を１×１０15〜７
×１０15ｃｍ-2程度のドーズ量で打ち込み、ｎ型高濃度
不純物イオン領域９Ａ，９Ｂを形成する。
した後、全面にシリコン酸化膜を形成し、これをエッチ
バックしてゲート電極６Ａの側壁，６Ｂの側壁に、サイ
ドウォール１１を形成する。次に、ｎウエル領域２以外
の領域上に、フォトレジストマスク１７を形成し、この
フォトレジストマスク１７、ゲート電極６Ａおよびサイ
ドウォール１１をマスクとして、ｐウエル領域２に、た
とえば、ヒ素などの不純物イオン１２を１×１０15〜７
×１０15ｃｍ-2程度のドーズ量で打ち込み、ｎ型高濃度
不純物イオン領域９Ａ，９Ｂを形成する。
【００２８】このようにして、ｎ型低濃度不純物イオン
領域８Ａ，９Ａからなるソース１０、ｎ型低濃度不純物
イオン領域８Ｂ，９Ｂからなるドレイン１１を得る。そ
の後、ｎウエル領域上に、ｐ型高濃度不純物イオン領域
を形成して、ソースおよびドレインを得るなど、所望の
工程を行い、ＣＭＯＳ構造を備えた半導体装置を完成す
る。
領域８Ａ，９Ａからなるソース１０、ｎ型低濃度不純物
イオン領域８Ｂ，９Ｂからなるドレイン１１を得る。そ
の後、ｎウエル領域上に、ｐ型高濃度不純物イオン領域
を形成して、ソースおよびドレインを得るなど、所望の
工程を行い、ＣＭＯＳ構造を備えた半導体装置を完成す
る。
【００２９】なお、本実施例では、ｎ型低濃度不純物領
域８Ａ，８Ｂを形成する際に、本発明にかかる形状のフ
ォトレジストマスク７を使用する場合について説明した
が、これに限らず、本発明にかかるフォトレジストマス
クは、たとえば、ｎ型高濃度不純物イオン領域やｐ型高
濃度不純物イオン領域を形成するための不純物イオン打
ち込み用マスクなど、通常使用されるフォトレジストマ
スクとしての使用も可能であることは、勿論である。
域８Ａ，８Ｂを形成する際に、本発明にかかる形状のフ
ォトレジストマスク７を使用する場合について説明した
が、これに限らず、本発明にかかるフォトレジストマス
クは、たとえば、ｎ型高濃度不純物イオン領域やｐ型高
濃度不純物イオン領域を形成するための不純物イオン打
ち込み用マスクなど、通常使用されるフォトレジストマ
スクとしての使用も可能であることは、勿論である。
【００３０】また、本実施例では、ｎ型低濃度不純物イ
オン領域８Ａ，８Ｂ、ｎ型高濃度不純物イオン領域９
Ａ，９Ｂを形成する不純物イオンとして、ヒ素を使用し
たが、これに限らず、たとえば、リン（Ｐ）など、ｎ型
不純物イオンであれば、他の不純物イオンを使用するこ
とができる。そして、本実施例では、ｐ型低濃度不純物
イオン領域１８Ａ，１８Ｂ、を形成する不純物イオンと
して、ホウ素を使用したが、これに限らず、たとえば、
ガリウム（Ｇａ）など、ｐ型不純物イオンであれば、他
の不純物イオンを使用することができる。
オン領域８Ａ，８Ｂ、ｎ型高濃度不純物イオン領域９
Ａ，９Ｂを形成する不純物イオンとして、ヒ素を使用し
たが、これに限らず、たとえば、リン（Ｐ）など、ｎ型
不純物イオンであれば、他の不純物イオンを使用するこ
とができる。そして、本実施例では、ｐ型低濃度不純物
イオン領域１８Ａ，１８Ｂ、を形成する不純物イオンと
して、ホウ素を使用したが、これに限らず、たとえば、
ガリウム（Ｇａ）など、ｐ型不純物イオンであれば、他
の不純物イオンを使用することができる。
【００３１】そしてまた、本実施例では、フォトレジス
トとして、『ＴＳＭＲ８９００（商品名）東京応化工業
株式会社製』、『ＴＳＭＲ ＣＲ Ｂ−３（商品名）東
京応化工業株式会社製』、を使用したが、これに限ら
ず、他のフォトレジストを使用しても、同様の形状のフ
ォトレジストマスクを得ることができる。傾斜角θ’お
よびその傾斜方法は、実施例１〜４に限定されるもので
はなく、任意のフォトレジストを使用して、例えばレジ
スト厚、パターン幅、プリベーク温度および時間、露光
時間、焦点補正、ポストベーク温度および時間等の条件
を変えることで、同様のフォトレジストマスクを得るこ
とができる。
トとして、『ＴＳＭＲ８９００（商品名）東京応化工業
株式会社製』、『ＴＳＭＲ ＣＲ Ｂ−３（商品名）東
京応化工業株式会社製』、を使用したが、これに限ら
ず、他のフォトレジストを使用しても、同様の形状のフ
ォトレジストマスクを得ることができる。傾斜角θ’お
よびその傾斜方法は、実施例１〜４に限定されるもので
はなく、任意のフォトレジストを使用して、例えばレジ
スト厚、パターン幅、プリベーク温度および時間、露光
時間、焦点補正、ポストベーク温度および時間等の条件
を変えることで、同様のフォトレジストマスクを得るこ
とができる。
【００３２】さらに、本実施例のフォトレジストマスク
において、その開口部の傾斜面は平面でなくてもよく、
要はフォトレジストマスクの上部の角が、不純物イオン
打ち込みの際に邪魔にならなように傾斜していればよ
い。したがって、傾斜面が曲面であってもよい。
において、その開口部の傾斜面は平面でなくてもよく、
要はフォトレジストマスクの上部の角が、不純物イオン
打ち込みの際に邪魔にならなように傾斜していればよ
い。したがって、傾斜面が曲面であってもよい。
【００３３】
【発明の効果】以上説明してきたように、請求項１にか
かるフォトレジストマスクは、その開口部の側面を、打
ち込み角度より大きく傾斜させたため、前記半導体基板
面に対して所望の傾斜角度で不純物イオンを打ち込みし
ても、このフォトレジストマスクの開口部の側面上部の
角が、この不純物イオン打ち込みの邪魔になることがな
い。従って、ＭＯＳ型トランジスタの駆動能力や信頼性
などを十分に向上させることが可能となる広い領域に、
所望量の不純物イオンを打ち込むことができる。この結
果、微細化および高集積化に支障を来すことなく、且つ
工程を複雑にすることなく、ＭＯＳ型トランジスタの駆
動能力や信頼性などが十分に向上した半導体装置を提供
することができる。
かるフォトレジストマスクは、その開口部の側面を、打
ち込み角度より大きく傾斜させたため、前記半導体基板
面に対して所望の傾斜角度で不純物イオンを打ち込みし
ても、このフォトレジストマスクの開口部の側面上部の
角が、この不純物イオン打ち込みの邪魔になることがな
い。従って、ＭＯＳ型トランジスタの駆動能力や信頼性
などを十分に向上させることが可能となる広い領域に、
所望量の不純物イオンを打ち込むことができる。この結
果、微細化および高集積化に支障を来すことなく、且つ
工程を複雑にすることなく、ＭＯＳ型トランジスタの駆
動能力や信頼性などが十分に向上した半導体装置を提供
することができる。
【００３４】そして、請求項２にかかる半導体装置の不
純物領域形成方法は、所望の処理が行われた半導体基板
の全面に塗布したフォトレジスト膜の開口部側面を、不
純物イオンの打ち込み角度より大きく傾斜させる処理を
行い、フォトレジストマスクを形成するため、このフォ
トレジストマスクを使用して、半導体基板に不純物イオ
ンを前記傾斜角度で選択的に打ち込みしても、このフォ
トレジストマスクの開口部側面上部の角が、この不純物
イオン打ち込みの邪魔になることがない。
純物領域形成方法は、所望の処理が行われた半導体基板
の全面に塗布したフォトレジスト膜の開口部側面を、不
純物イオンの打ち込み角度より大きく傾斜させる処理を
行い、フォトレジストマスクを形成するため、このフォ
トレジストマスクを使用して、半導体基板に不純物イオ
ンを前記傾斜角度で選択的に打ち込みしても、このフォ
トレジストマスクの開口部側面上部の角が、この不純物
イオン打ち込みの邪魔になることがない。
【００３５】このため、ＭＯＳ型トランジスタの駆動能
力や信頼性などを十分に向上させることが可能となる広
い領域に、所望量の不純物イオンを打ち込むことができ
る。この結果、微細化および高集積化に支障を来すこと
なく、且つ工程を複雑にすることなく、ＭＯＳ型トラン
ジスタの駆動能力や信頼性などが十分に向上した半導体
装置を提供することができる。
力や信頼性などを十分に向上させることが可能となる広
い領域に、所望量の不純物イオンを打ち込むことができ
る。この結果、微細化および高集積化に支障を来すこと
なく、且つ工程を複雑にすることなく、ＭＯＳ型トラン
ジスタの駆動能力や信頼性などが十分に向上した半導体
装置を提供することができる。
【図１】本発明の実施例にかかる半導体装置（ＣＭＯＳ
ＦＥＴ）の製造工程の一部を示す部分断面図である。
ＦＥＴ）の製造工程の一部を示す部分断面図である。
【図２】図１（２）の部分拡大図である。
【図３】従来の半導体装置（ＣＭＯＳＦＥＴ）の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
１ 半導体基板 ２ ｐウエル領域 ３ ｎウエル領域 ４ 素子間分離用酸化膜 ５Ａ，５Ｂ ゲート酸化膜 ６Ａ，６Ｂ ゲート電極 ７ フォトレジストマスク ８Ａ，８Ｂ ｎ型低濃度不純物イオン領域 ９Ａ，９Ｂ ｎ型高濃度不純物イオン領域 １０ ソース １１ ドレイン １２ 不純物イオン
Claims (2)
- 【請求項１】 半導体基板表面に対して所望の傾斜角度
で不純物イオンの打ち込みをする際に使用するフォトレ
ジストマスクであって、前記不純物イオン打ち込み領域
を囲む側面は、前記半導体基板表面の法線に対して前記
不純物イオンの打ち込み角度と同一角度もしくは同一角
度より大きな角度に傾斜した面からなることを特徴とす
るフォトレジストマスク。 - 【請求項２】 半導体基板表面にフォトレジスト膜を塗
布し、不純物イオン打ち込み領域に対応させて前記フォ
トレジスト膜に開口部を形成し、その後に前記半導体基
板表面の法線に対して所望の傾斜角度で不純物イオンの
打ち込みをする半導体装置の不純物領域形成方法おい
て、前記不純物イオンの打ち込みの前に、前記開口部の
側面を、前記半導体基板表面に対して前記不純物イオン
の打ち込み角度と同一角度もしくは同一角度より大きく
傾斜させる処理を行うことを特徴とする半導体装置の不
純物領域形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370594A JPH0822965A (ja) | 1994-07-05 | 1994-07-05 | フォトレジストマスクおよび半導体装置の不純物領域形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370594A JPH0822965A (ja) | 1994-07-05 | 1994-07-05 | フォトレジストマスクおよび半導体装置の不純物領域形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0822965A true JPH0822965A (ja) | 1996-01-23 |
Family
ID=15568309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15370594A Pending JPH0822965A (ja) | 1994-07-05 | 1994-07-05 | フォトレジストマスクおよび半導体装置の不純物領域形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0822965A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006082855A1 (ja) * | 2005-02-02 | 2006-08-10 | Tokyo Ohka Kogyo Co., Ltd. | 薄膜インプランテーションプロセス用ポジ型レジスト組成物およびレジストパターン形成方法 |
| US7501214B2 (en) | 2003-10-21 | 2009-03-10 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method and fabrication apparatus using a stencil mask |
| JP2009510715A (ja) * | 2005-06-28 | 2009-03-12 | マイクロン テクノロジー， インク． | イオン注入方法 |
| CN103337482A (zh) * | 2013-06-17 | 2013-10-02 | 上海集成电路研发中心有限公司 | 可调节阈值电压的静态随机存储器晶体管单元制造方法 |
-
1994
- 1994-07-05 JP JP15370594A patent/JPH0822965A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501214B2 (en) | 2003-10-21 | 2009-03-10 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method and fabrication apparatus using a stencil mask |
| US7977653B2 (en) | 2003-10-21 | 2011-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method and fabrication apparatus using a stencil mask |
| WO2006082855A1 (ja) * | 2005-02-02 | 2006-08-10 | Tokyo Ohka Kogyo Co., Ltd. | 薄膜インプランテーションプロセス用ポジ型レジスト組成物およびレジストパターン形成方法 |
| KR100890543B1 (ko) * | 2005-02-02 | 2009-03-27 | 도오꾜오까고오교 가부시끼가이샤 | 박막 임플란테이션 프로세스용 포지티브형 레지스트 조성물및 레지스트 패턴 형성 방법 |
| US7910281B2 (en) | 2005-02-02 | 2011-03-22 | Tokyo Ohka Kogyo Co., Ltd. | Positive resist composition for thin-film implantation process and method for forming resist pattern |
| JP2009510715A (ja) * | 2005-06-28 | 2009-03-12 | マイクロン テクノロジー， インク． | イオン注入方法 |
| CN103337482A (zh) * | 2013-06-17 | 2013-10-02 | 上海集成电路研发中心有限公司 | 可调节阈值电压的静态随机存储器晶体管单元制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610088A (en) | Method of fabricating field effect transistors having lightly doped drain regions | |
| US9136157B1 (en) | Deep N wells in triple well structures | |
| JPS6052594B2 (ja) | 半導体素子の製法 | |
| JPH05160355A (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| US5821146A (en) | Method of fabricating FET or CMOS transistors using MeV implantation | |
| JP2677987B2 (ja) | 半導体集積回路装置の製造方法 | |
| US8148226B2 (en) | Method of fabricating semiconductor device | |
| JPH0822965A (ja) | フォトレジストマスクおよび半導体装置の不純物領域形成方法 | |
| US5486482A (en) | Process for fabricating metal-gate CMOS transistor | |
| US6583473B1 (en) | Semiconductor devices containing surface channel mos transistors | |
| US6171914B1 (en) | Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant | |
| JP2748896B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3092634B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7906400B2 (en) | Method of manufacturing a semiconductor device having transistors and semiconductor device having transistors | |
| JPH08181223A (ja) | 半導体装置の製造方法 | |
| JP2723697B2 (ja) | 半導体装置の製造方法 | |
| JPH07321015A (ja) | 半導体装置の製造方法 | |
| JPH06350040A (ja) | トランジスタの製造方法 | |
| JPH07153953A (ja) | ポリサイド構造を有するゲート電極形成方法 | |
| JP2582779B2 (ja) | 半導体装置の製造方法 | |
| JP2979864B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3390125B2 (ja) | 半導体装置の製造方法 | |
| JPS63215075A (ja) | 半導体装置の製造方法 | |
| JPH05145030A (ja) | 半導体装置の製造方法 | |
| JPH0294568A (ja) | 固体撮像装置の製造方法 |