JPH03177045A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03177045A
JPH03177045A JP31515589A JP31515589A JPH03177045A JP H03177045 A JPH03177045 A JP H03177045A JP 31515589 A JP31515589 A JP 31515589A JP 31515589 A JP31515589 A JP 31515589A JP H03177045 A JPH03177045 A JP H03177045A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
oxide film
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31515589A
Other languages
English (en)
Inventor
Koshi Maeda
前田 幸志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31515589A priority Critical patent/JPH03177045A/ja
Publication of JPH03177045A publication Critical patent/JPH03177045A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置における素子分離の形成方法に関
する。
(従来の技術) 従来の素子分離用シリコン酸化膜の形成方法について以
下に説明する。第4図(a)〜(C)は従来技術におけ
る半導体装置の製造方法である。
半導体基板40上にシリコン酸化膜41を介し、その上
に多結晶シリコン膜42、シリコン窒化膜43を堆積さ
せる(第4図(a))。次に、通常用いられている写真
蝕刻法によりフォトレジストをパターニングした後、こ
れをマスクとして、異方法エツチング法によりシリコン
窒化膜43をエツチングする。そしてフォトレジストを
全て除去した後、チャネルストッパー用不純物46をイ
オン注入しチャネルストッパー領域47aを形成する(
第4図(b))。そして、熱酸化工程により、素子分離
用シリコン酸化膜48を形成する(第4図(C))。
このように従来技術においてチャネルストッパ用不純物
46をイオン注入した後、熱酸化工程より素子分離用シ
リコン酸化膜48を形成する。
この熱酸化工程は約100o度で長時間長われるため、
第5図に示すように、不純物の熱拡散によりチャネルス
トッパー領域47aが47bのようになる。即ち、チャ
ネルストッパー領域47bは素子形成閉域Aにまで侵入
し、実効的な能動素子領域Bは減少してしまう。このよ
うな現象は微細な能動素子領域Bを形成することを必要
とする高集積化において大きな問題となっている。
(発明が対決しようとする課題) このように従来技術においては、チャネルストッパー用
不純物の熱拡散により能動素子領域が減少してしまうと
いう問題点があった。本発明は、チャネルストッパー用
不純物の熱拡散を大巾に抑制し、能動素子領域の実質的
な減少を防止することにより、微細化・集積度の向上を
可能にする素子分離の形成方法を提供するものである。
[発明の構成] (3題を解決するための手段) 上記目的を達成するために本発明においては、半導体基
板上に熱酸化により素子分離用シリコン酸化膜を形成す
る工程と、この素子分離用シリコン酸化膜の下に不純物
をイオン注入しチャネルストッパー領域を形成する工程
とからなる半導体装置の製造方法を提供する。
また第一のシリコン窒化膜、このシリコン窒化膜を構成
するシリコン窒化物よりも剛性の小さい物質よりなる層
、及び第二のシリコン窒化膜を順次形成する工程と、こ
れら第一のシリコン窒化膜と前記層及び第二のシリコン
窒化膜をマスクとして素子分離用シリコン酸化膜を形成
する工程と、前記第一のシリコン窒化膜と前記層及び第
二のシリコン窒化膜をマスクとして素子分離用シリコン
酸化膜の下に不純物をイオン注入しチャネルストッパー
領域を形成する工程とからなる半導体装置の製造方法を
提供する。
(作用) このように構成されたものにおいては、素子分離用シリ
コン酸化膜を熱酸化により形成した後、素子分離用シリ
コン酸化膜の下に不純物をイオン注入してチャネルスト
ッパー領域を形成するため、素子分離用シリコン酸化膜
を形成する時の熱工程における熱拡散によりチャネルス
トッパー領域が能動素子領域に拡散することを防止する
ことができる。
また、選択的に素子分離用シリコン酸化膜を形成させ、
不純物をイオン注入する場合、素子分離用シリコン酸化
膜を形成する時の熱工程において、シリコン窒化膜、二
のシリコン窒化膜を形成するシリコン窒化物よりも剛性
の小さい物質よりなるす、及びシリコン窒化膜を順に堆
積したものをマスクとして用いる。このマスクは同じ膜
厚のシリコン窒化膜に比べ剛性が小さい。ゆえに、素子
分離境界での歪みによる結晶欠陥を発生させることなく
マスクの膜厚を大きくすることが可能となる。
従って、素子分離用シリコン酸化膜形成のための熱酸化
においては素子分離境界での歪みの発生を有効に防止す
ることが可能となり、イオン注入においては、不純物を
素子分離用シリコン酸化膜を通過させるために要求され
るイオン注入のエネルギーに対して、膜厚を大きくする
ことにより不純物を有効に遮断せしめることができる。
(実施例) 本発明の第一の実施例による半導体装置の製造方法にお
ける各工程の断面図を第1図に示す。
半導体基板10上にシリコン酸化膜11を形成し、その
上に多結晶シリコン膜12、第一のシリコン窒化膜13
、シリコン酸化膜14を順次形成し、最上部に第二のシ
リコン窒化膜15を形成する(第1図(a))。
次に通常用いられる写真蝕刻法によりフォトレジスト1
6を第二のシリコン窒化膜15上に塗布し選択的に感光
させレジストパターンを形成させた後、前記第二のシリ
コン窒化膜15とシリコン酸化膜14及び第一のシリコ
ン窒化膜13を異方法エツチングを去でエツチングする
(第1図(b))。
そして、フォトレジスト16を除去した後、第一のシリ
コン窒化膜15、シリコン酸化膜14及び第一のシリコ
ン窒化膜13をマスクとして熱酸化工程を経て、素子分
離用シリコン酸化膜18を形成する(第1図(C))。
最後に不純物17を高加速度電圧でイオン注入する。例
えばボロンにおいて素子分離用シリコン酸化膜の膜厚が
〜5000オングストロームなら〜280 keyであ
る。このイオン圧入によりチャネルストッパー領域19
を得る。
このような構成においては、第一のシリコン窒化膜13
、及びシリコン酸化膜14及び第二のシリコン窒化膜1
5からなるいわゆるサンドイッチ構造をマスクとして素
子分離用シリコン酸化膜18、またチャネルストッパー
頭載19を形成する。
このマスクは、同じ膜厚をシリコン窒化膜で形成した場
合に比べ剛性が小さいため熱酸化においても素子分離境
界に歪みによる結晶欠陥を生じさせること無く素子分離
用シリコン酸化膜18を形成できる。また、チャネルス
トッパー領域19の形成に必要なイオン注入において、
このマスクの膜厚を大きくすることにより不純物を素子
分離用シリコン酸化膜18を通過させるために要求され
るエネルギーにおいても不純物を有効に遮断せしめるこ
とができる。このようにイオン注入することによりチャ
ネルストッパー頭載をセルファラインで形成てきる。
上記のように素子分離用シリコン酸化膜18を形成後、
チャネルストッパー領域19を形成するためチャネルス
トッパー領域1つの熱拡散を防止でき素子形成領域の実
質的な減少を防止し、より微細化することができ、集積
度の向上が可能となる。
本発明の第二の実施例による半導体装置の製造方法にお
ける各工程の断面図を第2図に示す。
半導体基板20上にシリコン酸化膜21を形成し、その
上に多結晶シリコン膜22、第一のシリコン窒化膜23
、更に多結晶シリコン膜24、そして最上部に第二のシ
リコン窒化膜25aを形成する(第2図(a)〉。次に
、通常用いられる写真蝕刻を去によりフォトレジスト2
6を第二のシリコン窒化膜25a上に塗布し、選択的に
感光させレジストパターンを形成させた後、前記シリコ
ン窒化膜25aと多結晶シリコン膜24を異方法エツチ
ング法によりエツチングする(第2図(b〉〉。そして
フォトレジスト26を除去した後、第二のシリコン窒化
膜25a上に再度シリコン窒化物を堆積させ窒化膜25
bを得る。その後、このシリコン窒化膜25bを異方法
エツチング法でエツチングしく第2図(C〉)、多結晶
シリコン膜24をシリコン窒化膜23及びシリコン窒化
膜25bて覆う様に形成する(第2図(d〉)。その後
、熱酸化により素子分離用シリコン酸化膜27を形成し
た後、不純物28をイオン注入してチャネルストッパー
領域29を形成する(第2図(e))。
このような構成においては、シリコン窒化膜23、多結
晶シリコン24及びシリコン窒化膜25bからなるサン
ドイッチ構造をマスクとして選択的に素子分離用シリコ
ン酸化膜27を形成し、その後チャネルストッパー領域
2つを形成するため、チャネルストッパー領域2つの熱
拡散を有効に防止することができる点は第一の実施例の
場合と同様である。しかし、本実施例では、シリコン窒
化膜25aと多結晶シリコン膜24を異方法エツチング
法によりエツチングし、シリコン窒化膜25a上に再度
シリコン窒化物を堆積させ窒化膜25bを形成し、この
シリコン窒化膜25bを異方法エツチング法でエツチン
グするため本来のフォトレジストパターンAよりもエツ
チングパターンBの方が小さくすることができる。
従って、本実施例においてはチャネルストッパー領域2
9の熱拡散の防止による微細化のみならず、フォトレジ
ストパターンAより微細なパターンBが本実施例て形成
されることにより、微細な素子分離、ひいては集積度の
向上が可能となる。
なお、本実施例においては多結晶シリコン34の代わり
にシリコン酸化膜またはシリサイドを用いることも可能
である。
本発明の第三の実施例による半導体装置の製造方l去に
おける各工程の断面図を第3図に示す。
半導体基板30上にシリコン酸化膜31を形成し、その
上に多結晶シリコン膜32、第一のシリコン窒化膜33
、更に多結晶シリコン膜34a、そして最上部に第二の
シリコン窒化膜35を形成する(第3図(a))。そし
てこの第二のシリコン窒化膜35上に通常用いられる写
真蝕刻性によりフォトレジスト36を塗布し、選択的に
感光させレジストパターンを形成させた後、第二のシリ
コン窒化膜35と多結晶シリコン34aを異方法エツチ
ング法でエツチングする(第3図(b))。次に、フォ
トレジスト36を除去した後、多結晶シリコン膜34a
を熱酸化させシリコン酸化膜34bを得る。そして、こ
のシリコン酸化膜34bをマスクとして第一のシリコン
窒化11!233を異方法エツチング法でエツチングす
る(第3図(C))。さらに、熱酸化により素子分離用
シリコン酸化膜38を形成した後、不純物37をイオン
注入してチャネルストッパー領域39を形成する(第3
図(d))。
このような構成においては、第一のシリコン窒化膜33
、多結晶シリコン34a及び第二のシリコン窒化膜35
からなるサンドイッチ構造をマスクとして選択的に素子
分離用シリコン酸化膜38を形成し、その後チャネルス
トッパー領域3つを形成するため、チャネルストッパー
領域39の熱拡散を有効に防止することができる点は上
述の実施例の場合と同様である。しかし、本実施例では
、第二のシリコン窒化膜35と多結晶シリコン膜34a
を異方法エツチング法によりエツチングし、この多結晶
シリコン膜34aを熱酸化させシリコン酸化膜34bを
得る。そして、このシリコン酸化膜34bを用いて第一
のシリコン窒化II!33をエツチングするため、この
エツチングパターンBはフォトレジストパターンAより
も小さくなる。
従って、本実施例においてはチャネルストッパー領域3
つの熱拡散の防止による微細化のみならず、フォトレジ
ストパターンAより微細なパターンBが本実施例で形成
されることにより微細な素子分離が可能となり、ひいて
は集積度を向上することがてきる。
[発明の効果] 以上に述べてきたように本発明においては、素子分離用
熱酸化工程を経た後、チャネルストッパー用イオン注入
を行うので、前記熱酸化工程におビする熱による不純物
拡散を防ぐことができ、素子形成領域の実質的な減少を
防止し、素子をより微細化することが可能となり集積度
を向上することかできる。
【図面の簡単な説明】
第1図は第一の実施例における半導体装置の製造方法に
おける各工程の断面図、第2図は第二の実施例における
半導体装置の製造方法における各工程の断面図、第3図
は第三の実施例における半導体装置の製造方法における
各工程の断面図、第4図は従来の素子分離形成方法の各
工程における断面図、及び第5図は従来技術における半
導体装置の断面図である。 10.20.30.40・・・・・・半導体基板、11
,21,31.41・・・・・シリコン酸化膜、12.
22,24.32,34a、42・・・・・・多結晶シ
リコン、13.23,33.43・・・・・・第一のシ
リコン窒化H115,25a、25b、35・・・・・
・第二のシリコン窒化膜、113.26.3B、・・・
・・・フォトレジスト、18,27.38.48・・・
・・・素子分離用シリコン酸化膜、19.29,39.
47b・・・・・・チャネルストッパー領域。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に熱酸化により素子分離用シリコン
    酸化膜を形成する工程と、 このシリコン酸化膜の下に不純物をイオン注入しチャネ
    ルストッパー領域を形成する工程とを有することを特徴
    とする半導体装置の製造方法。
  2. (2)半導体基板上に第一のシリコン窒化膜を形成する
    工程と、 この第一のシリコン窒化膜上にこのシリコン窒化膜を構
    成するシリコン窒化物よりも剛性の小さい物質からより
    なる層を形成する工程と、 さらにこの層上に第二のシリコン窒化膜を形成する工程
    と、 前記第一のシリコン窒化膜と前記層と前記第二のシリコ
    ン窒化膜とをマスクとして熱酸化により素子分離用シリ
    コン酸化膜を形成する工程と、このマスクを用いて前記
    酸化膜形成後に素子分離用シリコン酸化膜の下に不純物
    をイオン注入しチャネルストッパー領域を形成する工程
    と を有することを特徴とする半導体装置の製造方法。
JP31515589A 1989-12-06 1989-12-06 半導体装置の製造方法 Pending JPH03177045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31515589A JPH03177045A (ja) 1989-12-06 1989-12-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31515589A JPH03177045A (ja) 1989-12-06 1989-12-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03177045A true JPH03177045A (ja) 1991-08-01

Family

ID=18062082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31515589A Pending JPH03177045A (ja) 1989-12-06 1989-12-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03177045A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053411A (ko) * 1995-12-22 1997-07-31 김주용 반도체소자의 소자분리막 제조방법
KR970053408A (ko) * 1995-12-22 1997-07-31 김주용 반도체소자의 소자분리막 제조방법
KR100455735B1 (ko) * 1998-06-30 2005-01-13 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053411A (ko) * 1995-12-22 1997-07-31 김주용 반도체소자의 소자분리막 제조방법
KR970053408A (ko) * 1995-12-22 1997-07-31 김주용 반도체소자의 소자분리막 제조방법
KR100455735B1 (ko) * 1998-06-30 2005-01-13 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법

Similar Documents

Publication Publication Date Title
JPH08330457A (ja) フラッシュeepromセルの接合部の形成方法
JPH05160355A (ja) ツインウェルを有するcmosの製造方法
JPH07326751A (ja) 半導体素子のトランジスタ製造方法
JPH03177045A (ja) 半導体装置の製造方法
JP3239911B2 (ja) 固体撮像素子の製造方法
JPH06140421A (ja) 薄膜トランジスタの製造方法
JPH07321015A (ja) 半導体装置の製造方法
KR0124637B1 (ko) 반도체소자의 격리막 형성방법
JPH0666385B2 (ja) 半導体装置の製造方法
JPH06151349A (ja) 半導体装置の製造方法
JPH01204414A (ja) 半導体装置の製造方法
JPH0294568A (ja) 固体撮像装置の製造方法
JPS60240131A (ja) 半導体装置の製造方法
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2683847B2 (ja) 半導体装置の製造方法
JPH0348424A (ja) 半導体装置の製造方法
JP2841417B2 (ja) マスクの形成方法
JPH0758213A (ja) 半導体装置におけるウェルの形成方法
JPH0430418A (ja) 半導体装置の製造方法
JPH05326503A (ja) 線パターンの形成方法
JPH0251251B2 (ja)
JPH07245402A (ja) 半導体装置の製造方法
JPS61174645A (ja) 半導体装置の製造方法
JPH0562965A (ja) 半導体装置の製造方法
JPH02159041A (ja) 半導体装置の製造方法