JP3239911B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JP3239911B2 JP3239911B2 JP17251293A JP17251293A JP3239911B2 JP 3239911 B2 JP3239911 B2 JP 3239911B2 JP 17251293 A JP17251293 A JP 17251293A JP 17251293 A JP17251293 A JP 17251293A JP 3239911 B2 JP3239911 B2 JP 3239911B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- film
- peripheral circuit
- gate electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本願の発明は、周辺回路用トラン
ジスタがＬＤＤ構造である増幅型の固体撮像素子の製造
方法に関するものである。
ジスタがＬＤＤ構造である増幅型の固体撮像素子の製造
方法に関するものである。
【０００２】
【従来の技術】固体撮像素子が微細化されてくると、周
辺回路部におけるトランジスタの短チャネル効果を抑制
するために、このトランジスタをＬＤＤ構造にする必要
がある。図５は、この様な構造を有する増幅型の固体撮
像素子を製造するために従来から考えられていた方法を
示している。この方法では、図５（ａ）に示す様に、Ｓ
ｉ基板１１のイメージ部１２と周辺回路部１３との境界
部等に素子分離用のＳｉＯ2 膜１４を形成し、更に素子
活性領域の表面にゲート絶縁膜としてのＳｉＯ2膜１５
を形成する。
辺回路部におけるトランジスタの短チャネル効果を抑制
するために、このトランジスタをＬＤＤ構造にする必要
がある。図５は、この様な構造を有する増幅型の固体撮
像素子を製造するために従来から考えられていた方法を
示している。この方法では、図５（ａ）に示す様に、Ｓ
ｉ基板１１のイメージ部１２と周辺回路部１３との境界
部等に素子分離用のＳｉＯ2 膜１４を形成し、更に素子
活性領域の表面にゲート絶縁膜としてのＳｉＯ2膜１５
を形成する。
【０００３】次に、図５（ｂ）に示す様に、多結晶Ｓｉ
膜１６を全面に堆積させ、図５（ｃ）に示す様に、この
多結晶Ｓｉ膜１６をパターニングして、周辺回路部１３
でゲート電極を形成すると同時に、イメージ部１２の全
面に多結晶Ｓｉ膜１６を残す。そして、多結晶Ｓｉ膜１
６及びＳｉＯ2 膜１４をマスクにした不純物のイオン注
入を行って、相対的に低濃度の不純物層１７を周辺回路
部１３に形成する。その後、図５（ｄ）に示す様に、Ｓ
ｉＯ2 膜２１を全面に堆積させる。
膜１６を全面に堆積させ、図５（ｃ）に示す様に、この
多結晶Ｓｉ膜１６をパターニングして、周辺回路部１３
でゲート電極を形成すると同時に、イメージ部１２の全
面に多結晶Ｓｉ膜１６を残す。そして、多結晶Ｓｉ膜１
６及びＳｉＯ2 膜１４をマスクにした不純物のイオン注
入を行って、相対的に低濃度の不純物層１７を周辺回路
部１３に形成する。その後、図５（ｄ）に示す様に、Ｓ
ｉＯ2 膜２１を全面に堆積させる。
【０００４】次に、ＳｉＯ2 膜２１の全面をエッチバッ
クして、図５（ｅ）に示す様に、ＳｉＯ2 膜２１から成
る側壁を周辺回路部１３のゲート電極等に形成する。こ
の時、イメージ部１２の多結晶Ｓｉ膜１６が、エッチバ
ックに対するＳｉ基板１１の保護膜になっている。そし
て、多結晶Ｓｉ膜１６及びＳｉＯ2 膜２１、１４をマス
クにした不純物のイオン注入を行って、相対的に高濃度
の不純物層２２を周辺回路部１３に形成する。ここまで
で、周辺回路部１３におけるＬＤＤ構造のトランジスタ
２３が完成する。
クして、図５（ｅ）に示す様に、ＳｉＯ2 膜２１から成
る側壁を周辺回路部１３のゲート電極等に形成する。こ
の時、イメージ部１２の多結晶Ｓｉ膜１６が、エッチバ
ックに対するＳｉ基板１１の保護膜になっている。そし
て、多結晶Ｓｉ膜１６及びＳｉＯ2 膜２１、１４をマス
クにした不純物のイオン注入を行って、相対的に高濃度
の不純物層２２を周辺回路部１３に形成する。ここまで
で、周辺回路部１３におけるＬＤＤ構造のトランジスタ
２３が完成する。
【０００５】次に、図５（ｆ）に示す様に、多結晶Ｓｉ
膜１６よりも膜厚が薄い多結晶Ｓｉ膜２４とこの多結晶
Ｓｉ膜２４よりも膜厚が厚いＳｉＯ2 膜２５とを、イメ
ージ部１２でゲート電極のパターンに加工する。そし
て、イメージ部１２のみでＳｉＯ2 膜２５、１４及び多
結晶Ｓｉ膜２４をマスクにした不純物のイオン注入を行
って、不純物層２６をイメージ部１２に形成する。ここ
までで、イメージ部１２におけるセンサ用のトランジス
タ２７が完成する。
膜１６よりも膜厚が薄い多結晶Ｓｉ膜２４とこの多結晶
Ｓｉ膜２４よりも膜厚が厚いＳｉＯ2 膜２５とを、イメ
ージ部１２でゲート電極のパターンに加工する。そし
て、イメージ部１２のみでＳｉＯ2 膜２５、１４及び多
結晶Ｓｉ膜２４をマスクにした不純物のイオン注入を行
って、不純物層２６をイメージ部１２に形成する。ここ
までで、イメージ部１２におけるセンサ用のトランジス
タ２７が完成する。
【０００６】なお、多結晶Ｓｉ膜２４の膜厚を多結晶Ｓ
ｉ膜１６の膜厚よりも薄くしているのは、増幅型の固体
撮像素子では光がゲート電極を透過する必要があるから
である。また、ＳｉＯ2 膜２５の膜厚を多結晶Ｓｉ膜２
４の膜厚よりも厚くしているのは、ＳｉＯ2 膜は多結晶
Ｓｉ膜よりも光が透過し易く、且つＳｉＯ2 膜２５をマ
スクにした不純物のイオン注入でゲート電極に対して自
己整合的に不純物層２６を形成するためである。
ｉ膜１６の膜厚よりも薄くしているのは、増幅型の固体
撮像素子では光がゲート電極を透過する必要があるから
である。また、ＳｉＯ2 膜２５の膜厚を多結晶Ｓｉ膜２
４の膜厚よりも厚くしているのは、ＳｉＯ2 膜は多結晶
Ｓｉ膜よりも光が透過し易く、且つＳｉＯ2 膜２５をマ
スクにした不純物のイオン注入でゲート電極に対して自
己整合的に不純物層２６を形成するためである。
【０００７】
【発明が解決しようとする課題】しかし、以上の説明か
らも明らかな様に、上述の方法では、周辺回路部１３に
おけるトランジスタ２３とイメージ部１２におけるトラ
ンジスタ２７とで製造工程が兼用されていないので、周
辺回路部１３におけるトランジスタ２３がＬＤＤ構造で
ある増幅型の固体撮像素子を少ない工程では製造するこ
とができなかった。
らも明らかな様に、上述の方法では、周辺回路部１３に
おけるトランジスタ２３とイメージ部１２におけるトラ
ンジスタ２７とで製造工程が兼用されていないので、周
辺回路部１３におけるトランジスタ２３がＬＤＤ構造で
ある増幅型の固体撮像素子を少ない工程では製造するこ
とができなかった。
【０００８】
【課題を解決するための手段】請求項１の固体撮像素子
の製造方法は、周辺回路用トランジスタ２３のゲート電
極１６を半導体基板１１上に形成する工程と、前記ゲー
ト電極１６をマスクにして前記半導体基板１１中に不純
物を導入することによって、前記周辺回路用トランジス
タ２３の相対的に低濃度の不純物層１７を形成する工程
と、前記ゲート電極１６を形成した後に、相対的に薄い
導電膜２４と相対的に厚い絶縁膜２５とを前記半導体基
板１１上の全面に順次に形成する工程と、前記絶縁膜２
５をセンサ用トランジスタ２７のゲート電極２４のパタ
ーンに加工すると同時に、この絶縁膜２５で前記周辺回
路用トランジスタ２３のゲート電極１６の側壁２５を形
成する工程と、前記周辺回路用トランジスタ２３のゲー
ト電極１６と前記側壁２５とをマスクにして前記半導体
基板１１中に不純物を導入することによって、この周辺
回路用トランジスタ２３の相対的に高濃度の不純物層２
２を形成する工程と、前記導電膜２４で前記センサ用ト
ランジスタ２７のゲート電極２４を形成する工程とを有
している。
の製造方法は、周辺回路用トランジスタ２３のゲート電
極１６を半導体基板１１上に形成する工程と、前記ゲー
ト電極１６をマスクにして前記半導体基板１１中に不純
物を導入することによって、前記周辺回路用トランジス
タ２３の相対的に低濃度の不純物層１７を形成する工程
と、前記ゲート電極１６を形成した後に、相対的に薄い
導電膜２４と相対的に厚い絶縁膜２５とを前記半導体基
板１１上の全面に順次に形成する工程と、前記絶縁膜２
５をセンサ用トランジスタ２７のゲート電極２４のパタ
ーンに加工すると同時に、この絶縁膜２５で前記周辺回
路用トランジスタ２３のゲート電極１６の側壁２５を形
成する工程と、前記周辺回路用トランジスタ２３のゲー
ト電極１６と前記側壁２５とをマスクにして前記半導体
基板１１中に不純物を導入することによって、この周辺
回路用トランジスタ２３の相対的に高濃度の不純物層２
２を形成する工程と、前記導電膜２４で前記センサ用ト
ランジスタ２７のゲート電極２４を形成する工程とを有
している。
【０００９】請求項２の固体撮像素子の製造方法は、請
求項１の固体撮像素子の製造方法において、前記側壁２
５が残存している前記周辺回路用トランジスタ２３を形
成する。
求項１の固体撮像素子の製造方法において、前記側壁２
５が残存している前記周辺回路用トランジスタ２３を形
成する。
【００１０】請求項３の固体撮像素子の製造方法は、請
求項１の固体撮像素子の製造方法において、前記相対的
に高濃度の不純物層２２を形成した後に前記側壁２５を
除去する工程と、前記側壁２５を除去した後に、前記導
電膜２４で前記センサ用トランジスタ２７のゲート電極
２４を形成すると同時に、前記周辺回路用トランジスタ
２３におけるこの導電膜２４を除去する工程とを有して
いる。
求項１の固体撮像素子の製造方法において、前記相対的
に高濃度の不純物層２２を形成した後に前記側壁２５を
除去する工程と、前記側壁２５を除去した後に、前記導
電膜２４で前記センサ用トランジスタ２７のゲート電極
２４を形成すると同時に、前記周辺回路用トランジスタ
２３におけるこの導電膜２４を除去する工程とを有して
いる。
【００１１】
【作用】請求項１の固体撮像素子の製造方法では、セン
サ用トランジスタ２７のゲート電極２４を相対的に薄い
導電膜２４で形成しているので、光がゲート電極２４を
透過する増幅型の固体撮像素子を製造することができ
る。しかも、相対的に厚くても光を透過させ易い絶縁膜
２５をもゲート電極２４のパターンに加工しているの
で、この絶縁膜２５をマスクにした不純物のイオン注入
等で、ゲート電極２４に対して自己整合的に不純物層２
６を形成することができる。
サ用トランジスタ２７のゲート電極２４を相対的に薄い
導電膜２４で形成しているので、光がゲート電極２４を
透過する増幅型の固体撮像素子を製造することができ
る。しかも、相対的に厚くても光を透過させ易い絶縁膜
２５をもゲート電極２４のパターンに加工しているの
で、この絶縁膜２５をマスクにした不純物のイオン注入
等で、ゲート電極２４に対して自己整合的に不純物層２
６を形成することができる。
【００１２】また、周辺回路用トランジスタ２３には相
対的に低濃度の不純物層１７と相対的に高濃度の不純物
層２２とを形成しているので、この周辺回路用トランジ
スタ２３はＬＤＤ構造である。そして、センサ用トラン
ジスタ２７のゲート電極２４上の絶縁膜２５と周辺回路
用トランジスタ２３をＬＤＤ構造にするための側壁２５
である絶縁膜２５とを共用している。
対的に低濃度の不純物層１７と相対的に高濃度の不純物
層２２とを形成しているので、この周辺回路用トランジ
スタ２３はＬＤＤ構造である。そして、センサ用トラン
ジスタ２７のゲート電極２４上の絶縁膜２５と周辺回路
用トランジスタ２３をＬＤＤ構造にするための側壁２５
である絶縁膜２５とを共用している。
【００１３】請求項２の固体撮像素子の製造方法では、
周辺回路用トランジスタ２３をＬＤＤ構造にするための
側壁２５を除去していないので、除去のための工程が不
要である。
周辺回路用トランジスタ２３をＬＤＤ構造にするための
側壁２５を除去していないので、除去のための工程が不
要である。
【００１４】請求項３の固体撮像素子の製造方法では、
周辺回路用トランジスタ２３をＬＤＤ構造にするための
側壁２５を除去した後に、周辺回路用トランジスタ２３
における導電膜２４を除去しているので、この導電膜２
４は周辺回路用トランジスタ２３のゲート電極１６の側
壁部からも除去される。しかも、周辺回路用トランジス
タ２３における導電膜２４はセンサ用トランジスタ２７
のゲート電極２４の形成と同時に除去しているので、製
造工程は増加しない。
周辺回路用トランジスタ２３をＬＤＤ構造にするための
側壁２５を除去した後に、周辺回路用トランジスタ２３
における導電膜２４を除去しているので、この導電膜２
４は周辺回路用トランジスタ２３のゲート電極１６の側
壁部からも除去される。しかも、周辺回路用トランジス
タ２３における導電膜２４はセンサ用トランジスタ２７
のゲート電極２４の形成と同時に除去しているので、製
造工程は増加しない。
【００１５】
【実施例】以下、本願の発明の第１及び第２実施例を、
図１〜４を参照しながら説明する。なお、図５に示した
例と対応する構成部分には、同一の符号を付してある。
図１〜４を参照しながら説明する。なお、図５に示した
例と対応する構成部分には、同一の符号を付してある。
【００１６】図１、２が、第１実施例を示している。こ
の第１実施例でも、図１（ａ）に示す様に、ゲート絶縁
膜としてのＳｉＯ2 膜１５を形成するまでは、図５に示
した例と実質的に同様の工程を実行する。
の第１実施例でも、図１（ａ）に示す様に、ゲート絶縁
膜としてのＳｉＯ2 膜１５を形成するまでは、図５に示
した例と実質的に同様の工程を実行する。
【００１７】しかし、この第１実施例では、図１（ｂ）
に示す様に、その後、多結晶Ｓｉ膜１６で周辺回路部１
３におけるゲート電極を形成し、この多結晶Ｓｉ膜１６
を酸化して、その表面にＳｉＯ2 膜３１を形成する。そ
して、イメージ部１２をレジスト３２で覆い、多結晶Ｓ
ｉ膜１６、ＳｉＯ2 膜１４、３１及びレジスト３２をマ
スクにした不純物のイオン注入を行って、相対的に低濃
度の不純物層１７を周辺回路部１３に形成する。
に示す様に、その後、多結晶Ｓｉ膜１６で周辺回路部１
３におけるゲート電極を形成し、この多結晶Ｓｉ膜１６
を酸化して、その表面にＳｉＯ2 膜３１を形成する。そ
して、イメージ部１２をレジスト３２で覆い、多結晶Ｓ
ｉ膜１６、ＳｉＯ2 膜１４、３１及びレジスト３２をマ
スクにした不純物のイオン注入を行って、相対的に低濃
度の不純物層１７を周辺回路部１３に形成する。
【００１８】次に、レジスト３２を除去した後、図１
（ｃ）に示す様に、膜厚が３０ｎｍ程度の多結晶Ｓｉ膜
２４と膜厚が１５０ｎｍ程度のＳｉＯ2 膜２５とを順次
に全面に堆積させる。そして、図１（ｄ）に示す様に、
イメージ部１２におけるゲート電極のパターンに、Ｓｉ
Ｏ2 膜２５上でレジスト３３を加工する。
（ｃ）に示す様に、膜厚が３０ｎｍ程度の多結晶Ｓｉ膜
２４と膜厚が１５０ｎｍ程度のＳｉＯ2 膜２５とを順次
に全面に堆積させる。そして、図１（ｄ）に示す様に、
イメージ部１２におけるゲート電極のパターンに、Ｓｉ
Ｏ2 膜２５上でレジスト３３を加工する。
【００１９】次に、レジスト３３をマスクにしたＲＩＥ
でＳｉＯ2 膜２５と多結晶Ｓｉ膜２４とを連続的にエッ
チバックして、図２（ａ）に示す様に、多結晶Ｓｉ膜２
４から成るゲート電極をイメージ部１２に形成すると同
時に、ＳｉＯ2 膜２５及び多結晶Ｓｉ膜２４から成る側
壁を周辺回路部１３のゲート電極に形成する。
でＳｉＯ2 膜２５と多結晶Ｓｉ膜２４とを連続的にエッ
チバックして、図２（ａ）に示す様に、多結晶Ｓｉ膜２
４から成るゲート電極をイメージ部１２に形成すると同
時に、ＳｉＯ2 膜２５及び多結晶Ｓｉ膜２４から成る側
壁を周辺回路部１３のゲート電極に形成する。
【００２０】次に、レジスト３３を除去した後、図２
（ｂ）に示す様に、別のレジスト３４でイメージ部１２
の全体を覆い、多結晶Ｓｉ膜１６、２４、ＳｉＯ2 膜２
５、３１、１４及びレジスト３４をマスクにした不純物
のイオン注入を行って、相対的に高濃度の不純物層２２
を周辺回路部１３に形成する。ここまでで、周辺回路部
１３におけるＬＤＤ構造のトランジスタ２３が完成す
る。
（ｂ）に示す様に、別のレジスト３４でイメージ部１２
の全体を覆い、多結晶Ｓｉ膜１６、２４、ＳｉＯ2 膜２
５、３１、１４及びレジスト３４をマスクにした不純物
のイオン注入を行って、相対的に高濃度の不純物層２２
を周辺回路部１３に形成する。ここまでで、周辺回路部
１３におけるＬＤＤ構造のトランジスタ２３が完成す
る。
【００２１】次に、レジスト３４を除去した後、別のレ
ジスト（図示せず）で今度は周辺回路部１３の全体を覆
い、ＳｉＯ2 膜２５、１４、多結晶Ｓｉ膜２４及びレジ
ストをマスクにした不純物のイオン注入を行って、図２
（ｃ）に示す様に、不純物層２６をイメージ部１２に形
成する。ここまでで、イメージ部１２におけるセンサ用
のトランジスタ２７が完成する。なお、不純物層２６は
不純物層２２よりも先に形成してもよい。その後、全面
に層間絶縁膜３５を堆積させ、更に従来公知の工程を実
行して、増幅型の固体撮像素子を完成させる。
ジスト（図示せず）で今度は周辺回路部１３の全体を覆
い、ＳｉＯ2 膜２５、１４、多結晶Ｓｉ膜２４及びレジ
ストをマスクにした不純物のイオン注入を行って、図２
（ｃ）に示す様に、不純物層２６をイメージ部１２に形
成する。ここまでで、イメージ部１２におけるセンサ用
のトランジスタ２７が完成する。なお、不純物層２６は
不純物層２２よりも先に形成してもよい。その後、全面
に層間絶縁膜３５を堆積させ、更に従来公知の工程を実
行して、増幅型の固体撮像素子を完成させる。
【００２２】図３、４が、第２実施例を示している。こ
の第２実施例でも、図３（ａ）〜（ｄ）に示す様に、イ
メージ部１２におけるゲート電極のパターンに、ＳｉＯ
2 膜２５上でレジスト３３を加工するまでは、図１、２
に示した第１実施例と実質的に同様の工程を実行する。
の第２実施例でも、図３（ａ）〜（ｄ）に示す様に、イ
メージ部１２におけるゲート電極のパターンに、ＳｉＯ
2 膜２５上でレジスト３３を加工するまでは、図１、２
に示した第１実施例と実質的に同様の工程を実行する。
【００２３】しかし、この第２実施例では、レジスト３
３をマスクにしたＲＩＥでＳｉＯ2膜２５をエッチバッ
クして、図３（ｅ）に示す様に、イメージ部１２でＳｉ
Ｏ2膜２５をゲート電極のパターンに加工すると同時
に、ＳｉＯ2 膜２５から成る側壁を周辺回路部１３のゲ
ート電極に形成するが、多結晶Ｓｉ膜２４はエッチバッ
クしない。
３をマスクにしたＲＩＥでＳｉＯ2膜２５をエッチバッ
クして、図３（ｅ）に示す様に、イメージ部１２でＳｉ
Ｏ2膜２５をゲート電極のパターンに加工すると同時
に、ＳｉＯ2 膜２５から成る側壁を周辺回路部１３のゲ
ート電極に形成するが、多結晶Ｓｉ膜２４はエッチバッ
クしない。
【００２４】次に、レジスト３３を除去した後、図４
（ａ）に示す様に、別のレジスト３４でイメージ部１２
の全体を覆い、多結晶Ｓｉ膜１６、ＳｉＯ2 膜２５、３
１、１４及びレジスト３４をマスクにした不純物のイオ
ン注入を行って、相対的に高濃度の不純物層２２を周辺
回路部１３に形成する。ここまでで、周辺回路部１３に
おけるＬＤＤ構造のトランジスタ２３が完成する。
（ａ）に示す様に、別のレジスト３４でイメージ部１２
の全体を覆い、多結晶Ｓｉ膜１６、ＳｉＯ2 膜２５、３
１、１４及びレジスト３４をマスクにした不純物のイオ
ン注入を行って、相対的に高濃度の不純物層２２を周辺
回路部１３に形成する。ここまでで、周辺回路部１３に
おけるＬＤＤ構造のトランジスタ２３が完成する。
【００２５】次に、再びレジスト３４をマスクにすると
共に多結晶Ｓｉ膜２４をストッパにしたエッチングで、
図４（ｂ）に示す様に、周辺回路部１３のゲート電極の
側壁として残っていたＳｉＯ2 膜２５を除去する。そし
て、レジスト３４を除去した後、ＳｉＯ2 膜２５をマス
クにすると共にＳｉＯ2 膜３１、１４、１５をストッパ
にして多結晶Ｓｉ膜２４をエッチングして、図４（ｃ）
に示す様に、多結晶Ｓｉ膜２４から成るゲート電極をイ
メージ部１２に形成すると同時に、周辺回路部１３から
多結晶Ｓｉ膜２４を除去する。
共に多結晶Ｓｉ膜２４をストッパにしたエッチングで、
図４（ｂ）に示す様に、周辺回路部１３のゲート電極の
側壁として残っていたＳｉＯ2 膜２５を除去する。そし
て、レジスト３４を除去した後、ＳｉＯ2 膜２５をマス
クにすると共にＳｉＯ2 膜３１、１４、１５をストッパ
にして多結晶Ｓｉ膜２４をエッチングして、図４（ｃ）
に示す様に、多結晶Ｓｉ膜２４から成るゲート電極をイ
メージ部１２に形成すると同時に、周辺回路部１３から
多結晶Ｓｉ膜２４を除去する。
【００２６】その後、別のレジスト（図示せず）で今度
は周辺回路部１３の全体を覆い、ＳｉＯ2 膜２５、１４
及び多結晶Ｓｉ膜２４をマスクにした不純物のイオン注
入を行って、不純物層２６をイメージ部１２に形成す
る。ここまでで、イメージ部１２におけるセンサ用のト
ランジスタ２７が完成する。なお、不純物層２６は不純
物層２２よりも先に形成してもよい。そして、図４
（ｄ）に示す様に、全面に層間絶縁膜３５を堆積させ、
更に従来公知の工程を実行して、増幅型の固体撮像素子
を完成させる。
は周辺回路部１３の全体を覆い、ＳｉＯ2 膜２５、１４
及び多結晶Ｓｉ膜２４をマスクにした不純物のイオン注
入を行って、不純物層２６をイメージ部１２に形成す
る。ここまでで、イメージ部１２におけるセンサ用のト
ランジスタ２７が完成する。なお、不純物層２６は不純
物層２２よりも先に形成してもよい。そして、図４
（ｄ）に示す様に、全面に層間絶縁膜３５を堆積させ、
更に従来公知の工程を実行して、増幅型の固体撮像素子
を完成させる。
【００２７】なお、以上の第２実施例では、ＳｉＯ2 膜
２５から成る側壁を周辺回路部１３のゲート電極に形成
する前に不純物層１７を形成しているが、ＳｉＯ2 膜２
５から成る側壁を周辺回路部１３のゲート電極から除去
した後に不純物層１７を形成することもできる。この様
にすると、熱処理を受ける時間が少なく、ゲート電極下
への不純物層１７の拡散が少なくて短チャネル効果が少
ないこと等のために、高性能なトランジスタ２３を得る
ことができる。
２５から成る側壁を周辺回路部１３のゲート電極に形成
する前に不純物層１７を形成しているが、ＳｉＯ2 膜２
５から成る側壁を周辺回路部１３のゲート電極から除去
した後に不純物層１７を形成することもできる。この様
にすると、熱処理を受ける時間が少なく、ゲート電極下
への不純物層１７の拡散が少なくて短チャネル効果が少
ないこと等のために、高性能なトランジスタ２３を得る
ことができる。
【００２８】
【発明の効果】請求項１の固体撮像素子の製造方法で
は、センサ用トランジスタのゲート電極上の絶縁膜と周
辺回路用トランジスタをＬＤＤ構造にするための側壁で
ある絶縁膜とを共用しているので、周辺回路用トランジ
スタがＬＤＤ構造である増幅型の固体撮像素子を少ない
工程で製造することができる。
は、センサ用トランジスタのゲート電極上の絶縁膜と周
辺回路用トランジスタをＬＤＤ構造にするための側壁で
ある絶縁膜とを共用しているので、周辺回路用トランジ
スタがＬＤＤ構造である増幅型の固体撮像素子を少ない
工程で製造することができる。
【００２９】請求項２の固体撮像素子の製造方法では、
周辺回路用トランジスタをＬＤＤ構造にするための側壁
を除去しておらず除去のための工程が不要であるので、
周辺回路用トランジスタがＬＤＤ構造である増幅型の固
体撮像素子を更に少ない工程で製造することができる。
周辺回路用トランジスタをＬＤＤ構造にするための側壁
を除去しておらず除去のための工程が不要であるので、
周辺回路用トランジスタがＬＤＤ構造である増幅型の固
体撮像素子を更に少ない工程で製造することができる。
【００３０】請求項３の固体撮像素子の製造方法では、
製造工程を増加させることなく、周辺回路用トランジス
タのゲート電極の側壁部から導電膜を除去しているの
で、側壁部へのホットキャリアの注入による相互コンダ
クタンスの経時的劣化が少なく、信頼性の高い固体撮像
素子を製造することができる。
製造工程を増加させることなく、周辺回路用トランジス
タのゲート電極の側壁部から導電膜を除去しているの
で、側壁部へのホットキャリアの注入による相互コンダ
クタンスの経時的劣化が少なく、信頼性の高い固体撮像
素子を製造することができる。
【図１】本願の発明の第１実施例の前半の工程を順次に
示す側断面図である。
示す側断面図である。
【図２】第１実施例の後半の工程を順次に示す側断面図
である。
である。
【図３】第２実施例の前半の工程を順次に示す側断面図
である。
である。
【図４】第２実施例の後半の工程を順次に示す側断面図
である。
である。
【図５】従来から考えられていた方法の工程を順次に示
す側断面図である。
す側断面図である。
１２ イメージ部 １３ 周辺回路部 １６ 多結晶Ｓｉ膜 １７ 不純物層 ２２ 不純物層 ２３ トランジスタ ２４ 多結晶Ｓｉ膜 ２５ ＳｉＯ2 膜 ２７ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−186873（ＪＰ，Ａ) 特開 平３−71665（ＪＰ，Ａ) 特開 昭64−89457（ＪＰ，Ａ) 特開 昭63−260167（ＪＰ，Ａ) 特開 昭61−84059（ＪＰ，Ａ) 特開 昭61−84858（ＪＰ，Ａ) 特開 昭63−93149（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/146
Claims (3)
- 【請求項１】 周辺回路用トランジスタのゲート電極を
半導体基板上に形成する工程と、 前記ゲート電極をマスクにして前記半導体基板中に不純
物を導入することによって、前記周辺回路用トランジス
タの相対的に低濃度の不純物層を形成する工程と、 前記ゲート電極を形成した後に、相対的に薄い導電膜と
相対的に厚い絶縁膜とを前記半導体基板上の全面に順次
に形成する工程と、 前記絶縁膜をセンサ用トランジスタのゲート電極のパタ
ーンに加工すると同時に、この絶縁膜で前記周辺回路用
トランジスタのゲート電極の側壁を形成する工程と、 前記周辺回路用トランジスタのゲート電極と前記側壁と
をマスクにして前記半導体基板中に不純物を導入するこ
とによって、この周辺回路用トランジスタの相対的に高
濃度の不純物層を形成する工程と、 前記導電膜で前記センサ用トランジスタのゲート電極を
形成する工程とを有する固体撮像素子の製造方法。 - 【請求項２】 前記側壁が残存している前記周辺回路用
トランジスタを形成する請求項１記載の固体撮像素子の
製造方法。 - 【請求項３】 前記相対的に高濃度の不純物層を形成し
た後に前記側壁を除去する工程と、 前記側壁を除去した後に、前記導電膜で前記センサ用ト
ランジスタのゲート電極を形成すると同時に、前記周辺
回路用トランジスタにおけるこの導電膜を除去する工程
とを有する請求項１記載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17251293A JP3239911B2 (ja) | 1993-06-18 | 1993-06-18 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17251293A JP3239911B2 (ja) | 1993-06-18 | 1993-06-18 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0778956A JPH0778956A (ja) | 1995-03-20 |
| JP3239911B2 true JP3239911B2 (ja) | 2001-12-17 |
Family
ID=15943336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17251293A Expired - Fee Related JP3239911B2 (ja) | 1993-06-18 | 1993-06-18 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239911B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748316B1 (ko) * | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| JP5110820B2 (ja) | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| JP4994747B2 (ja) * | 2006-08-31 | 2012-08-08 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP2012146989A (ja) * | 2012-02-20 | 2012-08-02 | Canon Inc | 光電変換装置及び撮像システム |
| JP5355740B2 (ja) * | 2012-04-02 | 2013-11-27 | キヤノン株式会社 | 光電変換装置の製造方法 |
-
1993
- 1993-06-18 JP JP17251293A patent/JP3239911B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0778956A (ja) | 1995-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6277683B1 (en) | Method of forming a sidewall spacer and a salicide blocking shape, using only one silicon nitride layer | |
| JP2934445B2 (ja) | 薄膜トランジスタの形成方法 | |
| JPH0485876A (ja) | 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法 | |
| JPS61212057A (ja) | Ｃｃｄの製造法 | |
| JP3239911B2 (ja) | 固体撮像素子の製造方法 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JPH07326736A (ja) | 半導体装置の製造方法及びｃｃｄ固体撮像素子の製造方法 | |
| JPH1041476A (ja) | 半導体装置の製造方法 | |
| JPH03227024A (ja) | 半導体装置の製造方法 | |
| JP2940034B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPH065757B2 (ja) | 半導体素子製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| JP2594121B2 (ja) | 半導体装置の製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JP3415360B2 (ja) | 半導体装置の製造方法 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3363675B2 (ja) | 半導体装置の製造方法 | |
| KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JPH05259446A (ja) | 半導体装置の製造方法 | |
| JPH07302891A (ja) | 固体撮像装置の製造方法 | |
| JPH03181136A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |