JP2683847B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2683847B2 JP2683847B2 JP2829791A JP2829791A JP2683847B2 JP 2683847 B2 JP2683847 B2 JP 2683847B2 JP 2829791 A JP2829791 A JP 2829791A JP 2829791 A JP2829791 A JP 2829791A JP 2683847 B2 JP2683847 B2 JP 2683847B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact portion
- sio
- photoresist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にＮ形の拡散層（ＰＳＧ層）を有する酸化膜
の選択エツチング時に生ずる拡散層のサイドエツチング
の防止方法に係る。
に関し、特にＮ形の拡散層（ＰＳＧ層）を有する酸化膜
の選択エツチング時に生ずる拡散層のサイドエツチング
の防止方法に係る。
【０００２】
【従来の技術】図２−Ａ〜Ｃに、従来の半導体装置の製
造方法において、ＰＳＧ層をＳｉＯ2膜の最上に燐拡散
工程にて形成した後、ＳｉＯ2膜のコンタクト部に選択
エツチングを行うまでの工程を示す。
造方法において、ＰＳＧ層をＳｉＯ2膜の最上に燐拡散
工程にて形成した後、ＳｉＯ2膜のコンタクト部に選択
エツチングを行うまでの工程を示す。
【０００３】図２において、１はシリコン基板、２はＳ
ｉＯ2膜、３はＰＳＧ層、４はホトレジスト膜である。
ｉＯ2膜、３はＰＳＧ層、４はホトレジスト膜である。
【０００４】図２の如く、ＳｉＯ2膜に選択エツチング
を行う場合、ＰＳＧ層の上に、公知の方法にてシリコン
基板上のＳｉＯ2膜の全面にホトレジストを塗布し、ホ
トリソグラフ技術によりホトレジスト膜を変質させ、現
像によつてパターンを形成した後、ウエツト方式による
ＳｉＯ2膜をエツチングしている。
を行う場合、ＰＳＧ層の上に、公知の方法にてシリコン
基板上のＳｉＯ2膜の全面にホトレジストを塗布し、ホ
トリソグラフ技術によりホトレジスト膜を変質させ、現
像によつてパターンを形成した後、ウエツト方式による
ＳｉＯ2膜をエツチングしている。
【０００５】
【発明が解決しようとする課題】ＳｉＯ2膜上に形成し
たＰＳＧ層（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌ
ａｓｓ層）は、ＳｉＯ2膜中の可動イオンをトラツプす
る効果があり、デバイス表面の安定化膜として必要不可
決なものである。
たＰＳＧ層（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌ
ａｓｓ層）は、ＳｉＯ2膜中の可動イオンをトラツプす
る効果があり、デバイス表面の安定化膜として必要不可
決なものである。
【０００６】しかしながら、このＰＳＧ層は、ＳｉＯ2
膜に燐（Ｐ）を含有した層であり、エツチング速度（以
下、エツチングレイトという）が通常のＳｉＯ2膜より
速い。このため、ホトレジスト膜４下のＰＳＧ層３にも
エツチングが進み、図２ーＣに示す様に、サイドエツチ
ングの進んだ状態となり、半導体装置の信頼性及び品質
の劣化を起こす原因となる。
膜に燐（Ｐ）を含有した層であり、エツチング速度（以
下、エツチングレイトという）が通常のＳｉＯ2膜より
速い。このため、ホトレジスト膜４下のＰＳＧ層３にも
エツチングが進み、図２ーＣに示す様に、サイドエツチ
ングの進んだ状態となり、半導体装置の信頼性及び品質
の劣化を起こす原因となる。
【０００７】本発明は、上記に鑑み、ＰＳＧ層のサイド
エツチングの発生を防止した半導体装置の信頼性及び品
質の向上を図り得る半導体装置の製造方法の提供を目的
とする。
エツチングの発生を防止した半導体装置の信頼性及び品
質の向上を図り得る半導体装置の製造方法の提供を目的
とする。
【０００８】
【課題を解決するための手段】本発明による課題解決手
段は、図１の如く、半導体基板１上に酸化膜２を形成
し、前記半導体基板１の電極用コンタクト部に対応する
箇所に予め第一ホトレジスト膜１０を形成した後、該第
一ホトレジスト膜１０の表面からＮ形の不純物をイオン
注入により拡散させて前記酸化膜２の電極用コンタクト
部に対応する箇所以外に拡散層３を形成し、その後前記
第一ホトレジスト膜１０を除去した後、前記拡散層３を
完全に被うよう第二ホトレジスト膜２０を形成して前記
酸化膜２の電極用コンタクト部に対応する箇所をエツチ
ング除去するものである。
段は、図１の如く、半導体基板１上に酸化膜２を形成
し、前記半導体基板１の電極用コンタクト部に対応する
箇所に予め第一ホトレジスト膜１０を形成した後、該第
一ホトレジスト膜１０の表面からＮ形の不純物をイオン
注入により拡散させて前記酸化膜２の電極用コンタクト
部に対応する箇所以外に拡散層３を形成し、その後前記
第一ホトレジスト膜１０を除去した後、前記拡散層３を
完全に被うよう第二ホトレジスト膜２０を形成して前記
酸化膜２の電極用コンタクト部に対応する箇所をエツチ
ング除去するものである。
【０００９】
【作用】上記課題解決手段において、予め半導体基板１
上の酸化膜２の電極用コンタクト部となる箇所を第一ホ
トレジスト膜１０にてマスクし、イオン注入法にて酸化
膜２の電極用コンタクト部となる以外の箇所にＮ形の拡
散層３を形成した後、第一ホトレジスト膜１０を除去
し、第二ホトレジスト膜２０にて拡散層３を完全に被う
ようマスクし、酸化膜２の電極用コンタクト部となる箇
所を選択的にエツチング除去することにより、エツチン
グする箇所は酸化膜２の電極用コンタクト部となる箇所
のみとなり、エツチングは第二ホトレジスト膜２０直下
の拡散層３まで進まない。
上の酸化膜２の電極用コンタクト部となる箇所を第一ホ
トレジスト膜１０にてマスクし、イオン注入法にて酸化
膜２の電極用コンタクト部となる以外の箇所にＮ形の拡
散層３を形成した後、第一ホトレジスト膜１０を除去
し、第二ホトレジスト膜２０にて拡散層３を完全に被う
ようマスクし、酸化膜２の電極用コンタクト部となる箇
所を選択的にエツチング除去することにより、エツチン
グする箇所は酸化膜２の電極用コンタクト部となる箇所
のみとなり、エツチングは第二ホトレジスト膜２０直下
の拡散層３まで進まない。
【００１０】したがつて、拡散層３のサイドエツチング
は生じず、半導体装置の信頼性、及び品質が向上する。
は生じず、半導体装置の信頼性、及び品質が向上する。
【００１１】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。
明する。
【００１２】図１−Ａ〜Ｃは本発明の一実施例に係る半
導体装置の製造方法において、ＰＳＧ層形成からＳｉＯ
2膜のコンタクト部のエツチングを行うまでの工程を示
す図である。
導体装置の製造方法において、ＰＳＧ層形成からＳｉＯ
2膜のコンタクト部のエツチングを行うまでの工程を示
す図である。
【００１３】
【００１４】ここで、上記半導体装置の製造方法につい
て詳述する。
て詳述する。
【００１５】まず、高温炉内に乾燥酸素または水蒸気を
通しておき、この雰囲気内にシリコン基板１を放置し
て、シリコン基板１の表面にＳｉＯ2膜２を形成する。
通しておき、この雰囲気内にシリコン基板１を放置し
て、シリコン基板１の表面にＳｉＯ2膜２を形成する。
【００１６】そして、ＳｉＯ2膜２の表面全体にホトレ
ジストを塗布し、これを十分に乾燥させた後、その上に
写真の乾板を重ね紫外線で露光し、現像によりホトレジ
ストを乾板のパターンにしたがつてはぎとり、ＳｉＯ2
膜２の電極用コンタクト部に対応する箇所に第一ホトレ
ジスト膜１０を形成する。
ジストを塗布し、これを十分に乾燥させた後、その上に
写真の乾板を重ね紫外線で露光し、現像によりホトレジ
ストを乾板のパターンにしたがつてはぎとり、ＳｉＯ2
膜２の電極用コンタクト部に対応する箇所に第一ホトレ
ジスト膜１０を形成する。
【００１７】その後、イオン注入法によりＳｉＯ2膜２
に燐（Ｐ）を打ち込む（この状態を図１−Ａに示す）。
に燐（Ｐ）を打ち込む（この状態を図１−Ａに示す）。
【００１８】これにより、必要な箇所のみ、すなわちＳ
ｉＯ2膜２のコンタクト部以外の上層部にＰＳＧ層３が
形成される。
ｉＯ2膜２のコンタクト部以外の上層部にＰＳＧ層３が
形成される。
【００１９】イオン注入法によるＰＳＧ層３の形成完了
後、第一ホトレジスト膜１０を薬品で洗い去つた後、ホ
トリソグラフ技術によりＳｉＯ2膜の電極用コンタクト
部に対応する箇所をエツチング除去するためのパターン
を形成する。すなわち、第一ホトレジスト膜１０を除去
し、再びホトレジストをＳｉＯ2膜２の表面全体に塗布
し、これを十分乾燥させた後、その上に写真の乾板を重
ね紫外線で露光し、現像によりホトレジストを乾板のパ
ターンにしたがつてはぎとり、ＰＳＧ層３を被うようＳ
ｉＯ2膜２のコンタクト部以外の箇所に第二ホトレジス
ト膜２０を形成する（この状態を図１−Ｂに示す）。
後、第一ホトレジスト膜１０を薬品で洗い去つた後、ホ
トリソグラフ技術によりＳｉＯ2膜の電極用コンタクト
部に対応する箇所をエツチング除去するためのパターン
を形成する。すなわち、第一ホトレジスト膜１０を除去
し、再びホトレジストをＳｉＯ2膜２の表面全体に塗布
し、これを十分乾燥させた後、その上に写真の乾板を重
ね紫外線で露光し、現像によりホトレジストを乾板のパ
ターンにしたがつてはぎとり、ＰＳＧ層３を被うようＳ
ｉＯ2膜２のコンタクト部以外の箇所に第二ホトレジス
ト膜２０を形成する（この状態を図１−Ｂに示す）。
【００２０】このとき、ＰＳＧ３層を被う第二ホトレジ
スト膜２０は、ＰＳＧ層３より幾分大きく、ＰＳＧ層３
を完全に被う構造とする。
スト膜２０は、ＰＳＧ層３より幾分大きく、ＰＳＧ層３
を完全に被う構造とする。
【００２１】次に、ウエツト方式により、所望のパター
ンにしたがつてＳｉＯ2膜２の電極用コンタクト部に対
応する箇所を選択的にエツチング除去する（この状態を
図１−Ｃに示す）。
ンにしたがつてＳｉＯ2膜２の電極用コンタクト部に対
応する箇所を選択的にエツチング除去する（この状態を
図１−Ｃに示す）。
【００２２】このとき、第二ホトレジスト膜２０は、Ｐ
ＳＧ層３より幾分大きい構造としているため、エツチン
グレイトの異なるＰＳＧ層３がＳｉＯ2膜２の電極用コ
ンタクト部に対応する箇所付近に存在せず、第二ホトレ
ジスト膜２０直下のＰＳＧ層３のエツチングは進まず、
ＰＳＧ層３のサイドエツチングは起こらない。
ＳＧ層３より幾分大きい構造としているため、エツチン
グレイトの異なるＰＳＧ層３がＳｉＯ2膜２の電極用コ
ンタクト部に対応する箇所付近に存在せず、第二ホトレ
ジスト膜２０直下のＰＳＧ層３のエツチングは進まず、
ＰＳＧ層３のサイドエツチングは起こらない。
【００２３】したがつて、半導体装置の信頼性、及び品
質が向上する。
質が向上する。
【００２４】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【００２５】
【発明の効果】以上の説明から明らかな通り、本発明に
よると、予め半導体基板上の酸化膜の電極用コンタクト
部となる箇所を第一ホトレジスト膜にてマスクし、イオ
ン注入により酸化膜の電極用コンタクト部となる箇所以
外にＮ形の拡散層を形成し、その後第一ホトレジスト膜
を除去した後、拡散層を完全に被うよう第二ホトレジス
ト膜にてマスクし、選択エツチング法にて酸化膜の電極
用コンタクト部となる箇所をエツチング除去することに
より、エツチングする箇所は酸化膜のコンタクト部とな
る箇所のみとなり、エツチングは第二ホトレジスト膜直
下の拡散層まで進まない。
よると、予め半導体基板上の酸化膜の電極用コンタクト
部となる箇所を第一ホトレジスト膜にてマスクし、イオ
ン注入により酸化膜の電極用コンタクト部となる箇所以
外にＮ形の拡散層を形成し、その後第一ホトレジスト膜
を除去した後、拡散層を完全に被うよう第二ホトレジス
ト膜にてマスクし、選択エツチング法にて酸化膜の電極
用コンタクト部となる箇所をエツチング除去することに
より、エツチングする箇所は酸化膜のコンタクト部とな
る箇所のみとなり、エツチングは第二ホトレジスト膜直
下の拡散層まで進まない。
【００２６】したがつて、従来発生していた拡散層のサ
イドエツチングが発生せず、半導体装置の信頼性、及び
品質が向上するといつた優れた効果がある。
イドエツチングが発生せず、半導体装置の信頼性、及び
品質が向上するといつた優れた効果がある。
【図１】図１−Ａ〜Ｃは本発明の一実施例に係る半導体
装置の製造方法において、ＰＳＧ層形成からＳｉＯ2膜
のコンタクト部のエツチングを行うまでの工程を示す図
である。
装置の製造方法において、ＰＳＧ層形成からＳｉＯ2膜
のコンタクト部のエツチングを行うまでの工程を示す図
である。
【図２】図２−Ａ〜Ｃは従来の半導体装置の製造方法に
おいて、ＰＳＧ層をＳｉＯ2膜の最上に燐拡散工程にて
形成した後、ＳｉＯ2膜のコンタクト部に選択エツチン
グを行うまでの工程を示す図である。
おいて、ＰＳＧ層をＳｉＯ2膜の最上に燐拡散工程にて
形成した後、ＳｉＯ2膜のコンタクト部に選択エツチン
グを行うまでの工程を示す図である。
１ シリコン基板 ２ ＳｉＯ2膜 ３ ＰＳＧ層 １０ 第一ホトレジスト膜 ２０ 第二ホトレジスト膜
Claims (1)
- 【請求項１】 半導体基板上に酸化膜を形成し、前記半
導体基板の電極用コンタクト部に対応する箇所に予め第
一ホトレジスト膜を形成した後、該第一ホトレジスト膜
の表面からＮ形の不純物をイオン注入により拡散させて
前記酸化膜の電極用コンタクト部に対応する箇所以外に
拡散層を形成し、その後前記第一ホトレジスト膜を除去
した後、前記拡散層を完全に被うよう第二ホトレジスト
膜を形成して前記酸化膜の電極用コンタクト部に対応す
る箇所をエツチング除去することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2829791A JP2683847B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2829791A JP2683847B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267334A JPH04267334A (ja) | 1992-09-22 |
| JP2683847B2 true JP2683847B2 (ja) | 1997-12-03 |
Family
ID=12244683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2829791A Expired - Fee Related JP2683847B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2683847B2 (ja) |
-
1991
- 1991-02-22 JP JP2829791A patent/JP2683847B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04267334A (ja) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2683847B2 (ja) | 半導体装置の製造方法 | |
| JPS62158328A (ja) | 細い導体デバイスの製造方法 | |
| KR19980077523A (ko) | 반도체 소자의 제조방법 | |
| KR100340867B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100272264B1 (ko) | 반도체 소자의 제조방법 | |
| KR100511907B1 (ko) | 반도체 소자의 제조방법 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| KR0167600B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR0179155B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100227189B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| KR100252892B1 (ko) | 반도체소자의 배선 형성방법 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPH0562965A (ja) | 半導体装置の製造方法 | |
| JPH0152900B2 (ja) | ||
| JPS63136531A (ja) | 半導体装置 | |
| JPH10256546A (ja) | サイドウォールスペーサの形成方法及び半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPS6288335A (ja) | 半導体装置における素子間分離方法 | |
| JPH02159041A (ja) | 半導体装置の製造方法 | |
| JPH06163450A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |