JPS6288335A - 半導体装置における素子間分離方法 - Google Patents
半導体装置における素子間分離方法Info
- Publication number
- JPS6288335A JPS6288335A JP23061385A JP23061385A JPS6288335A JP S6288335 A JPS6288335 A JP S6288335A JP 23061385 A JP23061385 A JP 23061385A JP 23061385 A JP23061385 A JP 23061385A JP S6288335 A JPS6288335 A JP S6288335A
- Authority
- JP
- Japan
- Prior art keywords
- side wall
- region
- silicon substrate
- photoresist layer
- mask material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法、特に例えばＭＯ８型半
導体装置において、各能動素子間を絶縁する素子間分離
方法の改良に関するものである。
導体装置において、各能動素子間を絶縁する素子間分離
方法の改良に関するものである。
〈従来の技術〉
例えば、シリコンを半導体として用いた半導体装置、特
にＭＯ８型半導体装置において、各能動素子を分離する
だめの素子分離方法としては、従来、第２図（ａ）〜（
ｊ）に示す方法が用いられている。
にＭＯ８型半導体装置において、各能動素子を分離する
だめの素子分離方法としては、従来、第２図（ａ）〜（
ｊ）に示す方法が用いられている。
即ち、まず第２図（ａ）に示すシリコン基板２１の表面
２２上に、熱酸化法によって酸化シリコン層２３を形成
させ、この酸化シリコン７１Ｊ２３（Ｄ上に化学的気相
成長法（ＣＶＤ法）によって窒化シリコン層２４を形成
し第２図（ｂ） Ｋ示す構造が得られる。次に写真蝕刻
法により窒化シリコン層２４上に所望のパターンのフォ
［・レジスト層２５を形成させ、第２図（ｃ）に示す構
造が得られる。次にこのフォトレジスト層２５をマスク
と１〜で窒化シリコン層２４をリアクチブ・イオン壷エ
ツチング法（ＲＩＥ法）によってエツチング処理し、第
２図（ｄ）に示すような構造とする。次いで第２図（ｅ
）に示すように、素子分離領域にフィールド反転防止の
ためにシリコン基板２１と同一導電型の不純物、例えば
ｐ形基板の場合は硼素イオンＢ＋をイオン注入して硼素
イオン注入層２６を形成させる。その後フォトレジスト
層２５を溶解し第２図ｒｆ）に示す構造を得る。次に得
られた基板を高温で長時間熱酸化処理することにより厚
い酸化膜２７を形成させて第２図（ｇ）に示す構造を得
る。この場合酸化膜２７は窒化シリコン層２４の下方１
で形成される。次に窒化シリコン層２４をＲＩＥ法によ
って除去し第２図（ｈ）に示す構造が得られる。次に弗
酸系の緩衝液に浸漬して厚い酸化膜２７の一部と薄い酸
化膜２３を除いて第２図（ｊ）に示す構造とする。
２２上に、熱酸化法によって酸化シリコン層２３を形成
させ、この酸化シリコン７１Ｊ２３（Ｄ上に化学的気相
成長法（ＣＶＤ法）によって窒化シリコン層２４を形成
し第２図（ｂ） Ｋ示す構造が得られる。次に写真蝕刻
法により窒化シリコン層２４上に所望のパターンのフォ
［・レジスト層２５を形成させ、第２図（ｃ）に示す構
造が得られる。次にこのフォトレジスト層２５をマスク
と１〜で窒化シリコン層２４をリアクチブ・イオン壷エ
ツチング法（ＲＩＥ法）によってエツチング処理し、第
２図（ｄ）に示すような構造とする。次いで第２図（ｅ
）に示すように、素子分離領域にフィールド反転防止の
ためにシリコン基板２１と同一導電型の不純物、例えば
ｐ形基板の場合は硼素イオンＢ＋をイオン注入して硼素
イオン注入層２６を形成させる。その後フォトレジスト
層２５を溶解し第２図ｒｆ）に示す構造を得る。次に得
られた基板を高温で長時間熱酸化処理することにより厚
い酸化膜２７を形成させて第２図（ｇ）に示す構造を得
る。この場合酸化膜２７は窒化シリコン層２４の下方１
で形成される。次に窒化シリコン層２４をＲＩＥ法によ
って除去し第２図（ｈ）に示す構造が得られる。次に弗
酸系の緩衝液に浸漬して厚い酸化膜２７の一部と薄い酸
化膜２３を除いて第２図（ｊ）に示す構造とする。
次弓で再度熱酸化処理して全面に酸化膜を形成させて第
２図（ｊ）に示すように厚い酸化膜２７で分離された素
子形成領域２８が形成される。次いでこのようにして得
られた素子形成領域２８上に所望の素子を形成させて半
導体装置が製造される。
２図（ｊ）に示すように厚い酸化膜２７で分離された素
子形成領域２８が形成される。次いでこのようにして得
られた素子形成領域２８上に所望の素子を形成させて半
導体装置が製造される。
〈発明が解決しようとする問題点〉
しかし上記の従来法では、第２図（ｇ）〜（ｊ）に示さ
れているように、素子形成領域２８はフォトレジスト層
２５でマスクされた面積よりも狭くなっているので、素
子を高密度化できなめ。丑だ、第２図（ｊ）に示すよう
に基板２１上に大きな段差が生じるため、素子形成領域
２８ にに配置する配線の断線や写真蝕刻法によるパタ
ーンの加工精度が低下しゃすい○更には、フィールド反
転防止のためにイオン注入さハた不純物が、その後の高
温熱酸化処理により素子形成領域２８に寸で拡散し、そ
の結果能動素子のしきい値電圧の制御が不可能になり、
半導体装置の動作不良を発生させるなどの欠点がある。
れているように、素子形成領域２８はフォトレジスト層
２５でマスクされた面積よりも狭くなっているので、素
子を高密度化できなめ。丑だ、第２図（ｊ）に示すよう
に基板２１上に大きな段差が生じるため、素子形成領域
２８ にに配置する配線の断線や写真蝕刻法によるパタ
ーンの加工精度が低下しゃすい○更には、フィールド反
転防止のためにイオン注入さハた不純物が、その後の高
温熱酸化処理により素子形成領域２８に寸で拡散し、そ
の結果能動素子のしきい値電圧の制御が不可能になり、
半導体装置の動作不良を発生させるなどの欠点がある。
この発明は上記のような問題点を改善するためになされ
たもので、絶縁性に優れ、平坦な構造を有する高密度の
半導体装置の素子分離方法を提供することを目的とする
ものである。
たもので、絶縁性に優れ、平坦な構造を有する高密度の
半導体装置の素子分離方法を提供することを目的とする
ものである。
〈問題点を解決するための手段〉
上記の目的を達成するため、本発明の半導体装置におけ
る素子間分離方法は、半導体基板の素子形成領域上に、
（ＩＩ！Ｉ壁部を有するマスク材を形成する工程と、上
記のマスク材を用いて上記の半導体基板の素子分離領域
をエツチングして、この半導体基板に傾斜を有する溝部
を形成する工程と、次いで上記のマスク材の側壁部のみ
を選択的に除去し、上記の溝部で四重れた上記の半導体
表面の素子形成領域表面の周辺部を露呈せしめる工程と
、次いで上記の側壁部を除去したマスク材を用いて上記
の半導体基板の素子分離領域及び素子形成領域表面の周
辺部にこの半導体基板と同一導電型の不純物をイオン注
入する工程と、次いで上記の側壁部を除去したマスク材
をエツチングした後、絶縁膜を形成し、平坦化法により
上記の素子分離領域と素子形成領域を平坦にする工程と
、しかる後に上記の素子形成領域に所望の素子を形成す
る工程とを備える」＝うに構成している。
る素子間分離方法は、半導体基板の素子形成領域上に、
（ＩＩ！Ｉ壁部を有するマスク材を形成する工程と、上
記のマスク材を用いて上記の半導体基板の素子分離領域
をエツチングして、この半導体基板に傾斜を有する溝部
を形成する工程と、次いで上記のマスク材の側壁部のみ
を選択的に除去し、上記の溝部で四重れた上記の半導体
表面の素子形成領域表面の周辺部を露呈せしめる工程と
、次いで上記の側壁部を除去したマスク材を用いて上記
の半導体基板の素子分離領域及び素子形成領域表面の周
辺部にこの半導体基板と同一導電型の不純物をイオン注
入する工程と、次いで上記の側壁部を除去したマスク材
をエツチングした後、絶縁膜を形成し、平坦化法により
上記の素子分離領域と素子形成領域を平坦にする工程と
、しかる後に上記の素子形成領域に所望の素子を形成す
る工程とを備える」＝うに構成している。
なおこの発明を適用できる半導体基板としては、シリコ
ン、ガリウム砒素、ガリウムアルミニウム砒素などの半
導体基板が挙げられる。
ン、ガリウム砒素、ガリウムアルミニウム砒素などの半
導体基板が挙げられる。
〈実施例〉
次に本発明を図面を参照して実施例によって説明するが
、本発明を限定するものではない。
、本発明を限定するものではない。
第１図（ａ）〜（ｈ）はそれぞれ、本発明の一実施例の
各工程を示したものである。
各工程を示したものである。
まず第１図（ａ）に示すように比抵抗２０Ω”ＱＭのＰ
形（１００）シリコン基板１の表面２−］−に通常の写
真蝕刻工程を行うことにより、所要のフォトレジスト層
３を形成し、次いで、波長が２５０ｎｍ以下の遠紫外光
照射を同図（ｂ）に示すように施す。
形（１００）シリコン基板１の表面２−］−に通常の写
真蝕刻工程を行うことにより、所要のフォトレジスト層
３を形成し、次いで、波長が２５０ｎｍ以下の遠紫外光
照射を同図（ｂ）に示すように施す。
次いで同図（ｃ）に示すように、フォトレジスト層４を
全面塗布し、次いで、反応性イオンエツチングを行うこ
とにより、同図（ｄ）に示すようＶｃ１１１１１Ｗ部５
を例えば０３μｍ幅形成する。
全面塗布し、次いで、反応性イオンエツチングを行うこ
とにより、同図（ｄ）に示すようＶｃ１１１１１Ｗ部５
を例えば０３μｍ幅形成する。
続いて、上記側壁部５を有するフォトレジスト３をマス
クとしてシリコン基板１を深さ０６μｍ横１ＪＬ７ｉ）
ｌで０２１ノ＋ｎ ｆｉｌ 、ｔｆｆ−反１．ト７、
すノ１イ副ンエノチ／ダ法によって」ノヂング１−２、
素子−分離領域６（（ｎ、’＋１旧を有する溝部を同図
（ｅ）のように形成する１、次い−ｒギンレン等の有機
溶剤に浸漬ｆ ／′、〕（二、ｌ−（・（下より、上記
側壁部５を選択的に除去し１．７１Ｊ：Ｉン屋板１の素
子１（ｅ Ｍ）：ｆｒ（ｉ域表面の周ｉｌ）部７を・露
Ｖさせ、同図（ｆ）に示−Ｊ−ようにり（台するフォ１
Ｎ・′）スト層３をマスクとしてシリコン基＆Ｉと同ス
、ｑ電ｊｌ；１．１の４く紳物である硼素１６を例えば
Ｉ Ｘ ］ Ｏ”ｔｗｒ ”稈ＩＪＩ （−ｄン注入す
る１、この特上ｄ［シ素子形成領域表面の周辺部７およ
び傾斜をイＪする溝部６には１１７７１人層８が同時に
形成さノする５゜ 次にプラズマエツチングをＭＩＩずことにより、１記フ
ォトｌ／シスト層３を・除去し２、次い−（゛同図（ｇ
） ＶＣ示すようにＣＶ■）／ＩＸ、によりシリ：１ン
酸化膜９を例λ−ば０７ノ７ｍ堆積する。
クとしてシリコン基板１を深さ０６μｍ横１ＪＬ７ｉ）
ｌで０２１ノ＋ｎ ｆｉｌ 、ｔｆｆ−反１．ト７、
すノ１イ副ンエノチ／ダ法によって」ノヂング１−２、
素子−分離領域６（（ｎ、’＋１旧を有する溝部を同図
（ｅ）のように形成する１、次い−ｒギンレン等の有機
溶剤に浸漬ｆ ／′、〕（二、ｌ−（・（下より、上記
側壁部５を選択的に除去し１．７１Ｊ：Ｉン屋板１の素
子１（ｅ Ｍ）：ｆｒ（ｉ域表面の周ｉｌ）部７を・露
Ｖさせ、同図（ｆ）に示−Ｊ−ようにり（台するフォ１
Ｎ・′）スト層３をマスクとしてシリコン基＆Ｉと同ス
、ｑ電ｊｌ；１．１の４く紳物である硼素１６を例えば
Ｉ Ｘ ］ Ｏ”ｔｗｒ ”稈ＩＪＩ （−ｄン注入す
る１、この特上ｄ［シ素子形成領域表面の周辺部７およ
び傾斜をイＪする溝部６には１１７７１人層８が同時に
形成さノする５゜ 次にプラズマエツチングをＭＩＩずことにより、１記フ
ォトｌ／シスト層３を・除去し２、次い−（゛同図（ｇ
） ＶＣ示すようにＣＶ■）／ＩＸ、によりシリ：１ン
酸化膜９を例λ−ば０７ノ７ｍ堆積する。
続いてエッチバック法などの−ｑｚ坦化処理を行い同図
（ｈ）のＪ：’５な構ｊＧを得る。
（ｈ）のＪ：’５な構ｊＧを得る。
次いで通常の工程により素子形成領域ＩＯに素子を形成
１゛ることにより半導体装置が完成するこｃ”、、
ｉ（−：ｌ る４゜ 尚、ｆｆ１ｌｉシ１（ｆ）で素−Ｊ’ｌ杉成領域周辺部
を露星して・イー４ン１′１人を行うｉ″ｊｉｊｊｉｊ
山ｄ部（・ζお（する寄生チャネルを防庄することにあ
る。
１゛ることにより半導体装置が完成するこｃ”、、
ｉ（−：ｌ る４゜ 尚、ｆｆ１ｌｉシ１（ｆ）で素−Ｊ’ｌ杉成領域周辺部
を露星して・イー４ン１′１人を行うｉ″ｊｉｊｊｉｊ
山ｄ部（・ζお（する寄生チャネルを防庄することにあ
る。
上記の方法によｈは素子Ｊｆり成領域が狭くならないた
め、素子の高密度化か１７丁能Ｊ−４、る。さらに、マ
スク？４の側壁を利用すること（・ｒよ１つ、素子形成
領域表面の周辺部１に素イ分離領域に同時に１」ン汀入
が可能であり、素子分離領域の溝部の反転時１１および
溝側壁部の寄ｌ−１−チャネ１９を防１ヒすることか■
１能である。さらに、平、１Ｈな構造を実現できるため
、配線の断線防子−や写真蝕刻法による高精度ＩＪｔ＋
、、Ｉがｒｉｌ能であるＣ、さらには、素子分離領域
の形成に高温で長時間の熱酸化処理１１’、！がｔ要な
／′ｒｃめ、工程の簡略化とともに、フィールド反転時
［１，のための不純物の拡散を防止でき、能動素子のし
きい値電圧の制御が可？ｔｆ’（となり良好な半導体装
置を実現できる等多くの利点を有する。さらにＮチャネ
ルＭＯ８）ランジスタに限らず各種の半導体装置に適用
できるのは勿論のことである。、〈発明の効果５ 以上のように本発明の方ｌノζは次のような利点を、イ
ｊする。
め、素子の高密度化か１７丁能Ｊ−４、る。さらに、マ
スク？４の側壁を利用すること（・ｒよ１つ、素子形成
領域表面の周辺部１に素イ分離領域に同時に１」ン汀入
が可能であり、素子分離領域の溝部の反転時１１および
溝側壁部の寄ｌ−１−チャネ１９を防１ヒすることか■
１能である。さらに、平、１Ｈな構造を実現できるため
、配線の断線防子−や写真蝕刻法による高精度ＩＪｔ＋
、、Ｉがｒｉｌ能であるＣ、さらには、素子分離領域
の形成に高温で長時間の熱酸化処理１１’、！がｔ要な
／′ｒｃめ、工程の簡略化とともに、フィールド反転時
［１，のための不純物の拡散を防止でき、能動素子のし
きい値電圧の制御が可？ｔｆ’（となり良好な半導体装
置を実現できる等多くの利点を有する。さらにＮチャネ
ルＭＯ８）ランジスタに限らず各種の半導体装置に適用
できるのは勿論のことである。、〈発明の効果５ 以上のように本発明の方ｌノζは次のような利点を、イ
ｊする。
（ｉ） 素子形成領域が従来のように狭くならないの
で素子を高密度化できる。
で素子を高密度化できる。
（ｊｉ） マスク材の側壁を利Ｉｌｌすることに」：
す、素子形成領域表面の周辺部と素子分離領域に同時に
イオン注入が可能であり、その結呆素子分ＨＬ領域の溝
部の反転時ＩＦ及び溝側壁部の寄生チャネルの防止台−
行うことができる。
す、素子形成領域表面の周辺部と素子分離領域に同時に
イオン注入が可能であり、その結呆素子分ＨＬ領域の溝
部の反転時ＩＦ及び溝側壁部の寄生チャネルの防止台−
行うことができる。
（ｉｉｉ） ”１７−坦な構造を実現できるので、配
線の断線防止や写真蝕刻法による高梢勇゛加「ができる
、。
線の断線防止や写真蝕刻法による高梢勇゛加「ができる
、。
（ｉｖ）素ｒ分離領域の形成ｅζ高温で長時間の熱酸化
処理７［程がｆ要なため、］゛桿の簡略化とともに、フ
ィールド反転防止のだ、１１７）の不純物の拡散を防止
できて能動素子のしきい価電圧の制御が可能となり良好
な半導体層を装置を製造″Ｊ′ることかできる。
処理７［程がｆ要なため、］゛桿の簡略化とともに、フ
ィールド反転防止のだ、１１７）の不純物の拡散を防止
できて能動素子のしきい価電圧の制御が可能となり良好
な半導体層を装置を製造″Ｊ′ることかできる。
第１図（ａ、）乃至（ｈ） ？；支子れぞｈ本発明の方
法の一実施例り示すＴ稈５（Ｐ、同図、第２図（ａ）乃
至（ｊ）は＋ｈぞｉｔ従来ノ）法を２１−１す丁稈説明
図である。 １ シリコン基板、２・・７リコン基板表＋ｒｉｉ、３
・・フォトレジスト層、５ ・側壁部、６・・４ｆ分離
領域、７・・素子１Ｆ成領域表面周辺部、８・・−ｆ
Ａン注入層、１０・・素子形成領域３、 代理人 弁Ｊ′ｌ１ＩＩτ 福 −Ｌ 愛 彦（他２名
）・−ん
起「
↑第２図
法の一実施例り示すＴ稈５（Ｐ、同図、第２図（ａ）乃
至（ｊ）は＋ｈぞｉｔ従来ノ）法を２１−１す丁稈説明
図である。 １ シリコン基板、２・・７リコン基板表＋ｒｉｉ、３
・・フォトレジスト層、５ ・側壁部、６・・４ｆ分離
領域、７・・素子１Ｆ成領域表面周辺部、８・・−ｆ
Ａン注入層、１０・・素子形成領域３、 代理人 弁Ｊ′ｌ１ＩＩτ 福 −Ｌ 愛 彦（他２名
）・−ん
起「
↑第２図
Claims (1)
- 【特許請求の範囲】 １、半導体基板の素子形成領域上に側壁部を有するマス
ク材を形成する工程と、 上記マスク材を用い上記半導体基板の素子分離領域をエ
ッチングして該半導体基板に傾斜を有する溝部を形成す
る工程と、 次いで上記マスク材の側壁部のみを選択的に除去し上記
溝部で囲まれた上記半導体表面の素子形成領域表面の周
辺部を露呈せしめる工程と、次いで上記側壁部を除去し
たマスク材を用い上記半導体基板の素子分離領域及び素
子形成領域表面の周辺部に該半導体基板と同一導電型の
不純物をイオン注入する工程と、 次いで上記側壁部を除去したマスク材をエッチングした
後、絶縁膜を形成し、平坦化法により上記素子分離領域
と素子形成領域を平坦にする工程と、 しかるのち上記素子形成領域に所望の素子を形成する工
程と を具備したことを特徴とする半導体装置における素子間
分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23061385A JPS6288335A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置における素子間分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23061385A JPS6288335A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置における素子間分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6288335A true JPS6288335A (ja) | 1987-04-22 |
Family
ID=16910505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23061385A Pending JPS6288335A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置における素子間分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529881U (ja) * | 1991-09-30 | 1993-04-20 | マツダ株式会社 | 自動車の前部車体構造 |
-
1985
- 1985-10-14 JP JP23061385A patent/JPS6288335A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529881U (ja) * | 1991-09-30 | 1993-04-20 | マツダ株式会社 | 自動車の前部車体構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| JPS59217364A (ja) | 半導体装置の製法 | |
| JPS6288335A (ja) | 半導体装置における素子間分離方法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JPH10284479A (ja) | 半導体集積回路の製造方法 | |
| JPS6115579B2 (ja) | ||
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| JPS6139748B2 (ja) | ||
| KR960015848A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JPH0467648A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JP2683847B2 (ja) | 半導体装置の製造方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPS63240068A (ja) | 半導体装置の製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS59181553A (ja) | 半導体装置の製法 | |
| JPH01123471A (ja) | 半導体装置の製造方法 | |
| JPH0474452A (ja) | 半導体装置の製造方法 | |
| JPH04213836A (ja) | 半導体装置の製造方法 | |
| JPH0453153A (ja) | 素子分離領域の製造方法 |