JPS58197728A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58197728A JPS58197728A JP7943182A JP7943182A JPS58197728A JP S58197728 A JPS58197728 A JP S58197728A JP 7943182 A JP7943182 A JP 7943182A JP 7943182 A JP7943182 A JP 7943182A JP S58197728 A JPS58197728 A JP S58197728A
- Authority
- JP
- Japan
- Prior art keywords
- region
- opening
- mask layer
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011505 plaster Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007447 staining method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に関する。
従来、半導体装置の製造方法には、半導体基板の所定領
域に酸化膜等を介して所望の不純物をイオン注入する工
程が含まれている。このイオン注入される領域祉、所望
データに基づくマスクパターンに対応したレノスト膜を
半導体基板上に形成することによって決定されている。
域に酸化膜等を介して所望の不純物をイオン注入する工
程が含まれている。このイオン注入される領域祉、所望
データに基づくマスクパターンに対応したレノスト膜を
半導体基板上に形成することによって決定されている。
このようなレジスト膜を利用した所定領域への不純物の
イオン注入操作は、半導体装置の製造ｒ機中に多数回必
要とする、このため各工程での・奢ターン名称をイオン
注入処理後に知る必要がある。、シかしながら、イオン
注入後にレジスト膜を除去するとイオン注入された領域
とその他の領域を顕微鏡郷で直接観察しても区別できな
い、このため、半導体基板の裏面等に形成されたウェハ
番号ごとに、どのようなイオン注入処理が施された半導
体基板かを判別していた。
イオン注入操作は、半導体装置の製造ｒ機中に多数回必
要とする、このため各工程での・奢ターン名称をイオン
注入処理後に知る必要がある。、シかしながら、イオン
注入後にレジスト膜を除去するとイオン注入された領域
とその他の領域を顕微鏡郷で直接観察しても区別できな
い、このため、半導体基板の裏面等に形成されたウェハ
番号ごとに、どのようなイオン注入処理が施された半導
体基板かを判別していた。
しかしながら、このようなウェハ番号を目印にして管理
するものでは、半導体基板に欠けなどの損傷が発生して
ウェハ番号が除去されると、もはや半導体基板管特定で
きない問題があった。
するものでは、半導体基板に欠けなどの損傷が発生して
ウェハ番号が除去されると、もはや半導体基板管特定で
きない問題があった。
このため、イオン注入処理後の領域を化学的に検査する
所謂ステイニング法により、半導体基板を特定すること
も行われている。しかしながら、このような化学的手段
によるものでは、非常に多くの手間を要すると共に、イ
オン注入され九不純物の製炭が低い場合には、もはや注
入され九領域の形状を特定できない欠点が６つえ。
所謂ステイニング法により、半導体基板を特定すること
も行われている。しかしながら、このような化学的手段
によるものでは、非常に多くの手間を要すると共に、イ
オン注入され九不純物の製炭が低い場合には、もはや注
入され九領域の形状を特定できない欠点が６つえ。
本発明は、イオン注入された領域の特定をレジスト膜の
除去後にも容易に行うことができ、しかも、イオン注入
された基板を含むウェハの損傷に左右されずに行うこと
ができる半導体装置の製造方法を提供するものである。
除去後にも容易に行うことができ、しかも、イオン注入
された基板を含むウェハの損傷に左右されずに行うこと
ができる半導体装置の製造方法を提供するものである。
７〔発明の概要〕
本発明は、半導体基板上にレジスト膜を２段積層してイ
オン注入処理後に、マスク・量メーン名称を半導体基板
上に形成するようにし、レノスト膜の除去後に４容易に
１ しかも、イオン注入された基板を含むウェハの損傷
に左右されずにイオン注入領域を特定することができる
半導体装置の製造方法である。
オン注入処理後に、マスク・量メーン名称を半導体基板
上に形成するようにし、レノスト膜の除去後に４容易に
１ しかも、イオン注入された基板を含むウェハの損傷
に左右されずにイオン注入領域を特定することができる
半導体装置の製造方法である。
第１Ｉ！３乃盈第４図を参照して本発明に係る半導体装
置の製造方法について説明する。
置の製造方法について説明する。
先ず、第１図に示す如く半導体基板１表面に酸化シリコ
ン膜の如き絶縁膜２を形成する。この絶縁１１ｚ上に例
えばフォトレノスト膜からなる第１マスク層３を形成す
る。このマスク層３には、素子領域４及び・ヤターン目
印領域５に大々対応する第１開孔３ａ及び第２開孔３ｂ
が写真蝕刻法により形成される。そして、上記第１開孔
３ａから露出する絶縁膜２を通して半導体基板Ｉの素子
領域４の表層に不純物イオンを注入し、素子領域４の一
部を構成する不純物層６を形成する。もちろん仁のとき
、第２開孔３ｂを通じてイオン注入が行なわれ他の不純
物層７が形成されるが、素子機能としては意味がなく、
ｉ九素子領域４に対して何ら支障を及ばずものでもない
。次に第２図に示す如く、上記素子領域４上を途中の処
理工程の影響から保護するように例えばフォトレジスト
膜からなる第２マスク層８を形成する。この第２マスク
層８は上記素子−域４上の絶縁膜２及び第１−マスク層
３を被っているが、上記第１ｗスフ層３の第２開孔１ｂ
に重なる第３開孔８ｂが写真蝕刻法により形成される。
ン膜の如き絶縁膜２を形成する。この絶縁１１ｚ上に例
えばフォトレノスト膜からなる第１マスク層３を形成す
る。このマスク層３には、素子領域４及び・ヤターン目
印領域５に大々対応する第１開孔３ａ及び第２開孔３ｂ
が写真蝕刻法により形成される。そして、上記第１開孔
３ａから露出する絶縁膜２を通して半導体基板Ｉの素子
領域４の表層に不純物イオンを注入し、素子領域４の一
部を構成する不純物層６を形成する。もちろん仁のとき
、第２開孔３ｂを通じてイオン注入が行なわれ他の不純
物層７が形成されるが、素子機能としては意味がなく、
ｉ九素子領域４に対して何ら支障を及ばずものでもない
。次に第２図に示す如く、上記素子領域４上を途中の処
理工程の影響から保護するように例えばフォトレジスト
膜からなる第２マスク層８を形成する。この第２マスク
層８は上記素子−域４上の絶縁膜２及び第１−マスク層
３を被っているが、上記第１ｗスフ層３の第２開孔１ｂ
に重なる第３開孔８ｂが写真蝕刻法により形成される。
そこで第３１１に示すように重なり合う上記第２開孔３
ｂ及び第３開孔８ｂ内に露出する絶縁膜２０表面をエツ
チング除去することにより・譬ターン目印９を形成する
。この・ナターン目印９は特定の模様をもって形成して
もよいし、その半導体装置としての製品蚕番または名な
どの文字をもって形成してもよい。その後素子形成の種
々の工程が追加されるに幽り、第４図に示すように上記
第１及び第２Ｙスク層が除去されるが、上記絶縁膜２に
はノリーン目印−が残される。従って以後は、このΔタ
ーン目印９を確認しなから稜工程を継続し、半導体装置
を完成する。
ｂ及び第３開孔８ｂ内に露出する絶縁膜２０表面をエツ
チング除去することにより・譬ターン目印９を形成する
。この・ナターン目印９は特定の模様をもって形成して
もよいし、その半導体装置としての製品蚕番または名な
どの文字をもって形成してもよい。その後素子形成の種
々の工程が追加されるに幽り、第４図に示すように上記
第１及び第２Ｙスク層が除去されるが、上記絶縁膜２に
はノリーン目印−が残される。従って以後は、このΔタ
ーン目印９を確認しなから稜工程を継続し、半導体装置
を完成する。
このようＫこの半導体装置の製造方法によれば、イオン
注入され九不純物層６を特定する・ｆターン目印りが半
導体基板１上の絶縁膜２に形成されているので、これを
顕微鏡等で観察して不純物層６を容易に特定することが
できる。また、・リーンＩ印ｔが絶縁膜２上に残存して
いるので、この半導体装置を含むウェハの裏向等に形成
されたウェハ番号が、ウェハの破損等によって削除され
てもイオン注入された不純物層−の特定を容易にするこ
とができる。
注入され九不純物層６を特定する・ｆターン目印りが半
導体基板１上の絶縁膜２に形成されているので、これを
顕微鏡等で観察して不純物層６を容易に特定することが
できる。また、・リーンＩ印ｔが絶縁膜２上に残存して
いるので、この半導体装置を含むウェハの裏向等に形成
されたウェハ番号が、ウェハの破損等によって削除され
てもイオン注入された不純物層−の特定を容易にするこ
とができる。
以上説明しえ如く、本発明に係る半導体装置の製造方法
によれば、半導体基板上に・膏ターン目印を残存させる
ことができるので、イオン注入された領域の特定をレノ
スト膜の除去後にも容Ｊ＆に行うことができ、しかも、
イオン注入され九基板を含むウェハの損傷に左右されず
に行うことができる等顕著な効果を奏するものである１
゜
によれば、半導体基板上に・膏ターン目印を残存させる
ことができるので、イオン注入された領域の特定をレノ
スト膜の除去後にも容Ｊ＆に行うことができ、しかも、
イオン注入され九基板を含むウェハの損傷に左右されず
に行うことができる等顕著な効果を奏するものである１
゜
【図面の簡単な説明】
第１図乃至第４１１は、本発明の実施例を工程順に示す
説ＷＡＥである。 １・・・半導体基板、２・・・絶縁膜、３・・・マスク
層、ｊｉ・・・第１開孔、５１１Ｉ・・・第２開孔、４
・・・素子領域、５・・・ノリーン目印領域、６・・・
不純物層、１・・・不純物層、１・・・１ｓ２マスク層
、８ｂ・・・第３開孔、ｅ−・・ノ臂ターン目印。
説ＷＡＥである。 １・・・半導体基板、２・・・絶縁膜、３・・・マスク
層、ｊｉ・・・第１開孔、５１１Ｉ・・・第２開孔、４
・・・素子領域、５・・・ノリーン目印領域、６・・・
不純物層、１・・・不純物層、１・・・１ｓ２マスク層
、８ｂ・・・第３開孔、ｅ−・・ノ臂ターン目印。
Claims (1)
- 半導体基板表両の絶縁膜上に、素子領域及びＩリーン目
印領域に夫々対応する開口をもつ九＠１マスク層を形成
する工程と、上記開孔を通じて半導体基板の表層に不純
物を導入する工程と、上記素子領域上を被い、上記・ダ
ターン目印領域に対応する開孔をもりえ第２マスク層を
形成する工１と、上記ｊｌｌＩｌ及び１１１２１２２層
の重ね合つ良問孔から露出する絶縁膜表面をエツチング
除去して・ぐターン目印を形成する工程とを具備して成
る半導体装置の製造方法、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7943182A JPS58197728A (ja) | 1982-05-12 | 1982-05-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7943182A JPS58197728A (ja) | 1982-05-12 | 1982-05-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197728A true JPS58197728A (ja) | 1983-11-17 |
Family
ID=13689684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7943182A Pending JPS58197728A (ja) | 1982-05-12 | 1982-05-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197728A (ja) |
-
1982
- 1982-05-12 JP JP7943182A patent/JPS58197728A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3699646A (en) | Integrated circuit structure and method for making integrated circuit structure | |
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| US3542551A (en) | Method of etching patterns into solid state devices | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS58197728A (ja) | 半導体装置の製造方法 | |
| JP2819302B2 (ja) | 半導体装置の製造方法 | |
| US5990540A (en) | Semiconductor device and method for manufacturing the same | |
| JP2004214670A (ja) | 半導体素子のキー整列方法 | |
| JP3331798B2 (ja) | 不純物層の分離領域形成方法 | |
| JPH07321015A (ja) | 半導体装置の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| WO2004082000A1 (en) | Method for forming pattern in semi-conductor device | |
| JPH0613459A (ja) | 素子分離方法及び半導体装置 | |
| JP3607022B2 (ja) | 半導体装置の製造方法 | |
| JP2841417B2 (ja) | マスクの形成方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN117979704A (zh) | 一种半导体集成器件的制造方法 | |
| JPS59134868A (ja) | 半導体装置の製造方法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JP2000012528A (ja) | 段差部を覆う膜のエッチング方法 |