JP2819302B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2819302B2 JP2819302B2 JP1104739A JP10473989A JP2819302B2 JP 2819302 B2 JP2819302 B2 JP 2819302B2 JP 1104739 A JP1104739 A JP 1104739A JP 10473989 A JP10473989 A JP 10473989A JP 2819302 B2 JP2819302 B2 JP 2819302B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- thickness
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 単一の半導体チップ上に第１の厚さのゲート絶縁膜を
有する第１の半導体素子と第１の厚さより厚いゲート絶
縁膜を有する第２の半導体素子とを形成する半導体装置
の製造方法の改良、特に、しきい値電圧を制御するイオ
ン注入方法の改良に関し、 しきい値電圧を制御するための不純物イオン注入に使
用するマスク数を減少し、工程数を低減して経済的利益
とスループットとを向上するように改良することを目的
とし、 チャンネル形成領域にイオン注入をなして、第１の厚
さのゲート絶縁膜を有する第１の半導体素子の、前記の
第１の厚さより厚いゲート絶縁膜を有する第２の半導体
素子とを有する半導体装置の製造方法において、前記の
第１および第２の半導体素子のチャンネル領域となるべ
き部分に不純物を導入するに際し、前記の第１の半導体
素子のゲート絶縁膜をおおい、かつ、前記の第２の半導
体素子のゲート絶縁膜を露出するように形成されたマス
クを介して前記の第２の半導体素子のチャンネル領域と
なるべき部分に不純物を導入する工程と、前記の第１お
よび第２の半導体素子のチャンネル領域となるべき部分
に、同時に不純物を導入する工程とを含む半導体装置の
製造方法をもって構成される。
有する第１の半導体素子と第１の厚さより厚いゲート絶
縁膜を有する第２の半導体素子とを形成する半導体装置
の製造方法の改良、特に、しきい値電圧を制御するイオ
ン注入方法の改良に関し、 しきい値電圧を制御するための不純物イオン注入に使
用するマスク数を減少し、工程数を低減して経済的利益
とスループットとを向上するように改良することを目的
とし、 チャンネル形成領域にイオン注入をなして、第１の厚
さのゲート絶縁膜を有する第１の半導体素子の、前記の
第１の厚さより厚いゲート絶縁膜を有する第２の半導体
素子とを有する半導体装置の製造方法において、前記の
第１および第２の半導体素子のチャンネル領域となるべ
き部分に不純物を導入するに際し、前記の第１の半導体
素子のゲート絶縁膜をおおい、かつ、前記の第２の半導
体素子のゲート絶縁膜を露出するように形成されたマス
クを介して前記の第２の半導体素子のチャンネル領域と
なるべき部分に不純物を導入する工程と、前記の第１お
よび第２の半導体素子のチャンネル領域となるべき部分
に、同時に不純物を導入する工程とを含む半導体装置の
製造方法をもって構成される。
本発明は、単一の半導体チップ上に第１の厚さのゲー
ト絶縁膜を有する第１の半導体素子と第１の厚さより厚
いゲート絶縁膜を有する第２の半導体素子とを形成する
半導体装置の製造方法の改良、特に、しきい値電圧を制
御するイオン注入方法の改良に関する。
ト絶縁膜を有する第１の半導体素子と第１の厚さより厚
いゲート絶縁膜を有する第２の半導体素子とを形成する
半導体装置の製造方法の改良、特に、しきい値電圧を制
御するイオン注入方法の改良に関する。
第１の厚さのゲート絶縁膜を有する第１の半導体素子
と第１の厚さより厚いゲート絶縁膜を有する第２の半導
体素子とを単一の半導体チップ上に形成する半導体装置
の製造方法において、しきい値電圧を制御するための従
来のイオン注入方法について以下に説明する。
と第１の厚さより厚いゲート絶縁膜を有する第２の半導
体素子とを単一の半導体チップ上に形成する半導体装置
の製造方法において、しきい値電圧を制御するための従
来のイオン注入方法について以下に説明する。
第８図参照 第８図は、半導体層１に周知の方法を使用してフィー
ルド絶縁膜２が形成され、第１の厚さのゲート絶縁膜を
有する第１の半導体素子形成領域11に第１の厚さのゲー
ト絶縁膜５が形成され、第１の厚さより厚いゲート絶縁
膜を有する第２の半導体素子形成領域12に第１の厚さよ
り厚いゲート絶縁膜３が形成された状態を示す。
ルド絶縁膜２が形成され、第１の厚さのゲート絶縁膜を
有する第１の半導体素子形成領域11に第１の厚さのゲー
ト絶縁膜５が形成され、第１の厚さより厚いゲート絶縁
膜を有する第２の半導体素子形成領域12に第１の厚さよ
り厚いゲート絶縁膜３が形成された状態を示す。
第９図参照 レジスト膜を形成し、第１の半導体素子形成領域11に
開口を有するマスクを使用して露光・現像し、第１の半
導体素子形成領域11を除く領域にレジスト膜７を形成
し、不純物をイオン注入して第１の厚さのゲート絶縁膜
を有する第１の半導体素子のしきい値電圧を制御する。
開口を有するマスクを使用して露光・現像し、第１の半
導体素子形成領域11を除く領域にレジスト膜７を形成
し、不純物をイオン注入して第１の厚さのゲート絶縁膜
を有する第１の半導体素子のしきい値電圧を制御する。
第10図参照 レジスト膜７を除去し、新たにレジスト膜を形成し、
第２の半導体素子形成領域12に開口を有するマスクを使
用して露光・現像し、第２の半導体素子形成領域12を除
く領域にレジスト膜６を形成し、不純物をイオン注入し
て第１の厚さより厚いゲート絶縁膜を有する第２の半導
体素子のしきい値電圧を制御し、レジスト膜６を除去す
る。
第２の半導体素子形成領域12に開口を有するマスクを使
用して露光・現像し、第２の半導体素子形成領域12を除
く領域にレジスト膜６を形成し、不純物をイオン注入し
て第１の厚さより厚いゲート絶縁膜を有する第２の半導
体素子のしきい値電圧を制御し、レジスト膜６を除去す
る。
なお、しきい値電圧制御工程の順序を逆にし、第１の
厚さより厚いゲート絶縁膜を有する第２の半導体素子の
しきい値電圧制御を先に実行してもよい。
厚さより厚いゲート絶縁膜を有する第２の半導体素子の
しきい値電圧制御を先に実行してもよい。
第１の厚さのゲート絶縁膜を有する第１の半導体素子
のしきい値電圧制御と第１の厚さより厚いゲート絶縁膜
を有する第２の半導体素子のしきい値電圧制御とに、そ
れぞれ異なるマスクを使用しなければならないため、経
済的負担が大きくなるとゝもに、それにともなうレジス
トの塗布・露光・現像・レジストの除去の工程が必要に
なり、スループットが低下する。
のしきい値電圧制御と第１の厚さより厚いゲート絶縁膜
を有する第２の半導体素子のしきい値電圧制御とに、そ
れぞれ異なるマスクを使用しなければならないため、経
済的負担が大きくなるとゝもに、それにともなうレジス
トの塗布・露光・現像・レジストの除去の工程が必要に
なり、スループットが低下する。
本発明の目的は、これらの欠点を解消することにあ
り、第１の厚さのゲート絶縁膜を有する第１の半導体素
子と第１の厚さより厚いゲート絶縁膜を有する第２の半
導体素子とを単一の半導体チップ上に形成する半導体装
置の製造方法において、しきい値電圧を制御するための
不純物イオン注入工程に使用するマスク数を減少し、工
程数を低減して経済的利益とスループットとを向上する
ように改良することにある。
り、第１の厚さのゲート絶縁膜を有する第１の半導体素
子と第１の厚さより厚いゲート絶縁膜を有する第２の半
導体素子とを単一の半導体チップ上に形成する半導体装
置の製造方法において、しきい値電圧を制御するための
不純物イオン注入工程に使用するマスク数を減少し、工
程数を低減して経済的利益とスループットとを向上する
ように改良することにある。
上記の目的は、チャンネル形成領域にイオン注入をな
して、第１の厚さのゲート絶縁膜を有する第１の半導体
素子と、前記の第１の厚さより厚いゲート絶縁膜を有す
る第２の半導体素子とを有する半導体装置の製造方法に
おいて、前記の第１および第２の半導体素子のチャンネ
ル領域となるべき部分に不純物を導入するに際し、前記
の第１の半導体素子のゲート絶縁膜を覆い、かつ、前記
の第２の半導体素子のゲート絶縁膜を露出するように形
成されたマスクを介して前記の第２の半導体素子のチャ
ンネル領域となるべき部分に不純物を導入する工程と、
前記の第１の半導体素子のチャンネル領域となるべき部
分のみに不純物が導入されるようにイオン種とその加速
電圧とを選び、前記の第１および第２の半導体素子のゲ
ート絶縁膜に、同時にイオンを注入する工程とを含む半
導体装置の製造方法によって達成される。
して、第１の厚さのゲート絶縁膜を有する第１の半導体
素子と、前記の第１の厚さより厚いゲート絶縁膜を有す
る第２の半導体素子とを有する半導体装置の製造方法に
おいて、前記の第１および第２の半導体素子のチャンネ
ル領域となるべき部分に不純物を導入するに際し、前記
の第１の半導体素子のゲート絶縁膜を覆い、かつ、前記
の第２の半導体素子のゲート絶縁膜を露出するように形
成されたマスクを介して前記の第２の半導体素子のチャ
ンネル領域となるべき部分に不純物を導入する工程と、
前記の第１の半導体素子のチャンネル領域となるべき部
分のみに不純物が導入されるようにイオン種とその加速
電圧とを選び、前記の第１および第２の半導体素子のゲ
ート絶縁膜に、同時にイオンを注入する工程とを含む半
導体装置の製造方法によって達成される。
第５図参照 第５図は、横軸に不純物ボロンの加速電圧をとり、そ
の加速電圧をもってボロンを二酸化シリコン膜中にイオ
ン注入した時のイオン注入方向に対応するイオン濃度分
布を測定し、イオン濃度が、最大になるところまでの二
酸化シリコン膜の表面からの厚さを図中に実線をもって
示し、イオン濃度がほゞ０になるところまでの二酸化シ
リコン膜の表面からの厚さを図中に一点鎖線をもって示
している。
の加速電圧をもってボロンを二酸化シリコン膜中にイオ
ン注入した時のイオン注入方向に対応するイオン濃度分
布を測定し、イオン濃度が、最大になるところまでの二
酸化シリコン膜の表面からの厚さを図中に実線をもって
示し、イオン濃度がほゞ０になるところまでの二酸化シ
リコン膜の表面からの厚さを図中に一点鎖線をもって示
している。
第６図参照 第６図は、不純物としてリンを使用した場合につい
て、第５図と同様に、加速電圧とイオン濃度が最大にな
るところまでの厚さ及びイオン濃度が０になるところま
での厚さとの関係を示す。
て、第５図と同様に、加速電圧とイオン濃度が最大にな
るところまでの厚さ及びイオン濃度が０になるところま
での厚さとの関係を示す。
第７図参照 第７図は、不純物としてヒ素を使用した場合につい
て、第５図と同様に、加速電圧とイオン濃度が最大にな
るところまでの厚さ及びイオン濃度が０になるところま
での厚さとの関係を示す。
て、第５図と同様に、加速電圧とイオン濃度が最大にな
るところまでの厚さ及びイオン濃度が０になるところま
での厚さとの関係を示す。
１例として、しきい値電圧制御にヒ素をイオン注入す
る場合について、第７図を使用してその作用を説明す
る。例えば、第１の厚さのゲート絶縁膜を有する第１の
半導体素子のゲート絶縁膜の厚さが200Åであり、第１
の厚さより厚いゲート絶縁膜を有する第２の半導体素子
のゲート絶縁膜の厚さが600Åであるとする。イオンの
加速電圧として40〜60KeVを選択すれば、注入されたイ
オンの濃度分布が最大になるのは、第７図から210〜300
Å厚のところとなるので、不純物イオンは200Å厚のゲ
ート絶縁膜を有する第１の半導体素子のゲート絶縁膜を
貫通して、第１の半導体素子のチャンネル形成領域に注
入される。一方、注入されたイオン濃度の分布が０にな
るのは、第７図から430〜600Å厚のところとなるので、
不純物イオンは600Å厚のゲート絶縁膜を有する第２の
半導体素子のゲート絶縁膜を貫通することができず、第
２の半導体素子のチャンネル形成領域には注入されな
い。
る場合について、第７図を使用してその作用を説明す
る。例えば、第１の厚さのゲート絶縁膜を有する第１の
半導体素子のゲート絶縁膜の厚さが200Åであり、第１
の厚さより厚いゲート絶縁膜を有する第２の半導体素子
のゲート絶縁膜の厚さが600Åであるとする。イオンの
加速電圧として40〜60KeVを選択すれば、注入されたイ
オンの濃度分布が最大になるのは、第７図から210〜300
Å厚のところとなるので、不純物イオンは200Å厚のゲ
ート絶縁膜を有する第１の半導体素子のゲート絶縁膜を
貫通して、第１の半導体素子のチャンネル形成領域に注
入される。一方、注入されたイオン濃度の分布が０にな
るのは、第７図から430〜600Å厚のところとなるので、
不純物イオンは600Å厚のゲート絶縁膜を有する第２の
半導体素子のゲート絶縁膜を貫通することができず、第
２の半導体素子のチャンネル形成領域には注入されな
い。
本発明に係る第１の厚さのゲート絶縁膜を有する第１
の半導体素子と第１の厚さより厚いゲート絶縁膜を有す
る第２の半導体素子とが単一の半導体チップ上に共存す
る半導体装置のしきい値電圧の制御においては、ゲート
絶縁膜の厚さと不純物の種類とイオンの加速電圧との関
係を上記の例に示すように選択することによって、マス
クを使用しなくても、第２の半導体素子のしきい値電圧
に影響を及ぼすことなく、第１の半導体素子のしきい値
電圧のみを制御することができるので、しきい値電圧制
御のための不純物イオン注入時に使用するマスク数を減
少し、工程数を低減することができる。
の半導体素子と第１の厚さより厚いゲート絶縁膜を有す
る第２の半導体素子とが単一の半導体チップ上に共存す
る半導体装置のしきい値電圧の制御においては、ゲート
絶縁膜の厚さと不純物の種類とイオンの加速電圧との関
係を上記の例に示すように選択することによって、マス
クを使用しなくても、第２の半導体素子のしきい値電圧
に影響を及ぼすことなく、第１の半導体素子のしきい値
電圧のみを制御することができるので、しきい値電圧制
御のための不純物イオン注入時に使用するマスク数を減
少し、工程数を低減することができる。
以下、図面を参照しつゝ、本発明に係る第１の厚さの
ゲート絶縁膜を有する第１の半導体素子と第１の厚さよ
り厚いゲート絶縁膜を有する第２の半導体素子とが単一
の半導体チップ上に共存する半導体装置のしきい値電圧
制御のための不純物イオン注入方法について説明する。
ゲート絶縁膜を有する第１の半導体素子と第１の厚さよ
り厚いゲート絶縁膜を有する第２の半導体素子とが単一
の半導体チップ上に共存する半導体装置のしきい値電圧
制御のための不純物イオン注入方法について説明する。
第２図参照 周知の方法を使用して、シリコン基板１の半導体素子
形成領域を囲んでフィールド絶縁膜２を形成し、熱酸化
をなして全面に600Å厚程度の二酸化シリコン膜３を形
成する。
形成領域を囲んでフィールド絶縁膜２を形成し、熱酸化
をなして全面に600Å厚程度の二酸化シリコン膜３を形
成する。
第３図参照 レジスト膜を形成し、第１の厚さのゲート絶縁膜を有
する第１の半導体素子形成領域11に開口を有するマスク
を使用して露光・現像し、第１の半導体素子形成領域11
を除く領域にレジスト膜４を形成する。フッ酸等を使用
して第１の半導体素子形成領域11の二酸化シリコン膜３
を200Å厚程度にまでエッチングして二酸化シリコン膜
５を形成し、レジスト膜４を除去する。単一の半導体チ
ップ上に約600Å厚の第２の半導体素子用ゲート絶縁膜
３と約200Å厚の第１の半導体素子用ゲート絶縁膜５と
が形成された半導体基板１が形成される。
する第１の半導体素子形成領域11に開口を有するマスク
を使用して露光・現像し、第１の半導体素子形成領域11
を除く領域にレジスト膜４を形成する。フッ酸等を使用
して第１の半導体素子形成領域11の二酸化シリコン膜３
を200Å厚程度にまでエッチングして二酸化シリコン膜
５を形成し、レジスト膜４を除去する。単一の半導体チ
ップ上に約600Å厚の第２の半導体素子用ゲート絶縁膜
３と約200Å厚の第１の半導体素子用ゲート絶縁膜５と
が形成された半導体基板１が形成される。
第４図参照 レジスト膜を形成し、第２の半導体素子形成領域12に
開口を有するマスクを使用して露光・現像して第２の半
導体素子形成領域12を除く領域にレジスト膜６を形成
し、例えば不純物リンを加速電圧65KeV程度をもってイ
オン注入する。第６図から明らかなように、リンイオン
は600Å厚のゲート絶縁膜を有する第２の半導体素子の
ゲート絶縁膜３を貫通してチャンネル形成領域に注入さ
れ、第２の半導体素子のしきい値電圧が制御される。
開口を有するマスクを使用して露光・現像して第２の半
導体素子形成領域12を除く領域にレジスト膜６を形成
し、例えば不純物リンを加速電圧65KeV程度をもってイ
オン注入する。第６図から明らかなように、リンイオン
は600Å厚のゲート絶縁膜を有する第２の半導体素子の
ゲート絶縁膜３を貫通してチャンネル形成領域に注入さ
れ、第２の半導体素子のしきい値電圧が制御される。
第１図参照 レジスト膜６を除去し、全面に不純物リンを加速電圧
25KeV程度をもってイオン注入する。第６図から明らか
なようにリンイオンは200Å厚のゲート絶縁膜を有する
第１の半導体素子のゲート絶縁膜５を貫通してチャンネ
ル形成領域に注入され、第１の半導体素子のしきい値電
圧が制御されるが、第２の半導体素子の600Å厚のゲー
ト絶縁膜３は貫通しないので、第２の半導体素子のしき
い値電圧には影響を与えない。このように、マスクを１
個使用するのみで第１の厚さのゲート絶縁膜を有する第
１の半導体素子及び第１の厚さより厚いゲート絶縁膜を
有する第２の半導体素子の両方のしきい値電圧を制御す
ることが可能である。
25KeV程度をもってイオン注入する。第６図から明らか
なようにリンイオンは200Å厚のゲート絶縁膜を有する
第１の半導体素子のゲート絶縁膜５を貫通してチャンネ
ル形成領域に注入され、第１の半導体素子のしきい値電
圧が制御されるが、第２の半導体素子の600Å厚のゲー
ト絶縁膜３は貫通しないので、第２の半導体素子のしき
い値電圧には影響を与えない。このように、マスクを１
個使用するのみで第１の厚さのゲート絶縁膜を有する第
１の半導体素子及び第１の厚さより厚いゲート絶縁膜を
有する第２の半導体素子の両方のしきい値電圧を制御す
ることが可能である。
なお、第１の厚さのゲート絶縁膜を有する第１の半導
体素子のしきい値電圧制御と、第１の厚さより厚いゲー
ト絶縁膜を有する第２の半導体素子のしきい値電圧制御
との順序を逆にしてもよく、また、しきい値電圧を制御
するためにイオン注入する不純物としては、リンに限ら
ずヒ素、ボロン、２フッ化ボロン等が使用できることは
云うまでもない。
体素子のしきい値電圧制御と、第１の厚さより厚いゲー
ト絶縁膜を有する第２の半導体素子のしきい値電圧制御
との順序を逆にしてもよく、また、しきい値電圧を制御
するためにイオン注入する不純物としては、リンに限ら
ずヒ素、ボロン、２フッ化ボロン等が使用できることは
云うまでもない。
以上説明せるとおり、本発明に係る半導体装置の製造
方法においては、第１の厚さのゲート絶縁膜を有する第
１の半導体素子のゲート絶縁膜は貫通するが、第１の厚
さより厚いゲート絶縁膜を有する第２の半導体素子のゲ
ート絶縁膜は貫通しないようにイオンの加速電圧を選択
して不純物をイオン注入することによって、第１の厚さ
より厚いゲート絶縁膜を有する第２の半導体素子のしき
い値電圧を制御するイオン注入工程においてはマスクを
使用するが、第１の厚さのゲート絶縁膜を有する第１の
半導体素子のしきい値電圧を制御するイオン注入工程に
おいてはマスクを使用する必要がないので、マスク数が
減少して経済的利益が向上し、また、それにともなって
レジストの塗布・露光・現像・レジストの除去の工程を
一工程省略することができるので、スループットを向上
することができる。
方法においては、第１の厚さのゲート絶縁膜を有する第
１の半導体素子のゲート絶縁膜は貫通するが、第１の厚
さより厚いゲート絶縁膜を有する第２の半導体素子のゲ
ート絶縁膜は貫通しないようにイオンの加速電圧を選択
して不純物をイオン注入することによって、第１の厚さ
より厚いゲート絶縁膜を有する第２の半導体素子のしき
い値電圧を制御するイオン注入工程においてはマスクを
使用するが、第１の厚さのゲート絶縁膜を有する第１の
半導体素子のしきい値電圧を制御するイオン注入工程に
おいてはマスクを使用する必要がないので、マスク数が
減少して経済的利益が向上し、また、それにともなって
レジストの塗布・露光・現像・レジストの除去の工程を
一工程省略することができるので、スループットを向上
することができる。
第１図〜第４図は、本発明の一実施例に係るしきい値電
圧制御の工程図である。 第５図は、ボロンをイオン注入した時の加速電圧と濃度
分布との関係を示す図である。 第６図は、リンをイオン注入した時の加速電圧と濃度分
布との関係を示す図である。 第７図は、ヒ素をイオン注入した時の加速電圧と濃度分
布との関係を示す図である。 第８図〜第10図は、従来技術に係るしきい値電圧制御の
工程図である。 １……シリコン基板、 ２……フィールド絶縁膜、 ３……二酸化シリコン膜（第１の厚さより厚いゲート絶
縁膜を有する第２の半導体素子のゲート絶縁膜）、 ４、６、７……レジスト膜、 ５……第１の厚さのゲート絶縁膜を有する第１の半導体
素子のゲート絶縁膜、 11……第１の半導体素子形成領域、 12……第２の半導体素子形成領域。
圧制御の工程図である。 第５図は、ボロンをイオン注入した時の加速電圧と濃度
分布との関係を示す図である。 第６図は、リンをイオン注入した時の加速電圧と濃度分
布との関係を示す図である。 第７図は、ヒ素をイオン注入した時の加速電圧と濃度分
布との関係を示す図である。 第８図〜第10図は、従来技術に係るしきい値電圧制御の
工程図である。 １……シリコン基板、 ２……フィールド絶縁膜、 ３……二酸化シリコン膜（第１の厚さより厚いゲート絶
縁膜を有する第２の半導体素子のゲート絶縁膜）、 ４、６、７……レジスト膜、 ５……第１の厚さのゲート絶縁膜を有する第１の半導体
素子のゲート絶縁膜、 11……第１の半導体素子形成領域、 12……第２の半導体素子形成領域。
Claims (1)
- 【請求項１】チャンネル形成領域にイオン注入をなし
て、第１の厚さのゲート絶縁膜を有する第１の半導体素
子と、前記第１の厚さより厚いゲート絶縁膜を有する第
２の半導体素子とを有する半導体装置の製造方法におい
て、 前記第１および第２の半導体素子のチャンネル領域とな
るべき部分に不純物を導入するに際し、前記第１の半導
体素子のゲート絶縁膜を覆い、かつ、前記第２の半導体
素子のゲート絶縁膜を露出するように形成されたマスク
を介して前記第２の半導体素子のチャンネル領域となる
べき部分に不純物を導入する工程と、 前記第１の半導体素子のチャンネル領域となるべき部分
のみに不純物が導入されるようにイオン種とその加速電
圧とを選び、前記第１および第２の半導体素子のゲート
絶縁膜に、同時にイオンを注入する工程と を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1104739A JP2819302B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1104739A JP2819302B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284461A JPH02284461A (ja) | 1990-11-21 |
| JP2819302B2 true JP2819302B2 (ja) | 1998-10-30 |
Family
ID=14388869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1104739A Expired - Fee Related JP2819302B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819302B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077536A (ja) * | 1998-09-03 | 2000-03-14 | Hitachi Ltd | 半導体装置の製造方法 |
| KR20010045448A (ko) * | 1999-11-05 | 2001-06-05 | 박종섭 | 게이트산화막 형성방법 |
| KR100336779B1 (ko) * | 1999-12-08 | 2002-05-16 | 박종섭 | 반도체 소자의 게이트 절연막 형성방법 |
| KR100723467B1 (ko) * | 2001-01-17 | 2007-05-30 | 삼성전자주식회사 | 부분식각에 의한 게이트 산화막의 형성방법 |
| JP5038633B2 (ja) * | 2006-02-14 | 2012-10-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4135102A (en) * | 1977-07-18 | 1979-01-16 | Mostek Corporation | High performance inverter circuits |
| JPS60231354A (ja) * | 1984-04-28 | 1985-11-16 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1989
- 1989-04-26 JP JP1104739A patent/JP2819302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284461A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0136632B1 (en) | A single mask process for implanting self-aligned source and drain electrodes to form a cmos structure | |
| JP2819302B2 (ja) | 半導体装置の製造方法 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JPS5854638A (ja) | 半導体装置の製造方法 | |
| US6171914B1 (en) | Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant | |
| KR940012493A (ko) | 집적 회로 제조 방법 | |
| EP0740337A1 (en) | Method of forming a thick field dielectric and a self-aligned channel stopper in a semiconductor device | |
| JPH06350040A (ja) | トランジスタの製造方法 | |
| JPS63122156A (ja) | 半導体集積回路の製造方法 | |
| JPH07321015A (ja) | 半導体装置の製造方法 | |
| JP2525150B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61198730A (ja) | 半導体装置製造のエツチング方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JP2002280320A (ja) | 半導体装置の製造方法 | |
| JPH07201982A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0284718A (ja) | 半導体膜への不純物導入法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPS62159469A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS58197728A (ja) | 半導体装置の製造方法 | |
| JPS63211761A (ja) | 半導体装置の製造方法 | |
| JPS63306638A (ja) | 半導体装置の製造方法 | |
| JPH0423358A (ja) | 半導体装置の製造方法 | |
| JPH02128431A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |