JPH0284718A - 半導体膜への不純物導入法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体製造方法、特にＭＯＳトランジスタのソ
ース及びドレインの形成方法に関する。

〔従来の技術〕

ＭＯＳトランジスタのソース及びドレインの形成などに
必要な半導体膜への不純物導入法としてはイオン注入法
がその不純物濃度の制御性の良さ。

また、表面酸化層の障壁効果が避けられることなどの理
由より従来より広く用いられている。したがって薄膜状
の半導体膜への不純物導入の方法としても厚膜の半導体
膜への不純物導入技術と同様の技術が用いられており、
ＭＯＳ　トランジスタのソース・ドレインの形成におい
ては、ゲート電極をイオン注入のマスクとしてソース・
ドレイン領域をイオン注入により自己整合的に形成して
いる。

〔発明が解決しようとする課題〕

しかしながら、このような従来の技術には次に述べるよ
うな問題点がある。例えばＭＯＳトランジスタのソース
・ドレイン領域の形成の場合を考えてみる。ゲート電極
をイオン注入のマスクとしてソース・ドレイン領域がイ
オン注入により形成されるが、このときにソース・ドレ
イン領域は非晶質化する。その後のアニールにより半導
体膜がイオン注入層より厚い場合は固相エピタキシャル
成長により再結晶化するが、薄い場合は多結晶化するの
みで単結晶化しない。したがって薄膜状の半導体膜の場
合、トランジスタのチャネルとソース及びドレイン間の
ｐｎ接合が形成される領域の結晶の不完全性によりこれ
が接合リーク電流の原因となる。

本発明の目的はこのような従来技術の問題点を解決し薄
膜状の半導体膜に接合リーク電流の少ないｐｎ接合を形
成する不純物導入法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の半導体膜への不純物
導入法は、薄膜状の半導体膜に不純物を導入する方法に
おいて、不純物を導入する領域の一部にマスクをした後
イオン注入により不純物を導入し、アニールを行い、前
記のマスクをした領域にのみイオン注入できるマスクを
半導体膜表面に形成してイオン注入を行い、その後アニ
ールすることにより半導体膜へ不純物を導入するもので
ある。

〔作用〕 薄膜状の半導体膜の不純物導入領域の一部にマスクをし
、マスク下の半導体膜にイオン注入されないようにして
不純物導入領域にイオン注入することによりイオン注入
した領域では半導体膜は非晶質化するが、マスク下では
半導体膜は単結晶のままである。その後アニールするこ
とにより単結晶の領域からの固相エピタキシャル成長に
より非晶質化した領域は再結晶化するとともに不純物が
活性化する０次に、先にイオン注入した領域をマスクし
、イオン注入しなかった領域上のマスクを除去した後、
不純物導入領域にイオン注入する。

この２回のイオン注入により不純物導入領域の全面に不
純物を導入したことになる。また、イオン注入領域では
半導体膜は非晶質化するがアニールによりマスク下の単
結晶領域からの固相エピタキシャル成長により再結晶化
する。

したがって、本発明により薄膜状の半導体膜の不純物導
入領域の全面に半導体膜の結晶性を損なうことなく不純
物を導入できる。よって本発明の半導体膜への不純物導
入法により接合リークの少ないｐｎ接合の形成が可能と
なる。

〔実施例〕

以下、本発明の実施例を図面を参照しながら詳細に説明
する。

第１図（ａ）〜（Ｊ）は本発明の一実施例を実現する工
程図である。第１図（ａ）はＭＯＳトランジスタの製造
プロセス中のゲート電極の形成が終了した後の断面図を
示している。この場合、にＯＳトランジスタはシリコン
酸化膜１上のシリコン薄膜２に形成される。このシリコ
ン薄膜の厚さは５０ｎｍであり、　Ｐ−にドーピングさ
れている。３はゲート電極、４はゲート酸化膜である。

次にフォトレジスト工程により第１図（ｂ）に示すよう
にソース及びドレインが形成される領域の一部及びゲー
ト電極３上にレジスト５が残るようにレジストを加工す
る。この際、ゲート電極３上に形成されるレジスト５は
ゲート電極３の幅より広くした。また、ソース及びドレ
インが形成される領域のレジスト５の幅は０．５４とし
た。このようなレジストの加工を行った後、ヒ素イオン
を全体に注入した。注入の条件としては例えば加速エネ
ルギー４０にｅＶ、ドーズ量２×１０１７”とした。こ
のイオン注入により表面がレジストで覆われていない領
域のシリコン薄膜中にヒ素イオンが注入され、イオン注
入層６が形成されると同時にこの領域は非晶質化する。

次に、レジストを除去した後、６００℃で１２０分間窒
素雰囲気中でアニールを行った。このアニールにより非
晶質化したイオン注入層は横方向からの固相エピタキシ
ャル成長により単結晶化すると同時に注入した不純物が
活性化する。その後、第１図（ｃ）に示すようにフォト
レジスト工程により第１図（ｂ）でイオン注入しなかっ
た領域にのみイオン注入できるマスクをレジスト８によ
り形成し、前記と同一条件によりイオン注入し、レジス
トを除去した後アニールすることにより単結晶のソース
及びドレイン領域である再結晶化領域７が形成でき、最
終的に第１図（Ｊ）の構造が得られる。

〔発明の効果〕

以上のように本発明の半導体膜への不純物導入法によれ
ば、薄膜状の半導体膜に接合リーク電流の少ないｐｎ接
合を形成でき、したがって本発明の不純物導入法を半導
体製造プロセスに適用して薄膜状の半導体膜に素子を形
成した場合のリーク電流を減少できる効果を有するもの
である。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の一実施例を実現する工
程を工程順に示す図である。 １・・・シリコン酸化膜　　　２・・・シリコン薄膜３
・・・ゲート電極　　　　　４・・・ゲート酸化膜５・
・・レジスト　　　　　　６・・・イオン注入層７・・
・再結晶化領域

Claims (1)

【特許請求の範囲】
1. （１）薄膜状の半導体膜に不純物を導入する方法におい
   て、不純物を導入する領域の一部にマスクをした後イオ
   ン注入により不純物を導入し、アニールを行い、前記の
   マスクをした領域にのみイオン注入できるマスクを半導
   体膜表面に形成してイオン注入を行い、その後アニール
   することにより半導体膜へ不純物を導入することを特徴
   とする半導体膜への不純物導入法。