JPH07335594A - 半導体装置および半導体装置の面取り方法 - Google Patents

Abstract

(57)【要約】 【目的】 装置の製造時の歩留りや長期信頼性が高く、
コストの安い半導体装置および半導体装置の面取り方法
を提供する。 【構成】 半導体素子３の両側にシリコンウェハ４を配
設固定し、このシリコンウェハ４の角部６に異方性エッ
チングによりエッチング速度の遅い結晶面を斜面として
露出させ、このエッチング斜面10を面取り面として形成
してシリコンウェハ４の角部６を結晶斜面により構成
し、その後に、等方性エッチングを施してシリコンウェ
ハ４の稜線部11に丸みをつける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子を備えた半
導体装置および半導体装置の面取り方法に関するもので
ある。

【０００２】

【従来の技術】図12には、半導体素子を備えた従来の半
導体装置の一例が示されている。同図において、シリコ
ン、セラミック、ガラス等の基板を備えた半導体素子３
の上下両側に、保護基板として機能するシリコンウェハ
４が配設固定されて半導体装置が形成されている。この
ような半導体装置を作製するときには、例えば、半導体
素子３が形成されている基板の上下両側にシリコンウェ
ハ４を配設し、接合した後に、ダイシング等の手段を用
いてシリコンウェハ４と基板を半導体素子３の大きさに
揃えて切断することにより作製される。なお、半導体装
置には、半導体素子３の両側にシリコンウェハ４を配設
する代わりに、シリコンウェハ４を半導体素子３の片側
一方にのみ配設固定したものも用いられている。

【０００３】

【発明が解決しようとする課題】しかしながら、図12に
示したような半導体装置において、特に装置の８箇所の
角部６は、割れや欠けが生じ易く、ダイシング等の手段
を用いてシリコンウェハ４を接続するときにシリコンウ
ェハ４の角部６が欠けてしまい、半導体装置製造時の歩
留りの低下の原因となったり、半導体装置を使用してい
るうちに上記角部６に割れや欠けが生じてしまい、半導
体装置の信頼性を損なわせるといった問題があった。

【０００４】このような問題を解決するために、例え
ば、半導体装置に樹脂をコーティングすることも考えら
れるが、樹脂をコーティングする場合に、半導体装置に
形成されている電極を露出した状態で樹脂をコーティン
グしなければならないために、半導体装置の作製工程が
複雑となり、そのためにコストが高くなってしまうこと
になる。

【０００５】本発明は、上記従来の課題を解決するため
になされたものであり、その目的は、装置の角部等に割
れや欠けが生じ難く、それにより、装置製造時の歩留り
や長期信頼性が高く、コストが安い半導体装置および半
導体装置の面取り方法を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明は次のように構成されている。すなわち、本発
明の半導体装置は、半導体素子の片側又は両側に保護基
板が配設固定されている半導体装置において、保護基板
の角部は異方性エッチングにより形成されたエッチング
速度の遅い結晶斜面によって構成されていることを特徴
として構成されている。

【０００７】また、前記保護基板は（１００）シリコン
ウェハにより形成されており、この保護基板の各角部に
異方性エッチングにより形成された結晶斜面は｛１１
１｝面によって構成されていること、保護基板は（１０
０）シリコンウェハにより形成されており、この保護基
板の各角部に異方性エッチングにより形成された結晶斜
面はその角部の隣り合う２つの面によって構成されてい
ること、保護基板は（１００）シリコンウェハにより形
成されており、この保護基板の各角部に異方性エッチン
グにより形成された結晶斜面は、｛１１１｝面を含む複
数の結晶斜面によって構成されていること、保護基板の
角部以外の稜線部が異方性エッチングにより形成された
エッチング速度の遅い結晶斜面によって構成されている
ことも本発明の特徴的な構成とされている。

【０００８】さらに、前記保護基板は（１００）シリコ
ンウェハにより形成されており、この保護基板の各角部
に異方性エッチングにより形成された結晶斜面はその角
部の隣り合う２つの面によって構成されており、保護基
板の角部以外の稜線部は異方性エッチングによって生じ
た結晶斜面によって構成されていること、保護基板の稜
線部には等方性エッチングにより丸みがつけられている
ことも本発明の半導体装置の特徴的な構成とされてい
る。

【０００９】さらに、本発明の半導体装置の面取り方法
は、半導体素子の片側又は両側に保護基板を配設固定し
て形成される半導体装置の保護基板に面取りを施す半導
体装置の面取り方法であって、半導体素子の角部位置に
対応する保護基板の領域部分に被エッチングパタンを形
成し、この被エッチングパタンを異方性エッチングし
て、エッチング速度の遅い結晶面を斜面として露出さ
せ、このエッチング斜面を半導体装置の保護基板角部の
面取り面とすることを特徴として構成されている。

【００１０】さらに、半導体素子の片側又は両側に保護
基板を配設固定して形成される半導体装置の保護基板に
面取りを施す半導体装置の面取り方法であって、（１０
０）シリコンウェハにより形成された保護基板を用意
し、前記半導体素子の角部位置に対応する保護基板の領
域部分に正方形状の被エッチングパタンを該被エッチン
グパタンの一辺が保護基板の＜１１０＞方向に水平とな
るように、また、被エッチングパタンの隣り合う他辺が
保護基板の＜１１０＞方向に垂直となるように形成し、
この被エッチングパタンを異方性エッチングして、エッ
チング速度の遅い｛１１１｝結晶面を斜面として露出さ
せ、このエッチング斜面を半導体装置の保護基板角部の
面取り面とすることも本発明の半導体装置の面取り方法
の特徴的な構成とされている。

【００１１】さらに、半導体素子の片側又は両側に保護
基板を配設固定して形成される半導体装置の保護基板に
面取りを施す半導体装置の面取り方法であって、（１０
０）シリコンウェハにより形成された保護基板を用意
し、前記半導体素子の角部位置に対応する保護基板の領
域部分に保護基板の＜１１０＞方向に水平な水平線とこ
の水平線に直交する垂直線とによって形成される十字型
の被エッチングパタンを該被エッチングパタンの十字型
の交点が半導体素子の角に対応するように形成し、この
被エッチングパタンを異方性エッチングして、エッチン
グ速度の遅い結晶面を斜面として露出させ、このエッチ
ング斜面を半導体装置の保護基板角部の面取り面とする
ことも本発明の半導体装置の面取り方法の特徴的な構成
とされている。

【００１２】さらに、半導体素子の片側又は両側に保護
基板を配設固定して形成される半導体装置の保護基板に
面取りを施す半導体装置の面取り方法であって、（１０
０）シリコンウェハにより形成された保護基板を用意
し、前記半導体素子の角部位置に対応する保護基板の領
域部分に正方形状被エッチングパタンを該正方形状被エ
ッチングパタンの一辺が保護基板の＜１１０＞方向に水
平となるように、また、被エッチングパタンの隣り合う
他辺が保護基板の＜１１０＞方向に垂直となるように形
成してこの隣り合う正方形状被エッチングパタンを半導
体素子の輪郭部に対応する線で結んだ第１の被エッチン
グパタンを形成し、然る後にこの第１の被エッチングパ
タンを含む保護基板上にマスク膜を形成して覆い、然る
後に前記第１の被エッチングパタンの正方形状被エッチ
ングパタンに重ねて同形状の正方形状被エッチングパタ
ンのみを形成した第２の被エッチングパタンを形成し、
然る後に該第２の被エッチングパタンを異方性エッチン
グしてエッチング速度の遅い｛１１１｝結晶面を斜面と
して露出させ、然る後に前記マスク膜を除いて前記第１
の被エッチングパタンを露出させ、然る後に該第１の被
エッチングパタンを異方性エッチングしてエッチング速
度の遅い結晶面を前記｛１１１｝結晶面の両サイド稜線
部位に斜面として露出させ、該結晶面と前記｛１１１｝
結晶面とを有して形成したエッチング斜面を半導体装置
の保護基板角部の面取り面とすることも本発明の半導体
装置の面取り方法の特徴的な構成とされている。

【００１３】さらに、半導体素子の片側又は両側に保護
基板を配設固定して形成される半導体装置の保護基板に
面取りを施す半導体装置の面取り方法であって、半導体
素子の角部位置に対応する保護基板の領域部分と半導体
素子の角部以外の輪郭部に対応する保護基板の領域部分
に被エッチングパタンを形成し、この被エッチングパタ
ンを異方性エッチングして、エッチング速度の遅い結晶
面を斜面として露出させ、このエッチング斜面を半導体
装置の保護基板角部および保護基板角部以外の稜線部の
面取り面とすることも本発明の半導体装置の面取り方法
の特徴的な構成とされている。

【００１４】さらに、半導体素子の片側又は両側に保護
基板を配設固定して形成される半導体装置の保護基板に
面取りを施す半導体装置の面取り方法であって、（１０
０）シリコンウェハにより形成された保護基板を用意
し、前記半導体素子の角部位置に対応する保護基板の領
域部分に保護基板の＜１１０＞方向に水平な水平線とこ
の水平線に直交する垂直線とによって形成される十字型
被エッチングパタンを該十字型被エッチングパタンの十
字型の交点が半導体素子の角に対応するように形成し、
さらに半導体素子の角部以外の輪郭部に対応するように
前記十字型被エッチングパタンの水平線と垂直線を延長
して該水平線と垂直線により隣り合う十字型被エッチン
グパタンを結んだ井の字型被エッチングパタンを形成
し、この井の字型被エッチングパタンを異方性エッチン
グして、エッチング速度の遅い結晶面を斜面として露出
させ、この結晶面のエッチング斜面を半導体装置の保護
基板角部と角部以外の稜線部の面取り面とすることも本
発明の半導体装置の面取り方法の特徴的な構成とされて
いる。

【００１５】さらに、前記保護基板に異方性エッチング
による面取りを施した以降に等方性エッチングを施して
保護基板の稜線部に丸みをつけることも本発明の半導体
装置の面取り方法の特徴的な構成とされている。

【００１６】

【作用】上記構成の本発明において、半導体装置の保護
基板の角部は異方性エッチングにより形成されたエッチ
ング速度の遅い結晶斜面により構成されており、角部が
矩形状の角張った形状とはなっていないために、装置の
角部に割れや欠けが生じ難くなり、それにより、装置製
造時の歩留りや長期信頼性は高くなる。

【００１７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、本実施例の説明において従来例と同一名称
部分には同一符号を付し、その詳細説明は省略する。図
１には、本発明に係わる半導体装置の第１の実施例が示
されている。本実施例が従来例と異なる特徴的なこと
は、シリコンウェハ４の角部６が異方性エッチングによ
り形成されたエッチング速度の遅い結晶斜面（斜面状の
結晶面）である｛１１１｝面により形成されたエッチン
グ斜面10により構成されていることと、シリコンウェハ
４の稜線部11に丸みがつけられていることである。な
お、本実施例のシリコンウェハ４は、オリフラ（オリエ
ンテーションフラット）＜１１０＞の（００１）シリコ
ンウェハである。

【００１８】本実施例は以上のように構成されており、
次のその作製（製造）方法について説明する。まず、図
２の（ａ）に示すように、半導体素子３を形成した素子
基板１を用意する。そして、同図の（ｂ）に示すよう
に、素子基板１の半導体素子３の辺14に対してシリコン
ウェハ４のオリフラ５を45°傾けた状態で素子基板１を
挟む両側にシリコンウェハ４を配設したときに、半導体
素子３の角部位置に対応するシリコンウェハ４の領域部
分に正方形状の被エッチングパタン９を形成する。

【００１９】この被エッチングパタン９は、被エッチン
グパタン９の形成部分を除くシリコンウェハ４の表面
に、ＳｉＯ₂ やＳｉＮ等のマスク膜８を形成する（例え
ば、ＳｉＯ₂ 等のマスク膜８を形成した後にフォトリソ
グラフィ等により被エッチングパタン９を形成する）こ
とにより形成されるものであり、被エッチングパタン９
の正方形状の中心Ａが半導体素子３の角に当たるように
し、各被エッチングパタン９の一辺13ａがシリコンウェ
ハ４のオリフラ５に対して平行となっていて、シリコン
ウェハ４の＜１１０＞方向に水平となるように形成し、
また、各被エッチングパタン９の辺13ａに隣り合う他辺
13ｂがオリフラ５に対して垂直となっていてシリコンウ
ェハ４の＜１１０＞方向に垂直となるように形成する。

【００２０】次に、素子基板１の両側にシリコンウェハ
４を接合し、次に、ＫＯＨ，ＴＭＡＨ等のエッチング液
を用いて、シリコンウェハ４の被エッチングパタン９形
成部分の異方性エッチングを行う。そうすると、本実施
例では、前記のように、被エッチングパタン９の辺13ａ
がシリコンウェハ４の＜１１０＞方向に水平となり、被
エッチングパタン９の辺13ｂがシリコンウェハ４の＜１
１０＞方向に垂直となるように形成されているために、
図３の（ａ）に示すように、シリコンウェハ４の表面か
らθ（θ＝54.7°）傾いた結晶面である｛１１１｝面は
殆どエッチングされずに、図３の（ｂ），（ｃ）に示す
ように、この｛１１１｝面を境にして｛１１１｝面に囲
まれた部分がエッチングされ、このエッチング速度の遅
い結晶面である｛１１１｝面が斜面として露出し、エッ
チング斜面10が形成される。言い換えれば、本実施例で
は、前記被エッチングパタン９を異方性エッチングして
エッチング速度の遅い｛１１１｝結晶面を斜面として露
出させるのである。

【００２１】なお、このエッチング斜面10は、図４に示
すように、被エッチングパタン９の中心Ａに向かい、シ
リコンウェハ４の表面に対して紙面の厚み方向奥側に前
記θだけ傾斜する斜面となる。そして、本実施例では、
図２の（ｂ）に示したように、エッチングパタン９の正
方形状の中心Ａが半導体素子３の角に当たるように形成
したことにより、シリコンウェハ４に被エッチングパタ
ン９の辺13（13ａ，13ｂ）を境にして、半導体素子３の
角に向かって紙面の厚み方向奥側に傾斜した｛１１１｝
結晶面のエッチング斜面10を形成し、このエッチング斜
面10を半導体装置のシリコンウェハ４の角部６の面取り
面とする。

【００２２】そして、エッチング斜面10を形成した後
に、図２の（ｃ）に示すように、半導体素子３に合わせ
て、図のＣ−Ｃ線のようにダイシング等によりシリコン
ウェハ４と素子基板１を切断し、ほぼ図１に示したよう
な形状で稜線部11が角張った形状の半導体装置を作製
し、次に、シリコンウェハ４にフッ硝酸等で等方性エッ
チングを施してシリコンウェハ４の稜線部11に丸みをつ
けて図１に示した半導体装置を完成する。

【００２３】なお、電極取り出しのためのコンタクトホ
ール等の貫通穴をシリコンウェハ４に形成する必要があ
るときには、コンタクトホール等を作製するための被エ
ッチングパタンをシリコンウェハ４に形成し、前記異方
性エッチングの際に同時に形成することもできる。

【００２４】本実施例によれば、上記のように、半導体
素子３の角部位置に対応するシリコンウェハ４の領域部
分に被エッチングパタン９を形成し、この被エッチング
パタン９を異方性エッチングして、エッチング速度の遅
い結晶面を斜面として露出させ、このエッチング斜面10
を半導体装置のシリコンウェハ４の角部６の面取り面と
して面取りを行ってからダイシング等によりシリコンウ
ェハを切断して半導体装置を形成するために、半導体装
置の製造時にシリコンウェハ４の角部６が欠けてしまう
といったことを防ぐことが可能となり、半導体装置製造
時の歩留りを向上させることができる。また、作製され
た半導体装置は、シリコンウェハ４の角部６に上記異方
性エッチングにより形成されたエッチング斜面10の面取
りが施されているために、シリコンウェハ４の角部６に
割れや欠けが生じることが殆どなく、本実施例の半導体
装置は長期信頼性の高い装置となる。

【００２５】さらに、本実施例では、シリコンウェハ４
に電極取り出しのためのコンタクトホール等が必要なと
きにも異方性エッチングのときに同時にコンタクトホー
ルの作製を行うことができるために、コンタクトホール
の作製も容易に行うことが可能となり、例えば、半導体
装置を樹脂によりコーティングして半導体装置の角部６
に割れや欠けが生じることを防ぐ方法を用いる場合のよ
うに、作製工程が複雑となることもなく、それによりコ
ストが高くなることもないために、コストの安い半導体
装置とすることができる。

【００２６】図５には、本発明に係わる半導体装置の第
２の実施例が示されている。本実施例が上記第１の実施
例と異なる特徴的なことは、半導体装置のシリコンウェ
ハ４の角部６に上記実施例とは異なるエッチング速度の
遅い結晶斜面（エッチング斜面10）の面取りが施されて
いることである。この結晶斜面はシリコンウェハ４の角
部６の隣り合う２つの｛２１１｝面によって構成されて
いる。

【００２７】図６には、本実施例の半導体装置の作製方
法が示されており、本実施例でも上記第１の実施例とほ
ぼ同様にして半導体装置が形成されるが、本実施例で
は、図６の（ｂ）に示すように、シリコンウェハ４のオ
リフラ５が半導体素子３の長い方の辺14ａと平行になる
ように配置するようにし、半導体素子３の角部位置に対
応するシリコンウェハ４の領域部分にシリコンウェハ４
の＜１１０＞方向に水平な水平線15とこの水平線15に直
交する垂直線16とによって形成される十字型の被エッチ
ングパタン９を形成し、被エッチングパタン９の十字型
の交点が半導体素子３の角に対応するようにして異方性
エッチングを行っている。

【００２８】このようにすることで、本実施例では、上
記第１の実施例とは異なるエッチング速度の遅い結晶面
である｛２１１｝面を斜面として露出させており、図７
に示すように、被エッチングパタン９の十字型の交点を
中心として十字型の谷間が形成されるように｛２１１｝
面が形成される。そして、このように十字型の谷間を有
する星型のエッチング斜面10が形成されたシリコンウェ
ハ４と素子基板１とを、図６の（ｃ）に示すように、第
１の実施例と同様にダイシング等により切断することに
より、ほぼ図５に示すような形状で稜線部11が角張った
形状の半導体装置が作製できる。そして、この半導体装
置に等方性エッチングを施すことにより稜線部11に丸み
をつけて図５に示した半導体装置を作製する。

【００２９】本実施例も上記実施例と同様の効果を奏す
ることができる。

【００３０】図８には、本発明に係わる半導体装置の第
３の実施例が示されている。本実施例が上記第２の実施
例と異なる特徴的なことは、半導体装置のシリコンウェ
ハ４の角部６以外の稜線部11が｛１１１｝面の斜面によ
って構成されていることである。

【００３１】本実施例でも上記第２の実施例とほぼ同様
にして半導体装置が作製されるが、本実施例では、図９
に示すように、シリコンウェハ４の＜１１０＞方向に水
平な水平線15とこの水平線15に直交する垂直線16とによ
って形成される十字型被エッチングパタン９（９ａ）を
十字型の交点が半導体素子３の角に対応するように形成
し、さらに、半導体素子３の角部以外の輪郭部（半導体
素子３の辺14ａ，14ｂに対応する位置）に対応するよう
に前記水平線15と垂直線16を延長して、この水平線15と
垂直線16により隣り合う十字型被エッチングパタン９ａ
を結んだ井の字型被エッチングパタン９（９ｂ）を形成
し、この井の字型被エッチングパタン９ｂを異方性エッ
チングしている。

【００３２】そして、井の字型被エッチングパタン９ｂ
を異方性エッチングすることにより、図９の（ｂ）に示
すように、シリコンウェハ４にエッチング速度の遅い
｛２１１｝結晶面と｛１１１｝結晶面を斜面（エッチン
グ斜面10）として露出させ、図８に示したように、｛２
１１｝結晶面のエッチング斜面10（10ａ）を半導体装置
のシリコンウェハ４の角部６の面取り面とし、｛１１
１｝結晶面の被エッチング斜面10（10ｂ）を半導体装置
のシリコンウェハ４の角部６以外の稜線部11の面取り面
としている。そして、上記異方性エッチングによる面取
り面の後にダイシング等により切削し、その後、等方性
エッチングにより、各稜線部11に丸みをつけて図８に示
した半導体装置を作製する。

【００３３】本実施例も上記実施例と同様の効果を奏す
る。

【００３４】図10には、本発明に係わる半導体装置の第
４の実施例が示されている。本実施例が上記第１、第２
の実施例と異なる特徴的なことは、半導体装置のシリコ
ンウェハ４の各角部６に異方性エッチングにより形成し
たエッチング速度の遅い結晶斜面（エッチング斜面10）
がその角部６の隣り合う２つの｛２１１｝面のエッチン
グ斜面10ａと、その２つの｛２１１｝面のエッチング斜
面10ａの境界部の半導体素子３側寄りに形成した１つの
｛１１１｝面のエッチング斜面10ｂとを有して構成され
ていることである。なお、｛１１１｝面のエッチング斜
面10ｂと、２つの｛２１１｝面のエッチング斜面10ａと
は離れて形成されており、｛２１１｝と｛１１１｝面と
の間には、｛２１１｝と｛１１１｝面とは異なる方位面
の結晶斜面によるエッチング斜面10ｃが形成されてい
る。

【００３５】本実施例の半導体装置は次のようにして作
製される。まず、図11の（ａ）に示されるように、シリ
コンウェハ４を熱酸化してＳｉＯ₂ のマスク膜８を形成
した後に、フォトリソグラフィ等により第１の被エッチ
ングパタン９ｓを形成する。この第１の被エッチングパ
タン９ｓは、図３に示した正方形状被エッチングパタン
９と同様に、半導体素子３の角部位置に対応する領域部
分に形成した隣り合う正方形状被エッチングパタン９ａ
₁ を、半導体素子の輪郭部（半導体素子３の辺14ａ，14
ｂに対応する位置）に対応する線状の被エッチングパタ
ン９ｒで結んだパタンとなっている。

【００３６】次に、同図の（ｂ）に示すように、この第
１の被エッチングパタン９ｓを含むシリコンウェハ４上
にＳｉＮのマスク膜18を堆積形成して覆い、次に、同図
の（ｃ）に示すように、第１の被エッチングパタン９ｓ
の正方形状被エッチングパタン９ａ₁ に重ねてその正方
形状被エッチングパタン９ａ₁ と同形状の正方形状被エ
ッチングパタン９ａ₂ のみを形成した第２の被エッチン
グパタン９ｔを形成する。

【００３７】そして、この第２の被エッチングパタン９
ｔを異方性エッチングして、半導体素子３の角部位置に
対応するシリコンウェハ４の領域部分にエッチング速度
の遅い｛１１１｝結晶面を斜面（エッチング斜面10ｂ）
として露出させる。

【００３８】次に、前記ＳｉＮのマスク膜18を除いて前
記第１の被エッチングパタン９ｓを露出させ、その後、
この第１の被エッチングパタン９ｓを異方性エッチング
する。そして、この異方性エッチングによりエッチング
速度の遅い｛２１１｝結晶面を、図10に示したように前
記｛１１１｝結晶面のエッチング斜面10ｂの両サイド稜
線部位に斜面（エッチング斜面10）として露出させ、こ
の｛２１１｝面のエッチング斜面10ａと前記｛１１１｝
面のエッチング斜面10ｂとの間に、｛２１１｝面および
｛１１１｝面とは異なる方位面のエッチング斜面10ｃを
形成する。

【００３９】なお、このとき、第１の被エッチングパタ
ン９ｓの線状の被エッチングパタン９ｒの形成部分、す
なわち、半導体素子３の辺14ａ，14ｂに対応するシリコ
ンウェハ４の領域部分には、断面が矩形状の溝が形成さ
れるために、この溝に沿ってシリコンウェハ４をダイシ
ング等により切削してほぼ図10に示した形状の半導体装
置を作製し、その後、上記第１〜第３の実施例と同様に
等方性エッチングにより稜線部に丸みをつけて図10に示
した半導体装置を作製する。

【００４０】本実施例も上記実施例と同様の効果を奏す
る。

【００４１】なお、本発明は上記実施例に限定されるこ
とはなく様々な実施の態様を採り得る。例えば、上記実
施例では、半導体素子３とシリコンウェハ４とを固定し
た後にシリコンウェハ４のエッチングによる面取りを行
ったが、予め半導体素子３の角部位置や輪郭部（辺14
ａ，14ｂ）に対応するシリコンウェハ４の領域部分に異
方性エッチングによるエッチング斜面10の形成を行い、
その後に半導体素子３とシリコンウェハ４とを接合する
ようにしても構わない。

【００４２】また、上記実施例では、（００１）シリコ
ンウェハ４の面取り用の被エッチングパタン９として正
方形状（四角形）や十字型、井の字型等のパタンを形成
したが、被エッチングパタン９の形状は特に限定される
ものではなく、シリコンウェハ４にエッチング速度の遅
い結晶面を斜面として露出させるような形状に適宜設定
されるものである。

【００４３】さらに、上記実施例では、半導体装置は半
導体素子３の両側にシリコンウェハ４を配設固定した装
置としたが、半導体装置は半導体素子３の片側にシリコ
ンウェハ４を配設固定した装置としても構わない。

【００４４】さらに、上記実施例では、いずれもシリコ
ンウェハ４の角部６や角部６および角部６以外の稜線部
11に異方性エッチングによる面取りを施した以降に等方
性エッチングを施してシリコンウェハ４の稜線部11に丸
みをつけるようにしたが、シリコンウェハ４の異方性エ
ッチングによる面取り以降に必ずしも等方性エッチング
を施すとは限らず、等方性エッチングは省略しても構わ
ない。但し、等方性エッチングによりシリコンウェハ４
の稜線部11に丸みをつけることにより、シリコンウェハ
４の稜線部11に割れや欠けが生じ難くすることができる
ために、等方性エッチングによりシリコンウェハ４の稜
線部11に丸みをつけることが好ましい。

【００４５】さらに、上記実施例では、いずれも半導体
素子３の保護基板としてシリコンウェハ４を配設した
が、半導体装置の保護基板は異方性エッチングによる結
晶面により面取りが行えるものであればシリコンウェハ
以外の別の保護基板として、例えば、水晶、ＧａＡｓ等
を用いても構わない。

【００４６】

【発明の効果】本発明によれば、半導体装置の半導体素
子の片側または両側に配設固定されている保護基板の角
部、あるいは角部および角部以外の稜線部が異方性エッ
チングにより形成されたエッチング速度の遅い結晶斜面
により構成されているために、保護基板の角部等に割れ
や欠けが生じることを防ぐことが可能となり、それによ
り半導体装置の製造時の歩留りや長期信頼性を向上させ
ることができる。

【００４７】また、保護基板の稜線部には等方性エッチ
ングにより丸みがつけられている本発明の半導体装置に
よれば、その丸みにより稜線部にはより割れや欠けが生
じにくくなり、それにより、より製造時の歩留りや長期
信頼性の高い半導体装置とすることができる。

【００４８】さらに、本発明の半導体装置の面取り方法
によれば、半導体装置の作製工程において、半導体素子
の角部位置、あるいは半導体素子の角部位置と角部以外
の輪郭部に対応する保護基板の領域部分に被エッチング
パタンを形成し、この被エッチングパタンを異方性エッ
チングして、エッチング速度の遅い結晶面を斜面として
露出させ、このエッチング斜面を半導体装置の保護基板
角部や稜線部の面取り面とするために、上記のような被
エッチングパタンを形成して異方性エッチングするとい
った簡単な方法で面取り面を形成することが可能とな
り、容易に、かつ迅速に半導体装置の面取りを行って製
造時の歩留りの高い半導体装置を作製することができ
る。

【００４９】さらに、保護基板角部に面取りを施した以
降に等方性エッチングを施して保護基板の稜線部に丸み
をつけるようにした半導体装置の面取り方法によれば、
保護基板の稜線部に丸みをつけることにより、この稜線
部に割れや欠けが生じることをより防ぎ易くなり、より
製造時の歩留りや長期信頼性の高い半導体装置を作製す
ることができる。

【００５０】そして、このような半導体装置の面取り方
法により面取りを行って半導体装置を作製する方法は、
作製工程が複雑となることもなく、それにより作製コス
トが高くなるといったこともないために、半導体装置の
コストを安いものとすることができる。

【図面の簡単な説明】

【図１】本発明に係わる半導体装置の第１の実施例を示
す構成図である。

【図２】本発明に係わる半導体装置の面取り方法により
面取りを行って図１の半導体装置を作製する作製工程を
示す説明図である。

【図３】被エッチングパタン９を異方性エッチングして
シリコンウェハ４にエッチング速度の遅い結晶面（エッ
チング斜面10）を露出させる状態例を示す断面説明図で
ある。

【図４】図２の（ｂ）に示した被エッチングパタン９を
異方性エッチングすることによりエッチング斜面10が形
成される状態を示す平面説明図である。

【図５】本発明に係わる半導体装置の第２の実施例を示
す構成図である。

【図６】本発明に係わる半導体装置の面取り方法により
面取りを行って図５の半導体装置を作製する作製工程を
示す説明図である。

【図７】図６の（ｂ）に示した被エッチングパタン９を
異方性エッチングすることによりエッチング斜面10が形
成される状態を示す平面説明図である。

【図８】本発明に係わる半導体装置の第３の実施例を示
す構成図である。

【図９】本発明に係わる半導体装置の面取り方法により
面取りを行って図８の半導体装置を作製する作製工程を
示す説明図である。

【図10】本発明に係わる半導体装置の第４の実施例を示
す構成図である。

【図11】本発明に係わる半導体装置の面取り方法により
面取りを行って図10の半導体装置を作製する作製工程を
示す説明図である。

【図12】従来の半導体装置の一例を示す説明図である。

【符号の説明】

３ 半導体素子 ４ シリコンウェハ ６ 角部 ９ 被エッチングパタン 10 エッチング斜面 11 稜線部

フロントページの続き (72)発明者 藤井 康生 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 高田 英一 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 伊豫田 友二 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (14)

【特許請求の範囲】
1. 【請求項１】 半導体素子の片側又は両側に保護基板が
   配設固定されている半導体装置において、保護基板の角
   部は異方性エッチングにより形成されたエッチング速度
   の遅い結晶斜面によって構成されていることを特徴とす
   る半導体装置。
2. 【請求項２】 保護基板は（１００）シリコンウェハに
   より形成されており、この保護基板の各角部に異方性エ
   ッチングにより形成された結晶斜面は｛１１１｝面によ
   って構成されていることを特徴とする請求項１記載の半
   導体装置。
3. 【請求項３】 保護基板は（１００）シリコンウェハに
   より形成されており、この保護基板の各角部に異方性エ
   ッチングにより形成された結晶斜面はその角部の隣り合
   う２つの面によって構成されていることを特徴とする請
   求項１記載の半導体装置。
4. 【請求項４】 保護基板は（１００）シリコンウェハに
   より形成されており、この保護基板の各角部に異方性エ
   ッチングにより形成された結晶斜面は、｛１１１｝面を
   含む複数の面を有して構成されていることを特徴とする
   請求項１記載の半導体装置。
5. 【請求項５】 保護基板の角部以外の稜線部が異方性エ
   ッチングにより形成されたエッチング速度の遅い結晶斜
   面によって構成されていることを特徴とする請求項１乃
   至請求項４のいずれか１つに記載の半導体装置。
6. 【請求項６】 保護基板は（１００）シリコンウェハに
   より形成されており、この保護基板の各角部に異方性エ
   ッチングにより形成された結晶斜面はその角部の隣り合
   う２つの面によって構成されており、保護基板の角部以
   外の稜線部は異方性エッチングにより形成された結晶斜
   面によって構成されていることを特徴とする請求項５記
   載の半導体装置。
7. 【請求項７】 保護基板の稜線部には等方性エッチング
   により丸みがつけられていることを特徴とする請求項１
   乃至請求項６のいずれか１つに記載の半導体装置。
8. 【請求項８】 半導体素子の片側又は両側に保護基板を
   配設固定して形成される半導体装置の保護基板に面取り
   を施す半導体装置の面取り方法であって、半導体素子の
   角部位置に対応する保護基板の領域部分に被エッチング
   パタンを形成し、この被エッチングパタンを異方性エッ
   チングして、エッチング速度の遅い結晶面を斜面として
   露出させ、このエッチング斜面を半導体装置の保護基板
   角部の面取り面とすることを特徴とする半導体装置の面
   取り方法。
9. 【請求項９】 半導体素子の片側又は両側に保護基板を
   配設固定して形成される半導体装置の保護基板に面取り
   を施す半導体装置の面取り方法であって、（１００）シ
   リコンウェハにより形成された保護基板を用意し、前記
   半導体素子の角部位置に対応する保護基板の領域部分に
   正方形状の被エッチングパタンを該被エッチングパタン
   の一辺が保護基板の＜１１０＞方向に水平となるよう
   に、また、被エッチングパタンの隣り合う他辺が保護基
   板の＜１１０＞方向に垂直となるように形成し、この被
   エッチングパタンを異方性エッチングして、エッチング
   速度の遅い｛１１１｝結晶面を斜面として露出させ、こ
   のエッチング斜面を半導体装置の保護基板角部の面取り
   面とすることを特徴とする半導体装置の面取り方法。
10. 【請求項10】 半導体素子の片側又は両側に保護基板を
    配設固定して形成される半導体装置の保護基板に面取り
    を施す半導体装置の面取り方法であって、（１００）シ
    リコンウェハにより形成された保護基板を用意し、前記
    半導体素子の角部位置に対応する保護基板の領域部分に
    保護基板の＜１１０＞方向に水平な水平線とこの水平線
    に直交する垂直線とによって形成される十字型の被エッ
    チングパタンを該被エッチングパタンの十字型の交点が
    半導体素子の角に対応するように形成し、この被エッチ
    ングパタンを異方性エッチングして、エッチング速度の
    遅い結晶面を斜面として露出させ、このエッチング斜面
    を半導体装置の保護基板角部の面取り面とすることを特
    徴とする半導体装置の面取り方法。
11. 【請求項11】 半導体素子の片側又は両側に保護基板を
    配設固定して形成される半導体装置の保護基板に面取り
    を施す半導体装置の面取り方法であって、（１００）シ
    リコンウェハにより形成された保護基板を用意し、前記
    半導体素子の角部位置に対応する保護基板の領域部分に
    正方形状被エッチングパタンを該正方形状被エッチング
    パタンの一辺が保護基板の＜１１０＞方向に水平となる
    ように、また、被エッチングパタンの隣り合う他辺が保
    護基板の＜１１０＞方向に垂直となるように形成してこ
    の隣り合う正方形状被エッチングパタンを半導体素子の
    輪郭部に対応する線で結んだ第１の被エッチングパタン
    を形成し、然る後にこの第１の被エッチングパタンを含
    む保護基板上にマスク膜を形成して覆い、然る後に前記
    第１の被エッチングパタンの正方形状被エッチングパタ
    ンに重ねて同形状の正方形状被エッチングパタンのみを
    形成した第２の被エッチングパタンを形成し、然る後に
    該第２の被エッチングパタンを異方性エッチングしてエ
    ッチング速度の遅い｛１１１｝結晶面を斜面として露出
    させ、然る後に前記マスク膜を除いて前記第１の被エッ
    チングパタンを露出させ、然る後に該第１の被エッチン
    グパタンを異方性エッチングしてエッチング速度の遅い
    結晶面を前記｛１１１｝結晶面の両サイド稜線部位に斜
    面として露出させ、該結晶面と前記｛１１１｝結晶面と
    を有して形成したエッチング斜面を半導体装置の保護基
    板角部の面取り面とすることを特徴とする半導体装置の
    面取り方法。
12. 【請求項12】 半導体素子の片側又は両側に保護基板を
    配設固定して形成される半導体装置の保護基板に面取り
    を施す半導体装置の面取り方法であって、半導体素子の
    角部位置に対応する保護基板の領域部分と半導体素子の
    角部以外の輪郭部に対応する保護基板の領域部分に被エ
    ッチングパタンを形成し、この被エッチングパタンを異
    方性エッチングして、エッチング速度の遅い結晶面を斜
    面として露出させ、このエッチング斜面を半導体装置の
    保護基板角部および保護基板角部以外の稜線部の面取り
    面とすることを特徴とする半導体装置の面取り方法。
13. 【請求項13】 半導体素子の片側又は両側に保護基板を
    配設固定して形成される半導体装置の保護基板に面取り
    を施す半導体装置の面取り方法であって、（１００）シ
    リコンウェハにより形成された保護基板を用意し、前記
    半導体素子の角部位置に対応する保護基板の領域部分に
    保護基板の＜１１０＞方向に水平な水平線とこの水平線
    に直交する垂直線とによって形成される十字型被エッチ
    ングパタンを該十字型被エッチングパタンの十字型の交
    点が半導体素子の角に対応するように形成し、さらに半
    導体素子の角部以外の輪郭部に対応するように前記十字
    型被エッチングパタンの水平線と垂直線を延長して該水
    平線と垂直線により隣り合う十字型被エッチングパタン
    を結んだ井の字型被エッチングパタンを形成し、この井
    の字型被エッチングパタンを異方性エッチングして、エ
    ッチング速度の遅い結晶面を斜面として露出させ、この
    結晶面のエッチング斜面を半導体装置の保護基板角部と
    角部以外の稜線部の面取り面とすることを特徴とする半
    導体装置の面取り方法。
14. 【請求項14】 保護基板に異方性エッチングによる面取
    りを施した以降に等方性エッチングを施して保護基板の
    稜線部に丸みをつけることを特徴とする請求項８乃至請
    求項13のいずれか１つに記載の半導体装置の面取り方
    法。