JP2001044308A - 光デバイス実装用基板及びその製造方法並びに光モジュール - Google Patents
光デバイス実装用基板及びその製造方法並びに光モジュールInfo
- Publication number
- JP2001044308A JP2001044308A JP21484199A JP21484199A JP2001044308A JP 2001044308 A JP2001044308 A JP 2001044308A JP 21484199 A JP21484199 A JP 21484199A JP 21484199 A JP21484199 A JP 21484199A JP 2001044308 A JP2001044308 A JP 2001044308A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- substrate
- groove
- mounting
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
ーカーとの位置合わせが精度良く作製され、かつ検出精
度の良い位置合わせマーカーを有し、基板と電極の絶縁
性が良く、はんだの流れ出しの心配のない光デバイス実
装用基板及びその製造方法並びに光モジュールを提供す
ること。 【解決手段】 基板1上に、光導波体11を配設する光
導波体用溝14と、光導波体11と光結合させる光素子
12を配設する光素子用凹部9と、光素子12を位置合
わせする凹状マーカー10とを形成して成る光モジュー
ルMとする。
Description
バを含むファイバスタッブ,光ファイバ,光導波路等の
光導波体、及び発光素子や受光素子等の光素子を配置
し、これら光部品を精度よく光学的に結合させることが
可能な光デバイス実装用基板及びその製造方法並びに光
モジュールに関する。
機能化が求められており、それに伴って光送信器や光受
信器等の光デバイスの小型化,高集積化,及び低コスト
化が要望されている。
する目的で、同一基板上に光ファイバや半導体光素子等
の光部品を搭載する技術、いわゆる光ハイブリッド実装
技術やシリコンプラットフォーム等の技術が注目されて
いる。
れた溝に光ファイバを実装し、同一の基板上に形成され
た導体パターンに光素子を実装するだけで、光ファイバ
と光素子とを無調心で位置合わせすることが可能とされ
ている。
るには、例えば基板に形成した光ファイバ搭載用の溝と
光素子搭載用の電極、または光ファイバ搭載用の溝と光
素子搭載用の位置合わせマーカーとが各々高精度に形成
され、且つそれぞれにおける両者の位置関係がサブミク
ロンオーダーの精度で形成されていなければならない。
製方法について、図5に基づき説明する。図5(a)〜
(h)は、それぞれ光ハイブリッド実装基板の製作工程
を説明する平面図である。
を主面とする単結晶のシリコン基板71上にシリコン酸
化膜やシリコン窒化膜等の、シリコンのエッチング液に
対して耐性を有する膜を被着形成し、光導波体の搭載溝
として使用するV溝の形成用フォトマスクを用い、フォ
トリソグラフィにより上記膜をパターニングし、シリコ
ン基板71の露出面71aを有したV溝形成用パターン
72を得る。
用パターン72をマスクとして、水酸化ナトリウム(N
aOH)、水酸化カリウム(KOH)、又は水酸化テト
ラメチルアンモニウム(TMAH)等のエッチング液に
より、図5(a)における露出面71aをエッチング
し、異方性エッチングによりV溝73が形成される。
(b)におけるV溝形成用パターン72をいったん除去
した後に、V溝73を含むシリコン基板71の一主面全
体に、熱酸化法もしくはスパッタ法やプラズマCVD法
等により、シリコン酸化膜やシリコン窒化膜等の保護膜
74を形成する。
電極や光素子実装用マーカーを形成するためのフォトマ
スクを用いることにより、電極形成領域75や光素子実
装用マーカー形成領域76を除く領域にフォトレジスト
77を形成する。
基板71の一主面側の全面に電極材料となる金(Au)
等の金属膜78を蒸着法等により被着形成する。
フ法により図5(d)における電極形成領域75や光素
子実装用マーカー形成領域76を除く領域のフォトレジ
スト77を除去し、後記する光素子搭載部を含む電極パ
ターン79及び光素子実装用マーカー80を形成する。
ターン79の光素子搭載部に半田パターン81を塗布形
成し、最後に、図5(h)に示すように、ダイシングに
よりファイバストッパ溝82、及びシリコン基板71の
端面71aにおいて切断を行うことにより、不図示の光
ファイバを実装するためのV溝83、及び不図示の光素
子を実装するための光素子搭載部(半田パターン81)
を同一のシリコン基板71に形成した光デバイスの実装
基板Jが完成する。
イバ搭載溝であるV溝の形成時に、シリコン基板の端部
等に設けられた位置合わせマーカーと、電極及び光素子
実装用のマーカー形成時に用いるフォトマスクのマーカ
ーとで位置合せを行う。
露光装置自体がサブミクロンオーダーの位置合せが不可
能な場合が多く、たとえそれが可能であったとしても、
V溝が形成されたシリコン基板へフォトレジストを塗布
する際に、V溝周辺のフォトレジストの膜厚分布によ
り、基板に形成されたマーカーの判別が困難となる。
ても、シリコン基板側の位置合せマーカーが種々の製造
プロセスを経ているため、シリコン基板がこれら製造プ
ロセスの熱履歴により反ることがあり、この反りが原因
で位置合わせマーカーそのものが位置ずれを起こす。
のマーカーとの位置合せは非常に困難であったのであ
り、光ファイバと光素子とを無調心で精度良く実装する
ことはできなかった。このため、性能の良い優れた光モ
ジュールを提供することができなかった。
搭載溝の形成と同時に電極及び/又は位置合わせ用マー
カーを作製する方法が提案されている(例えば特開平1
0−170773号公報)が、製造プロセスが上記の従
来方式に比較して煩雑となる。また、煩雑化した製造プ
ロセスにより形成される電極及び/又は位置合わせ用マ
ーカーの積層構造が複雑になるため、マーカーのエッジ
部のゆらぎが大きくなり、画像処理によるマーカーのエ
ッジ部の検出精度が悪くなるため、たとえ高精度にプラ
ットフォームを形成できたとしても、光素子の実装精度
の向上が見込めず、結果として、光導波体と発光素子や
受光素子等の光素子との位置決め精度が劣化し、ひいて
は優れた性能の光モジュールを提供できない。
て、本出願人は光ファイバや光導波路等の光導波体の搭
載溝と光素子の位置合わせ用マーカーとの位置合せが精
度良く作製され、かつ検出精度のよい位置合わせ用マー
カーを有したものも提案されている(特開平11−10
9184号公報)。
合、耐エッチング膜となる2層の膜はシリコンとの選択
比の低いSiO2 膜では不可能である。たとえば、シリ
コンのエッチャントに40〜80℃、30〜45重量%
のKOH水溶液を用いた場合、(100)面を主面とす
るシリコン基板の深さ方向のエッチングレートは15〜
20μm/時間となる。この時、マーカー部に露出する
マスク膜(第1耐エッチング膜)に0.1〜2.0μm
の厚さのSiO2 膜を用いると、SiO2 膜のエッチン
グレートは0.1〜0.2μm/時間なので、最大の膜
厚で最小のエッチングレートであってもエッチング時間
が20時間を超えるとマスク膜であるSiO2 膜がすべ
てエッチングされてしまう。最大20時間のエッチング
では、溝の深さは400μmが限界となり、ファイバス
タッブ用などの深い溝を必要とする場合、耐エッチング
膜としてSiO2 膜は使用できない。そのため、シリコ
ンとの選択比の高い窒化シリコン膜(Si3 N4 膜また
はSiNx 膜)などを選択せざるえず、電極下地膜に絶
縁性の良い熱酸化膜は使用できないので、電極下地膜の
絶縁性に欠ける。
が存在するため、オーバーエッチングにより生じたマス
ク膜のひさし部が割れて付着し、異物として基板表面に
残留しやすい。加えて、電極上に形成したはんだは、光
素子実装時に熱による溶融を行う際、電極パターン部か
ら流出し広がってしまう恐れがある。
れたものであり、光ファイバをスリーブに通したファイ
バスタッブなどの光導波体の搭載溝と光素子の位置合わ
せ用マーカーとの位置合わせが精度良く作製され、かつ
検出精度の良い位置合わせマーカーを有し、基板と電極
の絶縁性が良く、はんだの流れ出しの心配のない光デバ
イス実装用基板及びその製造方法並びに光モジュールを
提供することを目的とする。
に、本発明の光デバイス実装用基板は、基板上に、光導
波体を配設する光導波体用溝と、光導波体と光結合させ
る光素子を配設する光素子用凹部と、光素子を位置合わ
せする凹状マーカーとを形成して成る。特に、少なくと
も光素子用凹部の表面に絶縁膜が被覆されていることを
特徴とする。また、絶縁膜が基板の熱酸化膜であること
を特徴とする。
造方法は、基板の所定表面をエッチング除去することに
より、光導波体を配設する光導波体用溝を形成させる溝
形成領域と、光素子を配設する光素子用凹部を形成させ
る凹状の凹部形成領域と、前記光素子を位置合わせする
凹状マーカーを形成させる凹状のマーカー形成領域とを
(同時的に)作製するようにしたことを特徴とする。
デバイス実装用基板の光導波体用溝に光導波体を、光素
子用凹部に光導波体に光結合させる光素子を各々配設し
て成るものとする。
ついて図面に基づき説明する。
する光モジュールMの斜視図を示す。図1に示すよう
に、光モジュールMは少なくとも表面が絶縁膜で被覆さ
れた光デバイス実装用基板Sと、ファイバスタッブ、光
ファイバ、光導波路等の光導波体11と、この光導波体
11に光結合される光素子である発光素子12と、発光
素子12の出力をモニターして発光素子12へ制御信号
を送出する受光素子13とから主に構成されている。な
お、図1において詳細な電極パターンについては図示を
省略しているが、発光素子12と受光素子13とはそれ
ぞれ外部回路に電気的に接続されているものとする。
晶シリコン等から成る基板1に光導波体11の載置に適
当な深さ(0.1〜0.8mm)を有する光導波体用溝
14が形成され、発光素子12や受光素子13等の光素
子を配設するための光素子用凹部9(深さ0.1〜3μ
m)、この光素子用凹部9内に光素子を搭載するための
電極パターン5、及び複数の凹状マーカー10(深さ
0.1〜3μm、幅2〜50μm)等がそれぞれ形成さ
れている。
1の光軸に対応する光導波体用溝14の中心線Lに対し
て所定距離隔てて形成されている。図2に図1における
凹状マーカー10の拡大図を示す。図2に示すように、
凹状マーカー10は十字形を成す段差10aで示してい
るが、形状はこれに限定されるものではなく、光素子の
実装時に位置決めが容易なようにエッジ部が形成された
形状であれば、例えば矩形状や各種多角形状、円形状等
としてもよい。
膜パターンによるマーカーでは、製造プロセスが複雑で
あったため、特にマーカーのエッジ部でのゆらぎが大き
く、高精度にエッジ部の検出ができなかったが、本発明
では、基板をエッチング等することにより得られた段差
を利用した凹状マーカーとするので、エッジ部の直線性
が良好であり、これを高精度に検出できる。また、画像
処理に適したエッジの高精度の検出が可能となるよう
に、段差の深さ(凹部の深さ)も任意に決定できる。さ
らに、電極部はマーカーの段差と同様、基板主面に対し
ある深さ深くなっており、この段差により光素子実装時
のはんだの流出を極力防止することができる。
の製造方法について図3及び図4に基づき説明する。
実装基板の作製工程を模式的に説明する平面図であり、
図4(a)〜(f)はそれぞれ図3(a)〜(f)の断
面図であり、図4(a)は図3(a)のA−A線断面
図、図4(b)は図3(b)のB−B線断面図、図4
(c)は図3(c)のC−C線断面図、図4(d)は図
3(d)のD−D線断面図、図4(e)は図3(e)の
E−E線断面図、図4(f)は図3(f)のF−F線断
面図である。
ッチングが可能な主面が(100)面の単結晶シリコン
から成る基板1を用意し、熱酸化法,スパッタ法,プラ
ズマCVD法,LP−CVD法等、もしくはそれらを組
み合わせた薄膜形成法により、基板1の一主面全面に第
1の耐エッチング膜(例えば、窒化シリコン(Si
Nx )膜)2を厚さ0.1〜1μmで形成する。その
後、光導波体11を搭載するための光導波体用溝形成用
パターン、光素子搭載用の凹状マーカーパターン、及び
光素子用凹部形成パターンが形成された1枚のフォトマ
スクを用いて、第1の耐エッチング膜2に光導波体11
を搭載するための光導波体用溝を形成する第1の溝形成
領域(開口2aの領域)、凹状のマーカー形成領域(開
口2bの領域)、及び光素子搭載用の凹部形成領域(開
口2cの領域)に同時的に開口が生じるように、フォト
リソグラフィーとエッチングを施し、第1の耐エッチン
グ膜2の厚さ以上にエッチングを行い、基板に段差をつ
ける。ここで、エッチングは例えばRIE(反応性イオ
ンエッチング)により行うものとする。また、この時の
段差の深さから第1の耐エッチング膜2の厚さを差し引
いたものが、最終的に光素子搭載用の凹状マーカー1
0、及び光素子用凹部9となる。
に、LP−CVD、プラズマCVD法等により第2の耐
エッチング膜(例えば、窒化シリコン(Si3 N4 等の
SiNx )膜)3を凹部形成領域とマーカー形成領域と
を覆うように厚さ0.1〜2μmで形成する。その後、
フォトリソグラフィー及びエッチングにより、上記にお
いて形成した光素子搭載用のマーカー形成領域と凹部形
成領域を含む領域に第2の耐エッチング膜を残し、第1
の溝形成領域を覆っている第2の耐エッチング膜を除去
する。
に、溶液温度40〜80℃、30〜45重量%のKOH
水溶液を用い、基板1の結晶面のエッチングレートの差
を利用して、エッチングレートの小さい(111)面が
溝の側面(基板1の表面に対して約55°の傾斜面)に
あらわれた光導波体用溝1a(第2の溝形成領域)を形
成する。なお、マーカー形成領域及び凹形成領域は上部
に第2の耐エッチング膜3が存在するためエッチングさ
れない。
うに、第1の耐エッチング膜2及び第2の耐エッチング
膜3をエッチングにより除去した後、光導波体用溝1a
の段差部を含む基板1の表面に基板1を熱酸化により得
られる熱酸化膜(例えば、SiO2 膜)に代表される絶
縁膜を0.5〜2μmの厚みに形成する。
うに、光導波体用溝1aの段差部を含む基板1の全面に
フォトレジストを塗布し、上記フォトマスクを用いて作
製した領域に正確に位置合わせして、電極パターンを形
成する領域に開口を有するフォトリソグラフィによりフ
ォトレジストパターンを形成し、リフトオフ法により電
極パターン5を形成する。この時電極パターン5は、電
極材料であるAu/Pt/Ti,Au/Pt/TiN/
Ti,Au/Ti,Au/Ni/Cr,またはAu/C
r等を、電子ビーム蒸着法やスパッタ法などの薄膜形成
法により厚さ0.2〜1μm 程度に成膜する。なお、上
記電極材料は上層/下層の順で表記している。
形成し、最後に、図3(f),図4(f)に示すよう
に、基板1の端部の切断や電極パターン5と光導波体用
溝14との間の溝切りをダイシングにより行い、基板1
の端面1b及び光導波体ストッパ(光導波体11が光フ
ァイバの場合ファイバストッパという)の溝7を形成し
て、光デバイス実装基板Sが作製される。なお、本実施
形態では、基板の表面が絶縁膜で覆われている例につい
て説明したが、この絶縁膜は少なくとも光素子用凹部の
表面に覆われていればよいものとする。
された光導波体用溝14に例えば光ファイバを搭載し、
電極パターン5上に形成した半田6の上に半導体レーザ
素子等の光素子を凹状マーカー10を目印(基準点)と
して搭載するだけで、光ファイバと光素子との光結合が
非常に精度よく行うことが可能となる。これにより高精
度なパッシブアライメントが実現された光モジュールを
完成させることができる。この場合の精度は、従来の誤
差(±0.2〜±1.5μm )に比して殆ど誤差の無い
程の正確な位置合わせを実現することができる。
成前においては例えばスピンコートを行い、光導波体用
溝形成後においては例えばスプレーコート法を用いるこ
とにより、フォトレジストを均一に塗布形成させること
ができる。また、凹状マーカーの形状については、上記
例に限定されるものではない。また、光ファイバの代わ
りに基板の表層に導波路が形成された光導波路等の光導
波体を設けてもよく、また、光素子は発光素子だけ、受
光素子だけであってもよい。また、光デバイス実装基板
Sはシリコン単結晶以外に、GaAs単結晶、水晶、樹
脂、セラミックス等でも使用可能であるが、光導波体用
溝を異方性エッチングにより位置精度良く形成しやすい
点でシリコン単結晶が好ましい。
導波体用溝の作製を行った場合を示したが、先に電極パ
ターンの形成を行い、次に光導波体用溝の作製を行うよ
うにしてもよい。この方法によっても上記の場合と同様
な効果を奏することができ、リフトオフが容易かつ迅速
に行えるという利点がある。
れるものではなく、本発明の要旨を逸脱しない範囲内で
適宜変更することが可能である。
第1の溝形成用領域、凹部形成領域、及びマーカー形成
領域を同一製造プロセスにて精度良く形成することがで
き、従来のような煩雑な位置合わせを不要とし、且つそ
の精度をサブミクロンオーダーで形成することが可能と
なり、光デバイス実装基板を迅速かつ高精度に提供する
ことができる。
凹状マーカーは、基板の凹部(段差)を利用しているの
で、エッジ部が製造プロセスで変形することがなく、し
かも画像処理に好適なコントラストを生じさせることが
可能となるので、凹状マーカーの検出精度を向上させる
ことができ、光導波体と光素子のトータルの実装精度を
飛躍的に向上させることができる。
様、基板主面よりも所定深さ深くなっているので、光素
子実装時に熱等によりはんだが流出し周辺に広がること
を極力防止できる。また、光素子用凹部の表面は絶縁膜
で覆われる構成であるので、例えば光素子用の電極パタ
ーンは熱酸化膜上に形成することが可能であり、これに
よる絶縁を良好とすることができる。
結合されることにより、性能の非常に優れた光モジュー
ルを提供することができる。
ュールの一実施形態を説明する斜視図である。
る。
デバイス実装基板の作製工程の一例を説明する平面図で
ある。
(f)における断面図である。
実装基板の作製工程を説明する平面図である。
Claims (5)
- 【請求項1】 基板上に、光導波体を配設する光導波体
用溝と、前記光導波体と光結合させる光素子を配設する
光素子用凹部と、前記光素子を位置合わせする凹状マー
カーとを形成して成る光デバイス実装用基板。 - 【請求項2】 少なくとも前記光素子用凹部の表面に絶
縁膜が被覆されていることを特徴とする請求項1に記載
の光デバイス実装用基板。 - 【請求項3】 前記絶縁膜が前記基板の熱酸化膜である
ことを特徴とする請求項2に記載の光デバイス実装用基
板。 - 【請求項4】 基板の所定表面をエッチング除去するこ
とにより、光導波体を配設する光導波体用溝を形成させ
る溝形成領域と、光素子を配設する光素子用凹部を形成
させる凹状の凹部形成領域と、前記光素子を位置合わせ
する凹状マーカーを形成させる凹状のマーカー形成領域
とを作製するようにしたことを特徴とする光デバイス実
装用基板の製造方法。 - 【請求項5】 請求項1に記載の光デバイス実装用基板
の光導波体用溝に光導波体を、光素子用凹部に前記光導
波体に光結合させる光素子を各々配設して成る光モジュ
ール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21484199A JP2001044308A (ja) | 1999-07-29 | 1999-07-29 | 光デバイス実装用基板及びその製造方法並びに光モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21484199A JP2001044308A (ja) | 1999-07-29 | 1999-07-29 | 光デバイス実装用基板及びその製造方法並びに光モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001044308A true JP2001044308A (ja) | 2001-02-16 |
Family
ID=16662439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21484199A Pending JP2001044308A (ja) | 1999-07-29 | 1999-07-29 | 光デバイス実装用基板及びその製造方法並びに光モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001044308A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005049389A (ja) * | 2003-07-29 | 2005-02-24 | Toshiba Corp | コネクタ型光モジュール |
-
1999
- 1999-07-29 JP JP21484199A patent/JP2001044308A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005049389A (ja) * | 2003-07-29 | 2005-02-24 | Toshiba Corp | コネクタ型光モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11109184A (ja) | 光デバイス実装用基板及び光モジュール | |
US6458494B2 (en) | Etching method | |
JPH06275870A (ja) | 光結合部材の製造方法および光結合用部材 | |
KR100456672B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
JP3931703B2 (ja) | 光学素子搭載基板及びその製造方法 | |
KR20040013694A (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
EP1211532A2 (en) | Optical device for mounting optical elements | |
JP2002169064A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
JPH07151940A (ja) | 光結合構造とその製造方法 | |
JPH07168066A (ja) | 単結晶基体に取り付けられて電気・光トランスデューサに光学的に結合する方法 | |
JP2001044308A (ja) | 光デバイス実装用基板及びその製造方法並びに光モジュール | |
JP3838718B2 (ja) | 光デバイス実装基板の作製方法および光モジュールの作製方法 | |
KR100524672B1 (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
JP2006128655A (ja) | センサーチップおよびその製造方法 | |
US8926848B2 (en) | Through hole forming method | |
JP4471508B2 (ja) | 光部品実装用基板の製造方法 | |
JP4039367B2 (ja) | 光素子実装基板の製造方法 | |
JP2001015814A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
US6448505B1 (en) | Substrate for mounting an optical component, a method for producing the same, and an optical module using the same | |
JP2001242349A (ja) | 光部品実装用基板およびそれを用いた光モジュール | |
JPH06160676A (ja) | 半導体レーザモジュールの製造方法 | |
JP2002107584A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
JPH10206699A (ja) | 光伝送モジュール用基板およびその製造方法ならびに光伝送モジュール | |
JP4671480B2 (ja) | 光実装基板の製造方法及び光モジュールの製造方法 | |
JP2003114366A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |