JP2002107584A - 光部品実装用基板及びその製造方法並びに光モジュール - Google Patents
光部品実装用基板及びその製造方法並びに光モジュールInfo
- Publication number
- JP2002107584A JP2002107584A JP2000299899A JP2000299899A JP2002107584A JP 2002107584 A JP2002107584 A JP 2002107584A JP 2000299899 A JP2000299899 A JP 2000299899A JP 2000299899 A JP2000299899 A JP 2000299899A JP 2002107584 A JP2002107584 A JP 2002107584A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- substrate
- semiconductor element
- electrode pad
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【課題】 光半導体素子と光ファイバの光結合効率を向
上し得る、Ｖ溝とはんだダムの自己整列型の光部品実装
用基板およびその製造方法並びに光モジュールを提供す
ること。 【解決手段】 基板１上に、光導波体９を配設する搭載
溝２、及び光導波体９に光接続させる光半導体素子１０
を配設する電極パッド５がそれぞれ形成されており、基
板１に光半導体素子１０の外形より広い凹部３が形成さ
れているとともに、該凹部３内に電極パッド５の一部が
形成されていることを特徴とする。
上し得る、Ｖ溝とはんだダムの自己整列型の光部品実装
用基板およびその製造方法並びに光モジュールを提供す
ること。 【解決手段】 基板１上に、光導波体９を配設する搭載
溝２、及び光導波体９に光接続させる光半導体素子１０
を配設する電極パッド５がそれぞれ形成されており、基
板１に光半導体素子１０の外形より広い凹部３が形成さ
れているとともに、該凹部３内に電極パッド５の一部が
形成されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は光半導体素子や光導
波体等の光部品を基板上に配設するための光部品実装用
基板及びその製造方法並びに光モジュールに関する。
波体等の光部品を基板上に配設するための光部品実装用
基板及びその製造方法並びに光モジュールに関する。
【０００２】
【従来の技術】近年、ＣＡＴＶや公衆通信の分野におい
て、光ファイバー通信の実用化が始まっている。シリコ
ン基板を用いた光部品実装用基板（サブマウント、シリ
コンプラットフォームともいう）上で、光半導体素子と
光ファイバを機械的精度のみで高精度に位置決め実装す
る技術を用いた光モジュールが盛んに開発されている。
て、光ファイバー通信の実用化が始まっている。シリコ
ン基板を用いた光部品実装用基板（サブマウント、シリ
コンプラットフォームともいう）上で、光半導体素子と
光ファイバを機械的精度のみで高精度に位置決め実装す
る技術を用いた光モジュールが盛んに開発されている。
【０００３】このシリコン基板は、光ファイバを配設す
るためのＶ溝と、光半導体素子を配設・固定するための
はんだバンプが形成されており、通常、レーザーダイオ
ード等の光半導体素子と光ファイバを光結合させた時、
光半導体素子の導波路と光ファイバの光軸が、水平及び
垂直方向に±１．０μｍ以下の精度で一直線に整列させ
なければ損失が大きくなるため、Ｖ溝とはんだバンプの
相対位置が高精度である必要がある。
るためのＶ溝と、光半導体素子を配設・固定するための
はんだバンプが形成されており、通常、レーザーダイオ
ード等の光半導体素子と光ファイバを光結合させた時、
光半導体素子の導波路と光ファイバの光軸が、水平及び
垂直方向に±１．０μｍ以下の精度で一直線に整列させ
なければ損失が大きくなるため、Ｖ溝とはんだバンプの
相対位置が高精度である必要がある。
【０００４】以下に、従来例について図６（ａ）〜
（ｄ）を用い、詳しく説明する。
（ｄ）を用い、詳しく説明する。
【０００５】まず図６（ａ）に示すように、シリコン基
板５１の表面に第１絶縁膜５２が形成され、その後に、
第１絶縁膜５２上に所定の形状の電極パッド５３が形成
される。次に、図６（ｂ）に示すように、第１絶縁膜５
２と電極パッド５３の上部に第２絶縁膜５４を形成し、
電極パッド５３内の周囲と所定部分が重畳されず、第２
絶縁膜５４を除去して電極パッド５３を露出させた第１
開口部５８と、第１開口部５８と重畳されず、第１及び
第２絶縁膜５２，５４を除去してシリコン基板５１を露
出させた第２開口部５９を形成する。なお、５５は感光
膜である。次に、図６（ｃ）に示すように、第１及び第
２絶縁膜５２，５４をエッチングマスクに利用して、シ
リコン基板５１を露出させた第２開口部５９にＶ溝５６
を形成する。最後に、図６（ｄ）に示すように、電極パ
ッド５３が露出した第１開口部５８の上部にはんだバン
プ５７を形成する。
板５１の表面に第１絶縁膜５２が形成され、その後に、
第１絶縁膜５２上に所定の形状の電極パッド５３が形成
される。次に、図６（ｂ）に示すように、第１絶縁膜５
２と電極パッド５３の上部に第２絶縁膜５４を形成し、
電極パッド５３内の周囲と所定部分が重畳されず、第２
絶縁膜５４を除去して電極パッド５３を露出させた第１
開口部５８と、第１開口部５８と重畳されず、第１及び
第２絶縁膜５２，５４を除去してシリコン基板５１を露
出させた第２開口部５９を形成する。なお、５５は感光
膜である。次に、図６（ｃ）に示すように、第１及び第
２絶縁膜５２，５４をエッチングマスクに利用して、シ
リコン基板５１を露出させた第２開口部５９にＶ溝５６
を形成する。最後に、図６（ｄ）に示すように、電極パ
ッド５３が露出した第１開口部５８の上部にはんだバン
プ５７を形成する。
【０００６】ここで、第２開口部５９は第２絶縁膜５４
にて形成されており、電極と絶縁膜ははんだの濡れ性の
違いにより、はんだの流れ防止機能（以下はんだダム）
として作用する。従って、Ｖ溝形成のための第１開口部
とはんだバンプの位置決め用である第2開口部を同時に
形成することによって、光半導体素子と光ファイバの光
軸を高精度に整列することが可能となる。（特許公報第
２９５０７６７号参照）
にて形成されており、電極と絶縁膜ははんだの濡れ性の
違いにより、はんだの流れ防止機能（以下はんだダム）
として作用する。従って、Ｖ溝形成のための第１開口部
とはんだバンプの位置決め用である第2開口部を同時に
形成することによって、光半導体素子と光ファイバの光
軸を高精度に整列することが可能となる。（特許公報第
２９５０７６７号参照）
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
製造方法では上記の通り非常に複雑なプロセスを必要と
する上、電極パッド形成後に異方性エッチングを行うた
め、Ｖ溝形成時に基板表面と電極パッドの界面、２層構
造の第１と第2絶縁膜の界面や電極パッドと第２絶縁膜
の界面にエッチャントが侵入し、密着性の問題から膜剥
離が生じたり、電極パッドや絶縁膜の下部にエッチピッ
トが発生する等、はんだダムの形状が崩れる問題があ
る。このことにより、はんだバンプが電極パッドよりは
み出してしまい他の部分と接触してショートしたり、ま
た光半導体素子の配設位置がずれてしまい、光半導体素
子と光ファイバ間の光結合効率が低下するという問題点
があった。
製造方法では上記の通り非常に複雑なプロセスを必要と
する上、電極パッド形成後に異方性エッチングを行うた
め、Ｖ溝形成時に基板表面と電極パッドの界面、２層構
造の第１と第2絶縁膜の界面や電極パッドと第２絶縁膜
の界面にエッチャントが侵入し、密着性の問題から膜剥
離が生じたり、電極パッドや絶縁膜の下部にエッチピッ
トが発生する等、はんだダムの形状が崩れる問題があ
る。このことにより、はんだバンプが電極パッドよりは
み出してしまい他の部分と接触してショートしたり、ま
た光半導体素子の配設位置がずれてしまい、光半導体素
子と光ファイバ間の光結合効率が低下するという問題点
があった。
【０００８】そこで本発明では、光半導体素子と光ファ
イバの光結合効率を向上し得る、Ｖ溝とはんだダムの自
己整列型の光部品実装用基板およびその製造方法並びに
光モジュールを提供することを目的とする。
イバの光結合効率を向上し得る、Ｖ溝とはんだダムの自
己整列型の光部品実装用基板およびその製造方法並びに
光モジュールを提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の光部品実装用基板は、基板上に、光導波
体を配設する搭載溝、及び前記光導波体に光接続させる
光半導体素子を配設する電極パッドがそれぞれ形成され
ており、前記基板に前記光半導体素子の外形より広い凹
部が形成されているとともに、該凹部内に前記電極パッ
ドの一部が形成されていることを特徴とする。
めに、本発明の光部品実装用基板は、基板上に、光導波
体を配設する搭載溝、及び前記光導波体に光接続させる
光半導体素子を配設する電極パッドがそれぞれ形成され
ており、前記基板に前記光半導体素子の外形より広い凹
部が形成されているとともに、該凹部内に前記電極パッ
ドの一部が形成されていることを特徴とする。
【００１０】また、前記搭載溝及び前記凹部は異方性エ
ッチングにより形成されていることを特徴とする。さら
に、前記凹部内の電極パッド上に、はんだバンプが形成
されていることを特徴とする。
ッチングにより形成されていることを特徴とする。さら
に、前記凹部内の電極パッド上に、はんだバンプが形成
されていることを特徴とする。
【００１１】また、本発明の光部品実装用基板の製造方
法は、光導波体を配設する搭載溝、及び前記光導波体に
光接続させる光半導体素子を配設する電極パッドをそれ
ぞれ形成した光部品実装用基板の製造方法であって、前
記基板上に前記搭載溝の形成領域、及び前記光半導体素
子の外形より広い凹部の形成領域を同時に形成する工程
と、前記搭載溝の形成領域及び前記凹部の形成領域をエ
ッチングし前記搭載溝及び前記凹部を形成する工程と、
少なくとも前記凹部内に電極パッドを形成する工程とを
含むことを特徴とする。
法は、光導波体を配設する搭載溝、及び前記光導波体に
光接続させる光半導体素子を配設する電極パッドをそれ
ぞれ形成した光部品実装用基板の製造方法であって、前
記基板上に前記搭載溝の形成領域、及び前記光半導体素
子の外形より広い凹部の形成領域を同時に形成する工程
と、前記搭載溝の形成領域及び前記凹部の形成領域をエ
ッチングし前記搭載溝及び前記凹部を形成する工程と、
少なくとも前記凹部内に電極パッドを形成する工程とを
含むことを特徴とする。
【００１２】さらに、本発明の光モジュールは、上記光
部品実装用基板の搭載溝に光導波体を、前記凹部内の電
極パッドに光半導体素子をそれぞれ配設してなる。
部品実装用基板の搭載溝に光導波体を、前記凹部内の電
極パッドに光半導体素子をそれぞれ配設してなる。
【００１３】例えば、光導波体を配設するためのＶ溝、
及び光半導体素子を配設・接続するための電極パッドが
形成されている光部品実装用基板において、前記光半導
体素子配設部の直下の基板表面に、配設する光半導体素
子の外形寸法より開口部の大きい凹状のキャビティが形
成されていることを特徴とする。ここで、基板は異方性
エッチングが可能な材料からなり、Ｖ溝及びキャビティ
を異方性エッチングで形成したことを特徴とする。
及び光半導体素子を配設・接続するための電極パッドが
形成されている光部品実装用基板において、前記光半導
体素子配設部の直下の基板表面に、配設する光半導体素
子の外形寸法より開口部の大きい凹状のキャビティが形
成されていることを特徴とする。ここで、基板は異方性
エッチングが可能な材料からなり、Ｖ溝及びキャビティ
を異方性エッチングで形成したことを特徴とする。
【００１４】また、前記電極パッドが、前記キャビティ
の底面から前記光部品実装用基板の表面に連続して形成
されており、前記キャビティ内の電極パッド上に、光半
導体素子を配設・固定するためのはんだバンプが形成さ
れている。
の底面から前記光部品実装用基板の表面に連続して形成
されており、前記キャビティ内の電極パッド上に、光半
導体素子を配設・固定するためのはんだバンプが形成さ
れている。
【００１５】さらに、例えば本発明による光部品実装用
基板の製造方法は、基板上に前記Ｖ溝と前記キャビティ
の双方の溝を形成する領域を露出させるマスクパターン
を一枚のフォトマスクに配置し一度に形成する工程と、
一方の溝領域のみを耐エッチング膜で保護し他方の溝を
異方性エッチングにて形成、それを交互に行い双方の溝
を形成する工程と、エッチングマスクを除去後に絶縁膜
を形成する工程と、前記絶縁膜上に所定の形状の電極パ
ッドを形成する工程と、前記電極パッド上に所定の形状
のはんだバンプを形成する工程とを具備することを特徴
とする。
基板の製造方法は、基板上に前記Ｖ溝と前記キャビティ
の双方の溝を形成する領域を露出させるマスクパターン
を一枚のフォトマスクに配置し一度に形成する工程と、
一方の溝領域のみを耐エッチング膜で保護し他方の溝を
異方性エッチングにて形成、それを交互に行い双方の溝
を形成する工程と、エッチングマスクを除去後に絶縁膜
を形成する工程と、前記絶縁膜上に所定の形状の電極パ
ッドを形成する工程と、前記電極パッド上に所定の形状
のはんだバンプを形成する工程とを具備することを特徴
とする。
【００１６】従って、本発明による光部品実装用基板に
光導波体及び光半導体素子を配設することにより、光結
合効率の優れた光モジュールを提供することが可能であ
る。
光導波体及び光半導体素子を配設することにより、光結
合効率の優れた光モジュールを提供することが可能であ
る。
【００１７】
【発明の実施の形態】以下に、本発明の実施形態につい
て模式的に図示した図面に基づいて詳細に説明する。
て模式的に図示した図面に基づいて詳細に説明する。
【００１８】図１に示すように、本発明による光部品実
装用基板Ｓ１は、単結晶シリコン等の異方性エッチング
可能な材料で構成された基板１上に、光導波体である後
記する光ファイバを配設するための断面Ｖ字状の搭載溝
２と、後記する発光素子及び受光素子である光半導体素
子を配設する位置に、光半導体素子の外形寸法より大き
な開口部を有した凹部であるキャビティ３を形成してい
る。また、そのキャビティ３の周囲には前記光半導体素
子を位置合わせして配設するための位置決めマーカー４
が異方性エッチングにより凹状に形成されている。さら
に、キャビティ３から基板１の表面に連続する形で前記
光半導体素子を配設・接続する電極パッド５が形成さ
れ、前記キャビティ３内の底部に形成された電極パッド
５上に前記光半導体素子を配設・固定するはんだバンプ
６が形成されている。なお、図中７は光ファイバの先端
を当接させて位置決めするストッパー溝であり、８は光
路のけられを防ぐ光路溝である。
装用基板Ｓ１は、単結晶シリコン等の異方性エッチング
可能な材料で構成された基板１上に、光導波体である後
記する光ファイバを配設するための断面Ｖ字状の搭載溝
２と、後記する発光素子及び受光素子である光半導体素
子を配設する位置に、光半導体素子の外形寸法より大き
な開口部を有した凹部であるキャビティ３を形成してい
る。また、そのキャビティ３の周囲には前記光半導体素
子を位置合わせして配設するための位置決めマーカー４
が異方性エッチングにより凹状に形成されている。さら
に、キャビティ３から基板１の表面に連続する形で前記
光半導体素子を配設・接続する電極パッド５が形成さ
れ、前記キャビティ３内の底部に形成された電極パッド
５上に前記光半導体素子を配設・固定するはんだバンプ
６が形成されている。なお、図中７は光ファイバの先端
を当接させて位置決めするストッパー溝であり、８は光
路のけられを防ぐ光路溝である。
【００１９】ここで、搭載溝２、キャビティ３、及び位
置決めマーカー４は、基板１の対しアルカリ水溶液を用
いた異方性エッチングにより形成した溝であり、これら
全てを同一フォトマスクを用いたフォトリソグラフィ技
術により高精度に形成したものである。
置決めマーカー４は、基板１の対しアルカリ水溶液を用
いた異方性エッチングにより形成した溝であり、これら
全てを同一フォトマスクを用いたフォトリソグラフィ技
術により高精度に形成したものである。
【００２０】本発明による光部品実装用基板Ｓ１のキャ
ビティ３の形状について図２（ａ）〜（ｂ）を用い説明
する。図２（ａ）に示すように、例えば光半導体素子１
０の外形寸法Ｌよりキャビティ３の底面Ｄ２が大きい場
合は、光半導体素子１０がキャビティ３の底面に配設さ
れ、図２（ｂ）に示すように、光半導体素子１０の寸法
Ｌよりキャビティ３の開口部Ｄ１が大きく、且つキャビ
ティ３の底面Ｄ２が小さい場合は、光半導体素子１０が
キャビティ３の斜面３ａに当接して配設されるため、光
半導体素子１０の底面とキャビティ３の底面からなるは
んだバンプ６の厚みｔを確保しながら、開口部Ｄ１の寸
法制御のみで半導体素子１０の高さ制御も容易に可能と
なる。ここで、はんだバンプ６の厚みｔも異方性エッチ
ングの時間管理によりキャビティ３の深さを変えること
で容易に制御可能である。
ビティ３の形状について図２（ａ）〜（ｂ）を用い説明
する。図２（ａ）に示すように、例えば光半導体素子１
０の外形寸法Ｌよりキャビティ３の底面Ｄ２が大きい場
合は、光半導体素子１０がキャビティ３の底面に配設さ
れ、図２（ｂ）に示すように、光半導体素子１０の寸法
Ｌよりキャビティ３の開口部Ｄ１が大きく、且つキャビ
ティ３の底面Ｄ２が小さい場合は、光半導体素子１０が
キャビティ３の斜面３ａに当接して配設されるため、光
半導体素子１０の底面とキャビティ３の底面からなるは
んだバンプ６の厚みｔを確保しながら、開口部Ｄ１の寸
法制御のみで半導体素子１０の高さ制御も容易に可能と
なる。ここで、はんだバンプ６の厚みｔも異方性エッチ
ングの時間管理によりキャビティ３の深さを変えること
で容易に制御可能である。
【００２１】また、キャビティ３の深さは、基板１の主
面から少なくとも電極パッド５の厚みより深くなるよう
に形成されている。その理由は、キャビティ３の深さが
電極パッド５の厚みより浅いと、光半導体素子を配設・
固定する際のはんだバンプ溶融時に、はんだバンプがキ
ャビティ３の外へ流れ出てしまうためである。一般的に
電極パッド５の厚みが０．３〜１．０μｍで、はんだバ
ンプ６の厚みが〜５．０μｍであるため、キャビティ３
の深さは０．３〜６．０μｍが好ましい。さらには、一
般的に配設する発光素子の発光点が素子上面から４μｍ
程度の所にあるため、フェイスダウン実装を考慮しキャ
ビティ３の深さは４μｍ以下が望ましい。
面から少なくとも電極パッド５の厚みより深くなるよう
に形成されている。その理由は、キャビティ３の深さが
電極パッド５の厚みより浅いと、光半導体素子を配設・
固定する際のはんだバンプ溶融時に、はんだバンプがキ
ャビティ３の外へ流れ出てしまうためである。一般的に
電極パッド５の厚みが０．３〜１．０μｍで、はんだバ
ンプ６の厚みが〜５．０μｍであるため、キャビティ３
の深さは０．３〜６．０μｍが好ましい。さらには、一
般的に配設する発光素子の発光点が素子上面から４μｍ
程度の所にあるため、フェイスダウン実装を考慮しキャ
ビティ３の深さは４μｍ以下が望ましい。
【００２２】次に、本発明による光部品実装用基板Ｓ１
の製造方法について、模式的に図示した図３（ａ）〜
（ｅ）を用いて説明する。まず、図３（ａ）に示すよう
に、基板１の表面にシリコン窒化膜やシリコン酸化膜等
をＣＶＤ法、又は熱酸化法等を用いエッチングマスク膜
２１を形成する。次に、フォトリソグラフィ技術を用い
て、一枚のフォトマスクにより、光導波体を配設するた
めのＶ溝（搭載溝）の開口部２２と光半導体素子を配設
するための凹部であるキャビティとなる開口部２３を形
成する。このようにして、搭載溝の形成領域、及び光半
導体素子の外形より広い凹部の形成領域を同時に形成す
る。
の製造方法について、模式的に図示した図３（ａ）〜
（ｅ）を用いて説明する。まず、図３（ａ）に示すよう
に、基板１の表面にシリコン窒化膜やシリコン酸化膜等
をＣＶＤ法、又は熱酸化法等を用いエッチングマスク膜
２１を形成する。次に、フォトリソグラフィ技術を用い
て、一枚のフォトマスクにより、光導波体を配設するた
めのＶ溝（搭載溝）の開口部２２と光半導体素子を配設
するための凹部であるキャビティとなる開口部２３を形
成する。このようにして、搭載溝の形成領域、及び光半
導体素子の外形より広い凹部の形成領域を同時に形成す
る。
【００２３】次に、図３（ｂ）に示すように、Ｖ溝開口
部２２を耐エッチング膜２４で保護し、キャビティ２５
を異方性エッチングにて形成する。続いて同様に図３
（ｃ）に示すように、キャビティ２５を耐エッチング膜
２６で保護し、Ｖ溝開口部２２の耐エッチング膜２４を
除去し、Ｖ溝２７を異方性エッチングにより形成する。
このようにして、搭載溝の形成領域及び凹部の形成領域
をエッチングし搭載溝及び凹部を形成する。
部２２を耐エッチング膜２４で保護し、キャビティ２５
を異方性エッチングにて形成する。続いて同様に図３
（ｃ）に示すように、キャビティ２５を耐エッチング膜
２６で保護し、Ｖ溝開口部２２の耐エッチング膜２４を
除去し、Ｖ溝２７を異方性エッチングにより形成する。
このようにして、搭載溝の形成領域及び凹部の形成領域
をエッチングし搭載溝及び凹部を形成する。
【００２４】次に、図３（ｄ）に示すように、基板表面
の耐エッチング膜２６及びエッチングマスク膜２１を除
去した後に、基板１の表面にシリコン窒化膜やシリコン
酸化膜等をＣＶＤ法、又は熱酸化法等を用い絶縁膜２８
を形成する。最後に、図３（ｅ）に示すように、マスク
合わせによるフォトリソグラフィ技術を用い、蒸着法や
スパッタ法でＴｉ／Ｐｔ／ＡｕやＣｒ／Ａｕ等の電極パ
ッド２９を所定の形状に形成する。このようにして、少
なくとも凹部内に電極パッドを形成する。同様にして、
キャビティ内底部の電極パッド上にＡｕ−Ｓｎ等のはん
だパッド３０を形成する。
の耐エッチング膜２６及びエッチングマスク膜２１を除
去した後に、基板１の表面にシリコン窒化膜やシリコン
酸化膜等をＣＶＤ法、又は熱酸化法等を用い絶縁膜２８
を形成する。最後に、図３（ｅ）に示すように、マスク
合わせによるフォトリソグラフィ技術を用い、蒸着法や
スパッタ法でＴｉ／Ｐｔ／ＡｕやＣｒ／Ａｕ等の電極パ
ッド２９を所定の形状に形成する。このようにして、少
なくとも凹部内に電極パッドを形成する。同様にして、
キャビティ内底部の電極パッド上にＡｕ−Ｓｎ等のはん
だパッド３０を形成する。
【００２５】上記のようにして作製した光部品実装用基
板Ｓ１を用い、光導波体及び光半導体素子を配設して光
モジュールとすることができる。すなわち、図４に示す
ように、光部品実装用基板の前方の電極パッド５に発光
素子１０を配設し、キャビティ３の周囲に形成された電
極パッド５と発光素子１０の上面電極とをボンディング
ワイヤで接続し、同様にして後方の電極パッド５に発光
素子１０の出射光をモニターしそれを制御するための受
光素子１１を配置・接続している。そして、搭載溝２に
発光素子１０に光結合させる光ファイバ９を配置し接着
剤で固定し光モジュールＭ１とすることができる。
板Ｓ１を用い、光導波体及び光半導体素子を配設して光
モジュールとすることができる。すなわち、図４に示す
ように、光部品実装用基板の前方の電極パッド５に発光
素子１０を配設し、キャビティ３の周囲に形成された電
極パッド５と発光素子１０の上面電極とをボンディング
ワイヤで接続し、同様にして後方の電極パッド５に発光
素子１０の出射光をモニターしそれを制御するための受
光素子１１を配置・接続している。そして、搭載溝２に
発光素子１０に光結合させる光ファイバ９を配置し接着
剤で固定し光モジュールＭ１とすることができる。
【００２６】かくして、本発明による光部品実装用基板
によれば、光半導体素子を配設する位置に光半導体素子
の寸法より開口部の大きい凹状のキャビティを形成し、
前記キャビティ内にはんだバンプを形成しているため、
はんだパンプの溶融時にキャビティの側面が壁となり、
はんだダムとして作用する。そのためにはんだが流れ出
し他の部分と接触してショートしたり、光半導体素子の
配設位置がずれてしまうという問題を防止できる。
によれば、光半導体素子を配設する位置に光半導体素子
の寸法より開口部の大きい凹状のキャビティを形成し、
前記キャビティ内にはんだバンプを形成しているため、
はんだパンプの溶融時にキャビティの側面が壁となり、
はんだダムとして作用する。そのためにはんだが流れ出
し他の部分と接触してショートしたり、光半導体素子の
配設位置がずれてしまうという問題を防止できる。
【００２７】また、光半導体素子を配設する際は、高精
度に形成されたキャビティ内に前記光半導体素子を落と
し込むだけ位置決めが可能であり、さらにキャビティの
斜面に当接させて配設する場合は、光半導体素子の底面
とキャビティの底面からなる空間をはんだ層の厚みとし
て確保しながら、開口部の寸法制御のみで光半導体素子
の高さ制御も容易に可能となる。
度に形成されたキャビティ内に前記光半導体素子を落と
し込むだけ位置決めが可能であり、さらにキャビティの
斜面に当接させて配設する場合は、光半導体素子の底面
とキャビティの底面からなる空間をはんだ層の厚みとし
て確保しながら、開口部の寸法制御のみで光半導体素子
の高さ制御も容易に可能となる。
【００２８】さらに、前記Ｖ溝と前記キャビティの双方
を同一フォトマスクによる異方性エッチングで形成する
ことにより、プロセス依存の影響をなくすことができる
ために双方が整列誤差なく形成でき、その後基板全面に
絶縁膜を形成し、電極、はんだ形成を行うため、簡単な
工程で且つ形状の崩れがない信頼性の高い光部品実装用
基板を提供することができる。
を同一フォトマスクによる異方性エッチングで形成する
ことにより、プロセス依存の影響をなくすことができる
ために双方が整列誤差なく形成でき、その後基板全面に
絶縁膜を形成し、電極、はんだ形成を行うため、簡単な
工程で且つ形状の崩れがない信頼性の高い光部品実装用
基板を提供することができる。
【００２９】従って、この光部品実装用基板に光半導体
素子と光ファイバを配設した光モジュールは高い光結合
効率を得ることができる。
素子と光ファイバを配設した光モジュールは高い光結合
効率を得ることができる。
【００３０】
【実施例】光部品実装用基板は、基板の主面が（１０
０）面、厚さ５００μｍの単結晶シリコンを用いた。Ｖ
溝は異方性エッチングにより形成し、その斜面が（１１
１）に等価な｛１１１｝面からなる。Ｖ溝の幅は１４６
μｍで、キャビティは深さを２μｍとしキャビティの底
面が発光素子と同寸法の３００μｍ角とした。その時の
基板表面の開口部寸法は結晶学的に３０３μｍ角とな
る。これはＶ溝に外形１２５μｍの光ファイバを、キャ
ビティに発光素子を配設した時に光軸が一致するように
決定した。
０）面、厚さ５００μｍの単結晶シリコンを用いた。Ｖ
溝は異方性エッチングにより形成し、その斜面が（１１
１）に等価な｛１１１｝面からなる。Ｖ溝の幅は１４６
μｍで、キャビティは深さを２μｍとしキャビティの底
面が発光素子と同寸法の３００μｍ角とした。その時の
基板表面の開口部寸法は結晶学的に３０３μｍ角とな
る。これはＶ溝に外形１２５μｍの光ファイバを、キャ
ビティに発光素子を配設した時に光軸が一致するように
決定した。
【００３１】製造方法としては、図５に示すように、第
１のフォトマスク８１に光ファイバを配設するためのＶ
溝用パターン２’、発光素子を配設するためのキャビテ
ィ用パターン３’、発光素子の位置決めマーカー用パタ
ーン４’、光路溝用パターン８’、及びフォトマスクマ
ーカー９１を形成しておく。また、第２フォトマスク８
２に電極パッド用パターン５’とフォトマスクマーカー
９２、第３フォトマスク８３にはんだバンプ用パターン
６’とフォトマスクマーカー９３を形成しておく。
１のフォトマスク８１に光ファイバを配設するためのＶ
溝用パターン２’、発光素子を配設するためのキャビテ
ィ用パターン３’、発光素子の位置決めマーカー用パタ
ーン４’、光路溝用パターン８’、及びフォトマスクマ
ーカー９１を形成しておく。また、第２フォトマスク８
２に電極パッド用パターン５’とフォトマスクマーカー
９２、第３フォトマスク８３にはんだバンプ用パターン
６’とフォトマスクマーカー９３を形成しておく。
【００３２】まず、第１のフォトマスク８１をフォトリ
ソグラフィー技術を用いて基板１上に転写し、水酸化カ
リウム水溶液（４３ｗｔ％、６０℃）での異方性エッチ
ングにて各溝を形成する。
ソグラフィー技術を用いて基板１上に転写し、水酸化カ
リウム水溶液（４３ｗｔ％、６０℃）での異方性エッチ
ングにて各溝を形成する。
【００３３】ここで、１回目のエッチングでキャビティ
３、２回目のエッチングで搭載溝２、位置決めマーカー
４、光路溝８をそれぞれ形成した。１回目にキャビティ
３のみを形成した理由は、フォトリソグラフィ技術を用
いて２回目のエッチングパターンを形成する際に、基板
の段差が小さい方が感光剤を均一に塗布することがで
き、パターン精度が良いためである。
３、２回目のエッチングで搭載溝２、位置決めマーカー
４、光路溝８をそれぞれ形成した。１回目にキャビティ
３のみを形成した理由は、フォトリソグラフィ技術を用
いて２回目のエッチングパターンを形成する際に、基板
の段差が小さい方が感光剤を均一に塗布することがで
き、パターン精度が良いためである。
【００３４】次に、基板表面に絶縁膜（不図示）を形成
後、第１フォトマスク８１により基板上に転写されたフ
ォトマスクマーカー（不図示）に第２フォトマスク８２
のフォトマスクマーカー９２を合せフォトリソグラフィ
技術により電極パッド用パターン５’を転写し、蒸着法
によりＴｉ／Ｐｔ／Ａｕ（ただし、下層／上層の順）の
金属膜を０．８μｍ成膜し、リフトオフ法により電極パ
ッド５を形成した。同様にして第３フォトマスク８３に
よりＡｕ−Ｓｎのはんだバンプ６を２．５μｍ形成し
た。
後、第１フォトマスク８１により基板上に転写されたフ
ォトマスクマーカー（不図示）に第２フォトマスク８２
のフォトマスクマーカー９２を合せフォトリソグラフィ
技術により電極パッド用パターン５’を転写し、蒸着法
によりＴｉ／Ｐｔ／Ａｕ（ただし、下層／上層の順）の
金属膜を０．８μｍ成膜し、リフトオフ法により電極パ
ッド５を形成した。同様にして第３フォトマスク８３に
よりＡｕ−Ｓｎのはんだバンプ６を２．５μｍ形成し
た。
【００３５】本発明によれば、基板自体に異方性エッチ
ングによりはんだダムを形成後に、基板表面に絶縁膜形
成する。次の電極、はんだ工程を行う際には、絶縁膜が
はんだダムの保護膜として作用するために、形状の崩れ
を防止することができる。
ングによりはんだダムを形成後に、基板表面に絶縁膜形
成する。次の電極、はんだ工程を行う際には、絶縁膜が
はんだダムの保護膜として作用するために、形状の崩れ
を防止することができる。
【００３６】また、本発明の製造方法によれば、Ｖ溝と
はんだダムが同一フォトマスクにより形成されるため相
互の位置ずれがなく、本実施例ではＶ溝とはんだダムの
中心軸の位置ずれが０．０６μｍ、バラツキσ＝０．１
４μｍと高精度な基板が実現できた。
はんだダムが同一フォトマスクにより形成されるため相
互の位置ずれがなく、本実施例ではＶ溝とはんだダムの
中心軸の位置ずれが０．０６μｍ、バラツキσ＝０．１
４μｍと高精度な基板が実現できた。
【００３７】なお、本実施例では、基板上に光半導体素
子配設時のアライメント用に位置合わせマーカー４を形
成したが、キャビティ３自体も異方性エッチングにより
高精度に形成されているため、位置合わせマーカー４と
して使用することが可能である。
子配設時のアライメント用に位置合わせマーカー４を形
成したが、キャビティ３自体も異方性エッチングにより
高精度に形成されているため、位置合わせマーカー４と
して使用することが可能である。
【００３８】また図４に示すように、本発明の光部品実
装用基板１の前方の電極パッド５上に３００μｍ角の発
光素子１０、後方の電極パッド５上に３００μｍ角の受
光素子１１を配設後、それぞれをボンディングワイヤで
接続し、搭載溝２に光ファイバを配設し接着剤で固定す
ることにより光モジュールＭ１とした。
装用基板１の前方の電極パッド５上に３００μｍ角の発
光素子１０、後方の電極パッド５上に３００μｍ角の受
光素子１１を配設後、それぞれをボンディングワイヤで
接続し、搭載溝２に光ファイバを配設し接着剤で固定す
ることにより光モジュールＭ１とした。
【００３９】
【発明の効果】以上詳述したように、本発明の光部品実
装用基板よれば、あらかじめ基板上の光半導体素子を配
設する位置に光半導体素子より広い凹部設けることで、
容易にはんだダムの形成が可能である。
装用基板よれば、あらかじめ基板上の光半導体素子を配
設する位置に光半導体素子より広い凹部設けることで、
容易にはんだダムの形成が可能である。
【００４０】また、本発明によるはんだダムは、絶縁膜
の積み上げ式によるはんだダムではなく基板自体の段差
加工により形成したものであり、絶縁膜及び電極パッド
を形成する前に異方性エッチング処理を行うため、絶縁
膜の剥離や形状の崩れの発生を防止できる。そのため、
はんだバンプが他の領域へ流れ出すことを極力防止でき
る。
の積み上げ式によるはんだダムではなく基板自体の段差
加工により形成したものであり、絶縁膜及び電極パッド
を形成する前に異方性エッチング処理を行うため、絶縁
膜の剥離や形状の崩れの発生を防止できる。そのため、
はんだバンプが他の領域へ流れ出すことを極力防止でき
る。
【００４１】また、異方性エッチングにて高精度の凹部
の形成が可能であるため、光半導体素子の配設時におけ
るアライメント用として、別途位置決めマーカを形成す
ることなく、凹部自体を使用することも可能である。し
かも、凹部の斜面に当接して光半導体素子を配設する場
合は、開口部寸法を変えることで光半導体素子の高さ制
御も容易に可能である。
の形成が可能であるため、光半導体素子の配設時におけ
るアライメント用として、別途位置決めマーカを形成す
ることなく、凹部自体を使用することも可能である。し
かも、凹部の斜面に当接して光半導体素子を配設する場
合は、開口部寸法を変えることで光半導体素子の高さ制
御も容易に可能である。
【００４２】さらに、光導波体を配設するための搭載溝
と、光半導体素子を配設しはんだダムとしての作用があ
る凹部が一枚のフォトマスクにより形成できるため、搭
載溝とはんだダムの自己整列型の光部品実装用基板が実
現できる。
と、光半導体素子を配設しはんだダムとしての作用があ
る凹部が一枚のフォトマスクにより形成できるため、搭
載溝とはんだダムの自己整列型の光部品実装用基板が実
現できる。
【００４３】従って、この光部品実装用基板に光半導体
素子と光導波体とを配設した光モジュールは高い光結合
効率を得ることができる。
素子と光導波体とを配設した光モジュールは高い光結合
効率を得ることができる。
【図１】本発明に係る光部品実装用基板の実施形態を模
式的に説明する斜視図である。
式的に説明する斜視図である。
【図２】（ａ）〜（ｂ）は本発明に係る光部品実装用基
板の実施形態を模式的に説明する拡大断面図である。
板の実施形態を模式的に説明する拡大断面図である。
【図３】（ａ）〜（ｅ）は本発明に係る光部品実装用基
板の製造方法を模式的に説明する断面図である。
板の製造方法を模式的に説明する断面図である。
【図４】本発明に係る光モジュールの実施形態を模式的
に説明する斜視図である。
に説明する斜視図である。
【図５】本発明に係る光部品実装用基板の実施例を模式
的に説明する分解斜視図である。
的に説明する分解斜視図である。
【図６】従来の光部品実装用基板の製造方法を説明する
断面図である。
断面図である。
１：基板 ２：搭載溝 ３：キャビティ（凹部） ４：位置決めマーカー ５：電極パッド ９：光ファイバ（光導波体） １０：発光素子 １１：受光素子 Ｓ１：光部品実装用基板 Ｍ１：光モジュール
Claims (5)
- 【請求項１】 基板上に、光導波体を配設する搭載溝、
及び前記光導波体に光接続させる光半導体素子を配設す
る電極パッドがそれぞれ形成されている光部品実装用基
板であって、前記基板に前記光半導体素子の外形より広
い凹部が形成されているとともに、該凹部内に前記電極
パッドの一部が形成されていることを特徴とする光部品
実装用基板。 - 【請求項２】 前記搭載溝及び前記凹部は異方性エッチ
ングにより形成されていることを特徴とする請求項１に
記載の光部品実装用基板。 - 【請求項３】 前記凹部内の電極パッド上に、はんだバ
ンプが形成されていることを特徴とする請求項１に記載
の光部品実装用基板。 - 【請求項４】 基板上に、光導波体を配設する搭載溝、
及び前記光導波体に光接続させる光半導体素子を配設す
る電極パッドをそれぞれ形成した光部品実装用基板の製
造方法であって、前記基板上に前記搭載溝の形成領域、
及び前記光半導体素子の外形より広い凹部の形成領域を
同時に形成する工程と、前記搭載溝の形成領域及び前記
凹部の形成領域をエッチングし前記搭載溝及び前記凹部
を形成する工程と、少なくとも前記凹部内に電極パッド
を形成する工程とを含むことを特徴とする光部品実装用
基板の製造方法。 - 【請求項５】 請求項１に記載の光部品実装用基板の搭
載溝に光導波体を、前記凹部内の電極パッドに光半導体
素子をそれぞれ配設してなる光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299899A JP2002107584A (ja) | 2000-09-29 | 2000-09-29 | 光部品実装用基板及びその製造方法並びに光モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299899A JP2002107584A (ja) | 2000-09-29 | 2000-09-29 | 光部品実装用基板及びその製造方法並びに光モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002107584A true JP2002107584A (ja) | 2002-04-10 |
Family
ID=18781648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000299899A Pending JP2002107584A (ja) | 2000-09-29 | 2000-09-29 | 光部品実装用基板及びその製造方法並びに光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002107584A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226078A (ja) * | 2009-02-24 | 2010-10-07 | Sony Corp | 発光装置およびその製造方法 |
| JP2011077338A (ja) * | 2009-09-30 | 2011-04-14 | Sony Corp | 発光装置およびその製造方法 |
| WO2014017250A1 (ja) * | 2012-07-27 | 2014-01-30 | 東芝ライテック株式会社 | 発光装置およびその製造方法、並びにパッケージ部材 |
| WO2021065949A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | 光導波路パッケージおよび発光装置 |
-
2000
- 2000-09-29 JP JP2000299899A patent/JP2002107584A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226078A (ja) * | 2009-02-24 | 2010-10-07 | Sony Corp | 発光装置およびその製造方法 |
| US8654810B2 (en) | 2009-02-24 | 2014-02-18 | Sony Corporation | Light-emitting device and method of manufacturing the same |
| JP2011077338A (ja) * | 2009-09-30 | 2011-04-14 | Sony Corp | 発光装置およびその製造方法 |
| WO2014017250A1 (ja) * | 2012-07-27 | 2014-01-30 | 東芝ライテック株式会社 | 発光装置およびその製造方法、並びにパッケージ部材 |
| WO2021065949A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | 光導波路パッケージおよび発光装置 |
| JPWO2021065949A1 (ja) * | 2019-09-30 | 2021-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3658426B2 (ja) | 光半導体装置 | |
| JP3795877B2 (ja) | 光半導体モジュール及びその製造方法 | |
| KR0155508B1 (ko) | 자기 정렬된 광섬유-광소자 결합장치의 제조방법 | |
| JPS62192710A (ja) | 光学結合アセンブリ | |
| KR100456672B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| JPH11109184A (ja) | 光デバイス実装用基板及び光モジュール | |
| KR100427582B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| KR20030072001A (ko) | 플립칩 본딩구조 및 본딩방법 | |
| JPH08236808A (ja) | Ｌｅｄ及びその作製方法 | |
| JP2002107584A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
| EP1211532A2 (en) | Optical device for mounting optical elements | |
| JP2002169064A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
| JP3709075B2 (ja) | 光素子実装方法 | |
| JPH08110446A (ja) | 光伝送モジュール | |
| JP2995521B2 (ja) | 半導体レーザモジュールの製造方法 | |
| JP3838718B2 (ja) | 光デバイス実装基板の作製方法および光モジュールの作製方法 | |
| JP4671480B2 (ja) | 光実装基板の製造方法及び光モジュールの製造方法 | |
| KR20040090660A (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
| JP2001298199A (ja) | 光半導体装置の接続構造 | |
| JP4471508B2 (ja) | 光部品実装用基板の製造方法 | |
| JP3884903B2 (ja) | 光モジュール、光伝送装置及びその製造方法 | |
| JP2000056189A (ja) | 光モジュールの光結合構造 | |
| JPH09138327A (ja) | 光半導体装置 | |
| JP4084709B2 (ja) | 面型光素子の製造方法、および、面型光素子実装体の製造方法 | |
| KR0169838B1 (ko) | 자기정렬된 정렬마크를 지닌 광결합장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |