JPH08236808A - Ｌｅｄ及びその作製方法 - Google Patents
Ｌｅｄ及びその作製方法Info
- Publication number
- JPH08236808A JPH08236808A JP33626795A JP33626795A JPH08236808A JP H08236808 A JPH08236808 A JP H08236808A JP 33626795 A JP33626795 A JP 33626795A JP 33626795 A JP33626795 A JP 33626795A JP H08236808 A JPH08236808 A JP H08236808A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- groove
- wafer
- thin film
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Abstract
(57)【要約】
【課題】 本発明はＬＥＤ及びその作製方法を提供す
る。 【解決手段】 デバイスキャリヤとＬＥＤとのはんだバ
ンプ位置合せ及び電気的接続を同時に行うため、ウエハ
のｐ側上に、ｐ及びｎボンディングパッドの両方を、Ｌ
ＥＤは有する。能動領域及び不活性領域に、デバイスの
ｐ材料を分割することにより、溝を形成する。溝はまた
デバイスのｎ接触のための経路も形成し、それは溝の底
のｎ材料から、溝の側面を昇り、不活性ｐ材料の表面上
のｎボンディングパッドまで延びる。
る。 【解決手段】 デバイスキャリヤとＬＥＤとのはんだバ
ンプ位置合せ及び電気的接続を同時に行うため、ウエハ
のｐ側上に、ｐ及びｎボンディングパッドの両方を、Ｌ
ＥＤは有する。能動領域及び不活性領域に、デバイスの
ｐ材料を分割することにより、溝を形成する。溝はまた
デバイスのｎ接触のための経路も形成し、それは溝の底
のｎ材料から、溝の側面を昇り、不活性ｐ材料の表面上
のｎボンディングパッドまで延びる。
Description
【０００１】
【本発明の分野】本発明は一般的にはＬＥＤをたとえば
光通信分野において、デバイスキャリヤと高精度で位置
合せしなければならないデバイス中で使用するためのダ
ブルヘテロ構造発光ダイオード又はレーザダイオード
（一括して“ＬＥＤ”と略す）とその作製に係る。より
具体的には、本発明は同じ側に、ｐ接触及びｎ接触を有
し、パッド間の短絡及びボンディングワイヤの必要性が
なく、正確なはんだバンプの自己整合が実現できるよう
な構成に、はんだボンディングパッドをできるＬＥＤに
係る。
光通信分野において、デバイスキャリヤと高精度で位置
合せしなければならないデバイス中で使用するためのダ
ブルヘテロ構造発光ダイオード又はレーザダイオード
（一括して“ＬＥＤ”と略す）とその作製に係る。より
具体的には、本発明は同じ側に、ｐ接触及びｎ接触を有
し、パッド間の短絡及びボンディングワイヤの必要性が
なく、正確なはんだバンプの自己整合が実現できるよう
な構成に、はんだボンディングパッドをできるＬＥＤに
係る。
【０００２】
【本発明の背景】ファイバ光通信中の光源としてのＬＥ
Ｄは、デバイスキャリヤと精密に位置合せし、デバイス
から光放射が、光通信ファイバ中に、正確に向けられな
ければならない。光通信で使用するのに適した出力を有
する現在入手しうるＬＥＤは、相対する表面上に、ボン
ディングパッドを有する。この構造は、以下の詳細な記
述中で説明するように、ＬＥＤとファイバ間の位置合せ
を必要とする光デバイスを、量産する上での難点を示し
てきた。
Ｄは、デバイスキャリヤと精密に位置合せし、デバイス
から光放射が、光通信ファイバ中に、正確に向けられな
ければならない。光通信で使用するのに適した出力を有
する現在入手しうるＬＥＤは、相対する表面上に、ボン
ディングパッドを有する。この構造は、以下の詳細な記
述中で説明するように、ＬＥＤとファイバ間の位置合せ
を必要とする光デバイスを、量産する上での難点を示し
てきた。
【０００３】この位置合せの問題に対しては、しばし
ば、中間マウントにＬＥＤをとりつけることにより、対
策がとられてきた。マウントはその後基板部にとりつけ
られ、能動位置合せ技術を用いて、ファイバコネクタ
に、光学的に位置合せする。
ば、中間マウントにＬＥＤをとりつけることにより、対
策がとられてきた。マウントはその後基板部にとりつけ
られ、能動位置合せ技術を用いて、ファイバコネクタ
に、光学的に位置合せする。
【０００４】本発明と権利者を同じくし、ここに参考文
献として含まれている米国特許第５，３３７，３９８号
は、ＬＥＤへのはんだパンプ自己整合を用いる光学的パ
ッケージを、明らかにしている。その光学的パッケージ
はＬＥＤデバイスを、基板部に直接電気的接続するとと
もに、自己整合のため、複数のボンドパッドを形成した
基板部を有する。加えて、基板部分には他の光学的マウ
ント部品；球面レンズホルダ及びファイバフェルール容
器を位置合せするための機械的基準が、付随している。
このようにして、すべての光学部品は、それらが基板部
分にとりつけられる時、受動的に位置合せされており、
その後の位置合せ操作は必要ない。
献として含まれている米国特許第５，３３７，３９８号
は、ＬＥＤへのはんだパンプ自己整合を用いる光学的パ
ッケージを、明らかにしている。その光学的パッケージ
はＬＥＤデバイスを、基板部に直接電気的接続するとと
もに、自己整合のため、複数のボンドパッドを形成した
基板部を有する。加えて、基板部分には他の光学的マウ
ント部品；球面レンズホルダ及びファイバフェルール容
器を位置合せするための機械的基準が、付随している。
このようにして、すべての光学部品は、それらが基板部
分にとりつけられる時、受動的に位置合せされており、
その後の位置合せ操作は必要ない。
【０００５】
【本発明の要約】本発明は、通信分野に適した光出力を
有し、同じ面上に両方のボンディングパッドを有するＬ
ＥＤの構造とその作製方法を、明らかにする。ＬＥＤは
単一のはんだボンディング操作中に、デバイスキャリヤ
に位置合せと電気的接続の両方を行うのが、望ましい。
ＬＥＤの両方の接触がデバイスの同じ側にあるため、Ｌ
ＥＤへのワイヤボンドの必要性は無くなる。
有し、同じ面上に両方のボンディングパッドを有するＬ
ＥＤの構造とその作製方法を、明らかにする。ＬＥＤは
単一のはんだボンディング操作中に、デバイスキャリヤ
に位置合せと電気的接続の両方を行うのが、望ましい。
ＬＥＤの両方の接触がデバイスの同じ側にあるため、Ｌ
ＥＤへのワイヤボンドの必要性は無くなる。
【０００６】デバイスのｐ表面上の溝は、ｐ材料を貫
き、下のｎ材料中に延びる。溝により、ｐ表面の一部上
に堆積させたｎ接触を、下のｎ材料と電気的に接触させ
ることが、可能になる。ｐ接触は、ｐ表面の別の部分上
に、堆積させる。ｐ及びｎ接触と接触する金属薄膜上の
金属ボンディングパッドにより、基板部分に対し機械的
に安定で、信頼性があり、低応力はんだ接続が、可能に
なる。
き、下のｎ材料中に延びる。溝により、ｐ表面の一部上
に堆積させたｎ接触を、下のｎ材料と電気的に接触させ
ることが、可能になる。ｐ接触は、ｐ表面の別の部分上
に、堆積させる。ｐ及びｎ接触と接触する金属薄膜上の
金属ボンディングパッドにより、基板部分に対し機械的
に安定で、信頼性があり、低応力はんだ接続が、可能に
なる。
【０００７】非湿潤表面が金属ボンディングパッドを囲
み、はんだの再流動化中、ボンディングパッド間又はｐ
−ｎ接合を越えた短絡が形成されることが防止され、そ
れによってＬＥＤを基板部分へ、信頼性のある量産プロ
セスにより、はんだとりつけができる。
み、はんだの再流動化中、ボンディングパッド間又はｐ
−ｎ接合を越えた短絡が形成されることが防止され、そ
れによってＬＥＤを基板部分へ、信頼性のある量産プロ
セスにより、はんだとりつけができる。
【０００８】一実施例において、ＬＥＤデバイスはイン
ジウム・ガリウムひ素リン／インジウムリン（ＩｎＧａ
ＡｓＰ／ＩｎＰ）のような標準的なダブルヘテロ構造か
ら、作製される。ｐ表面からｐ層を貫き、ｎ層中へ溝を
エッチングした後、金属ｎ接触を形成し、それはｐ表面
から溝の一方の側を下方へ、溝の底で露出されたｎ材料
まで延びる。次に、ｐ接触を、溝の他方の側のｐ表面上
に、形成する。非湿潤誘電体を、接触を囲む全表面上に
堆積させ、開孔を誘電体中に形成し、接触を露出させ
る。次に、全表面を金属薄膜で被覆し、厚い金属ボンデ
ィングパッドをｐ及びｎ接触の領域上に、形成する。最
後に、ボンディングパッドを加えた後、露出されたまま
であった金属薄膜が除去され、ボンディングパッドを囲
む非湿潤誘電体材料が残る。
ジウム・ガリウムひ素リン／インジウムリン（ＩｎＧａ
ＡｓＰ／ＩｎＰ）のような標準的なダブルヘテロ構造か
ら、作製される。ｐ表面からｐ層を貫き、ｎ層中へ溝を
エッチングした後、金属ｎ接触を形成し、それはｐ表面
から溝の一方の側を下方へ、溝の底で露出されたｎ材料
まで延びる。次に、ｐ接触を、溝の他方の側のｐ表面上
に、形成する。非湿潤誘電体を、接触を囲む全表面上に
堆積させ、開孔を誘電体中に形成し、接触を露出させ
る。次に、全表面を金属薄膜で被覆し、厚い金属ボンデ
ィングパッドをｐ及びｎ接触の領域上に、形成する。最
後に、ボンディングパッドを加えた後、露出されたまま
であった金属薄膜が除去され、ボンディングパッドを囲
む非湿潤誘電体材料が残る。
【０００９】本発明の他の利点については、以下の議論
と添付した図面を参照することにより、明らかになるで
あろう。
と添付した図面を参照することにより、明らかになるで
あろう。
【００１０】
【詳細な記述】光通信用に適した現在入手しうるＬＥＤ
の物理的構造は、ＬＥＤとファイバ間の必要な位置合せ
ができる光デバイスを、量産することに関して、製造上
の難点を示してきた。図１に示されるように、ダブルヘ
テロ構造ウエハ形態を有する現在入手可能なＬＥＤ２０
は、典型的な場合、デバイスの相対する表面、ほとんど
の場合、最上部と底面に配置されたｐ接触１及びｎ接触
２を有する。そのようなＬＥＤをデバイスキャリヤ１０
上にマウントする際、底面上のボンディングパッド３を
デバイスキャリヤ上の接触４に、はんだづけする。デバ
イスキャリヤにＬＥＤをとりつける間、ＬＥＤは溶融は
んだ中に存在する表面張力により、位置合せされる。こ
れは、はんだバンプ自己整合とよばれる技術である。最
上部又はｎ接触を、デバイスキャリヤ１０上の第２の接
触６に接続するため、ボンディングワイヤ５を用いなけ
ればならない。ボンディングワイヤをとりつけるため
に、第２の操作がつけ加わり、デバイスマウント操作の
信頼性と位置合せの正確さを、妥協させることになりう
る。更に、図１のＬＥＤを含む光学パッケージ中の周囲
の部品は、ボンディングワイヤのために、空間がつけ加
わるよう、設計しなければならない。
の物理的構造は、ＬＥＤとファイバ間の必要な位置合せ
ができる光デバイスを、量産することに関して、製造上
の難点を示してきた。図１に示されるように、ダブルヘ
テロ構造ウエハ形態を有する現在入手可能なＬＥＤ２０
は、典型的な場合、デバイスの相対する表面、ほとんど
の場合、最上部と底面に配置されたｐ接触１及びｎ接触
２を有する。そのようなＬＥＤをデバイスキャリヤ１０
上にマウントする際、底面上のボンディングパッド３を
デバイスキャリヤ上の接触４に、はんだづけする。デバ
イスキャリヤにＬＥＤをとりつける間、ＬＥＤは溶融は
んだ中に存在する表面張力により、位置合せされる。こ
れは、はんだバンプ自己整合とよばれる技術である。最
上部又はｎ接触を、デバイスキャリヤ１０上の第２の接
触６に接続するため、ボンディングワイヤ５を用いなけ
ればならない。ボンディングワイヤをとりつけるため
に、第２の操作がつけ加わり、デバイスマウント操作の
信頼性と位置合せの正確さを、妥協させることになりう
る。更に、図１のＬＥＤを含む光学パッケージ中の周囲
の部品は、ボンディングワイヤのために、空間がつけ加
わるよう、設計しなければならない。
【００１１】本発明の一実施例及びデバイスの実施例に
ついて、図２−４を参照しながら、説明する。本発明に
より作製された実施例の構造及び材料の詳細及び作製プ
ロセスの例の説明は、以下で図５Ａ−５Ｇを参照しなが
ら述べる。
ついて、図２−４を参照しながら、説明する。本発明に
より作製された実施例の構造及び材料の詳細及び作製プ
ロセスの例の説明は、以下で図５Ａ−５Ｇを参照しなが
ら述べる。
【００１２】図２に示されるように、ＬＥＤ５０は標準
的なダブルヘテロ構造ＩｎＧａＡｓＰ／ＩｎＰ構成をも
つウエハ５１を含む。この構成は本発明により作製され
た実施例中で用いられ、当業者には、光通信デバイスで
用いられるＬＥＤ中で使用するのに適していることが、
知られている。インジウムリン基板を有する別の構成又
はガリウムひ素（ＧａＡｓ）基板を有する構成といった
適当な光出力特性を有する他のウエハ構成も、使用でき
る。ウエハ５１はｎ形基板を含む少くとも１つのｎ層５
２及びｐ形薄膜を含む少くとも１つのｐ層５３を有す
る。本発明のとりつけられたＬＥＤにおいて、ｎ層５２
がｐ層５３の上にある。すなわち、ｎ層はとりつけたデ
バイス中の光ファイバに最も近く、ｐ層はチップキャリ
ヤに最も近い。
的なダブルヘテロ構造ＩｎＧａＡｓＰ／ＩｎＰ構成をも
つウエハ５１を含む。この構成は本発明により作製され
た実施例中で用いられ、当業者には、光通信デバイスで
用いられるＬＥＤ中で使用するのに適していることが、
知られている。インジウムリン基板を有する別の構成又
はガリウムひ素（ＧａＡｓ）基板を有する構成といった
適当な光出力特性を有する他のウエハ構成も、使用でき
る。ウエハ５１はｎ形基板を含む少くとも１つのｎ層５
２及びｐ形薄膜を含む少くとも１つのｐ層５３を有す
る。本発明のとりつけられたＬＥＤにおいて、ｎ層５２
がｐ層５３の上にある。すなわち、ｎ層はとりつけたデ
バイス中の光ファイバに最も近く、ｐ層はチップキャリ
ヤに最も近い。
【００１３】溝６０はｐ層５３の下側のｐ表面から上方
に、ｐ層を完全に貫き、ｎ層５２の一部に浸透する十分
な深さまで延びる。金属ｎ接触６２は溝６０の底部６０
ｃにおけるｎ層から、溝６０の第１の側に沿って、ｐ表
面６１まで延びる。ｐ接触６３は溝６０の第２の側に隣
接したｐ表面６１から延びる。
に、ｐ層を完全に貫き、ｎ層５２の一部に浸透する十分
な深さまで延びる。金属ｎ接触６２は溝６０の底部６０
ｃにおけるｎ層から、溝６０の第１の側に沿って、ｐ表
面６１まで延びる。ｐ接触６３は溝６０の第２の側に隣
接したｐ表面６１から延びる。
【００１４】ｐ及びｎ接触のそれぞれは、別々の金属薄
膜領域８０ａ及び８０ｂと、電気的に接触する。これら
の薄膜領域には、厚い金属ボンディングパッド１２０及
び１２１が、固着されている。ボンディングパッドは、
はんだパンプの表面張力により生じる位置合せ力を最適
化し、一方ＬＥＤ動作中、十分なヒートシンクとなるよ
う、整形される。
膜領域８０ａ及び８０ｂと、電気的に接触する。これら
の薄膜領域には、厚い金属ボンディングパッド１２０及
び１２１が、固着されている。ボンディングパッドは、
はんだパンプの表面張力により生じる位置合せ力を最適
化し、一方ＬＥＤ動作中、十分なヒートシンクとなるよ
う、整形される。
【００１５】誘電体薄膜６５はＬＥＤ５０の下側の金属
ボンディングパッド１２０及び１２１を囲む全表面を被
覆し、ボンディングパッド及び溝６０の側面及び底面を
囲むｐ表面６１の領域を含む。誘電体薄膜ははんだには
非湿潤性で、従ってはんだ溶融操作中、デバイスの短絡
が、防止される。
ボンディングパッド１２０及び１２１を囲む全表面を被
覆し、ボンディングパッド及び溝６０の側面及び底面を
囲むｐ表面６１の領域を含む。誘電体薄膜ははんだには
非湿潤性で、従ってはんだ溶融操作中、デバイスの短絡
が、防止される。
【００１６】ＬＥＤは更に、ｎ表面６７上に集積レンズ
６６を含んでもよく、それはデバイス動作中、光ファイ
バ中へ結合される光の量を増す。ダイオードの活性発光
領域は、ｐ接触６３とレンズ６６間のｐ−ｎ接合領域６
９にある。溝６０の第１の側６０ａに隣接したｐ層５３
の部分は、ダイオードの活性領域からは、電気的に分離
されているが、ボンディングパッド１２１が周囲のパッ
ド１２０と同じ高さに保たれるよう、スペーサの働きを
する。
６６を含んでもよく、それはデバイス動作中、光ファイ
バ中へ結合される光の量を増す。ダイオードの活性発光
領域は、ｐ接触６３とレンズ６６間のｐ−ｎ接合領域６
９にある。溝６０の第１の側６０ａに隣接したｐ層５３
の部分は、ダイオードの活性領域からは、電気的に分離
されているが、ボンディングパッド１２１が周囲のパッ
ド１２０と同じ高さに保たれるよう、スペーサの働きを
する。
【００１７】図３は本発明に従うＬＥＤ５０の例の底面
の図である。この例のＬＥＤの全体の幅５０１は０．２
５０ｍｍで、全体の長さ５０２は０．３７５ｍｍであ
る。ｎボンディングパッド１２０及びｐボンディングパ
ッド１２１が、溝６０の相対する側に、配置されてい
る。２つのボンディングパッド１２０及び１２１は同様
の寸法をもち、幅５１０は０．１２５ｍｍ、長さ５１１
は０．２００ｍｍである。図３に示されるように、２つ
のボンディングパッドを用いることにより、はんだバン
プの自己整合の効率は改善される。更に、図３に示され
たボンディングパッドは鋭い角をもつが、はんだの湿潤
特性を改善するために、丸い角を用いることもできる。
の図である。この例のＬＥＤの全体の幅５０１は０．２
５０ｍｍで、全体の長さ５０２は０．３７５ｍｍであ
る。ｎボンディングパッド１２０及びｐボンディングパ
ッド１２１が、溝６０の相対する側に、配置されてい
る。２つのボンディングパッド１２０及び１２１は同様
の寸法をもち、幅５１０は０．１２５ｍｍ、長さ５１１
は０．２００ｍｍである。図３に示されるように、２つ
のボンディングパッドを用いることにより、はんだバン
プの自己整合の効率は改善される。更に、図３に示され
たボンディングパッドは鋭い角をもつが、はんだの湿潤
特性を改善するために、丸い角を用いることもできる。
【００１８】本発明のＬＥＤを用いる光学パッケージを
組立てるための典型的なチップキャリヤ構成が、図４に
概略的に示されている。シリコンウエハ６００はチップ
キャリヤの基板材料を、形成する。２つの接続パッド位
置６０１が、シリコンウエハ６００上に形成されてい
る。接続パッド位置はＬＥＤのボンディングパッド１２
０及び１２１の長さ及び幅に近い長さ及び幅を有する。
リード６０２は接続パッド位置６０１を、光学パッケー
ジ回路に、電気的に接続する。シリコンウエハ６００中
の機械的位置合せ基準６１０は、接続パッド位置６０１
に対して、精密に配置されており、レンズホルダ及び光
ファイバフェルールといった付随した光学部品（図示さ
れていない）中に形成された同様の基準と合っている。
光学部品は、光学パッケージ・アセンブリ操作中、それ
によって受動的に位置合せされる。
組立てるための典型的なチップキャリヤ構成が、図４に
概略的に示されている。シリコンウエハ６００はチップ
キャリヤの基板材料を、形成する。２つの接続パッド位
置６０１が、シリコンウエハ６００上に形成されてい
る。接続パッド位置はＬＥＤのボンディングパッド１２
０及び１２１の長さ及び幅に近い長さ及び幅を有する。
リード６０２は接続パッド位置６０１を、光学パッケー
ジ回路に、電気的に接続する。シリコンウエハ６００中
の機械的位置合せ基準６１０は、接続パッド位置６０１
に対して、精密に配置されており、レンズホルダ及び光
ファイバフェルールといった付随した光学部品（図示さ
れていない）中に形成された同様の基準と合っている。
光学部品は、光学パッケージ・アセンブリ操作中、それ
によって受動的に位置合せされる。
【００１９】上で述べたＬＥＤを作製するプロセス中の
工程は、以下の図５Ａ−５Ｇに関連している。
工程は、以下の図５Ａ−５Ｇに関連している。
【００２０】この例において、ＬＥＤの作製は、作製す
るＬＥＤに適した層厚及び組成を有する標準的なダブル
ヘテロ構造ＩｎＧａＡｓＰ／ＩｎＰウエハ７０１から、
始まる。ＧａＡｓのような通信用に適した他の組成も、
当業者には、明らかであろう。図５Ａに示されるよう
に、ウエハ７０１は少くとも１つのｐ層５３及びｐ表面
６１、少くとも１つのｎ層５２及びｎ表面６７を有す
る。ウエハは更に、面７０７のような基本的な結晶面を
含む。
るＬＥＤに適した層厚及び組成を有する標準的なダブル
ヘテロ構造ＩｎＧａＡｓＰ／ＩｎＰウエハ７０１から、
始まる。ＧａＡｓのような通信用に適した他の組成も、
当業者には、明らかであろう。図５Ａに示されるよう
に、ウエハ７０１は少くとも１つのｐ層５３及びｐ表面
６１、少くとも１つのｎ層５２及びｎ表面６７を有す
る。ウエハは更に、面７０７のような基本的な結晶面を
含む。
【００２１】適当な化学マスク７０６がウエハのｐ表面
６１上に、形成される。マスクは二酸化シリコン又はシ
リコン窒化物のような誘電体マスク、あるいはその後の
プロセス中用いられる化学プロセスに対し、化学的抵抗
をもつフォトレジストマスクでよい。ストライプ開孔７
０８はマスク上で、ウエハの基本的な結晶面７０７に平
行に、規定される。
６１上に、形成される。マスクは二酸化シリコン又はシ
リコン窒化物のような誘電体マスク、あるいはその後の
プロセス中用いられる化学プロセスに対し、化学的抵抗
をもつフォトレジストマスクでよい。ストライプ開孔７
０８はマスク上で、ウエハの基本的な結晶面７０７に平
行に、規定される。
【００２２】図５Ｂに示されるように、溝６０が化学マ
スク７０６中の開孔７０８において、半導体中にエッチ
される。溝６０は湿式化学又は乾式エッチング技術を用
いて、エッチされる。溝はウエハのｐ層５３を完全に貫
き、ｎ層５２を露出するのに十分な深さまで、エッチさ
れる。しかし、溝は最終のＬＥＤデバイスが機械的に弱
くなったり、段差の被覆が不完全になったり、あるいは
溝の壁上の薄膜が不連続になったりするような深さに
は、エッチしない。
スク７０６中の開孔７０８において、半導体中にエッチ
される。溝６０は湿式化学又は乾式エッチング技術を用
いて、エッチされる。溝はウエハのｐ層５３を完全に貫
き、ｎ層５２を露出するのに十分な深さまで、エッチさ
れる。しかし、溝は最終のＬＥＤデバイスが機械的に弱
くなったり、段差の被覆が不完全になったり、あるいは
溝の壁上の薄膜が不連続になったりするような深さに
は、エッチしない。
【００２３】その後の被覆工程の妨げとなりうる層の過
剰除去又はアンダーカットを避けるため、各種のＩｎＰ
及びＩｎＧａＡｓＰ層に対して、非選択的なエッチング
技術を選択することが、重要である。適切なエッチャン
トは、臭化水素酸、過酸化水素及び水が５：１：２０の
体積比で含まれるものであるが、当業者にはこの目的に
適した他のエッチャントも定式化できることが、認識さ
れるであろう。そのようなエッチャントは、化学マスク
７０６と反応してはならない。
剰除去又はアンダーカットを避けるため、各種のＩｎＰ
及びＩｎＧａＡｓＰ層に対して、非選択的なエッチング
技術を選択することが、重要である。適切なエッチャン
トは、臭化水素酸、過酸化水素及び水が５：１：２０の
体積比で含まれるものであるが、当業者にはこの目的に
適した他のエッチャントも定式化できることが、認識さ
れるであろう。そのようなエッチャントは、化学マスク
７０６と反応してはならない。
【００２４】溝がエッチされた後、図５Ｂに示された化
学マスクが除去され、下の表面が清浄化され、次の工程
のために、ウエハの準備ができる。
学マスクが除去され、下の表面が清浄化され、次の工程
のために、ウエハの準備ができる。
【００２５】次に、当業者には周知のフォトリソグラフ
ィ及び堆積技術を用いて、図５Ｃに示されるようなｎ接
触６２が形成される。適切な接触材料は、層状Ａｕ／Ｓ
ｎ／Ａｕであり、その後熱処理により、合金化される。
しかし、当業者に周知の他の接触材料を、用いてもよ
い。この例のｎ接触６２は、全厚が１−１．５ミクロン
である。ｎ接触６２は溝の底部６０ｃにおいて、ｎ層５
２に接触し、ｐ表面６１への溝６０の第１の側面６０ａ
上に、連続した薄膜を、形成する。この例のｎ接触は、
溝６０の第１の側面６０ａに隣接したｐ表面を越えて延
び、ボンディングパッド１２２がその後形成される領域
を、被覆する。デバイスの短絡を避けるため、溝６０の
第１の側面６０ａのみが、ｎ接触金属で被覆され、第２
の側面６０ｂは被覆されないことが、重要である。
ィ及び堆積技術を用いて、図５Ｃに示されるようなｎ接
触６２が形成される。適切な接触材料は、層状Ａｕ／Ｓ
ｎ／Ａｕであり、その後熱処理により、合金化される。
しかし、当業者に周知の他の接触材料を、用いてもよ
い。この例のｎ接触６２は、全厚が１−１．５ミクロン
である。ｎ接触６２は溝の底部６０ｃにおいて、ｎ層５
２に接触し、ｐ表面６１への溝６０の第１の側面６０ａ
上に、連続した薄膜を、形成する。この例のｎ接触は、
溝６０の第１の側面６０ａに隣接したｐ表面を越えて延
び、ボンディングパッド１２２がその後形成される領域
を、被覆する。デバイスの短絡を避けるため、溝６０の
第１の側面６０ａのみが、ｎ接触金属で被覆され、第２
の側面６０ｂは被覆されないことが、重要である。
【００２６】やはり図５Ｃに示されているｐ接触６３
が、ｎ接触とは溝６０と相対するデバイスのｐ表面上
に、形成される。ＡｕＢｅ薄膜のような、当業者には周
知の適当な接触金属が、用いられる。この例において、
接触は平面図（示されていない）では円状で、直径は約
２５ミクロン、厚さ０．１ミクロンである。
が、ｎ接触とは溝６０と相対するデバイスのｐ表面上
に、形成される。ＡｕＢｅ薄膜のような、当業者には周
知の適当な接触金属が、用いられる。この例において、
接触は平面図（示されていない）では円状で、直径は約
２５ミクロン、厚さ０．１ミクロンである。
【００２７】次に、ウエハが所望の厚さになるまで、ｎ
表面６７から材料を除去し、ウエハ７０１を薄くする。
デバイスの機能上必要ではないが、図５Ｄに示されてい
るレンズ６６をｐ接触６３と位置合せして、ｎ表面上に
集積させて形成し、光ファイバ中に結合する光の量を、
増すことができる。レンズは周知の反応性イオンエッチ
ング技術を用いて、形成される。反射防止薄膜７０を、
レンズにつけ加えることができる。
表面６７から材料を除去し、ウエハ７０１を薄くする。
デバイスの機能上必要ではないが、図５Ｄに示されてい
るレンズ６６をｐ接触６３と位置合せして、ｎ表面上に
集積させて形成し、光ファイバ中に結合する光の量を、
増すことができる。レンズは周知の反応性イオンエッチ
ング技術を用いて、形成される。反射防止薄膜７０を、
レンズにつけ加えることができる。
【００２８】図５Ｅに示されるように、誘電体薄膜６５
をウエハのｐ側の全面上に堆積させ、ｐ表面６１、ｐ接
触６３、底部６０ｃ及び溝６０の壁６０ａ、６０ｂ及び
ｎ接触６２が含まれる。誘電体薄膜６５はこれらの部分
を分離し、溝表面を封じる。本発明により作製される実
施例で用いられた誘電体薄膜は、約０．２ミクロンの厚
さに堆積されたシリコン窒化物であった。二酸化シリコ
ンのような当業者には周知の他の適当な材料も、使用で
きる。
をウエハのｐ側の全面上に堆積させ、ｐ表面６１、ｐ接
触６３、底部６０ｃ及び溝６０の壁６０ａ、６０ｂ及び
ｎ接触６２が含まれる。誘電体薄膜６５はこれらの部分
を分離し、溝表面を封じる。本発明により作製される実
施例で用いられた誘電体薄膜は、約０．２ミクロンの厚
さに堆積されたシリコン窒化物であった。二酸化シリコ
ンのような当業者には周知の他の適当な材料も、使用で
きる。
【００２９】標準的なフォトリソグラフィ及びエッチン
グプロセスを用いて、図５Ｆに示されるように、誘電体
薄膜中に、開孔７１０、７１１が規定される。この例に
おいて、開孔７１０の直径は、ｐ接触６３の直径より、
わずかに小さく、その上に中心があり、ｐ接触の中心部
分を露出する。図５Ｇに示されるように、開孔７１１は
ボンディングパッド１２１が占める位置に規定され、ｐ
表面６１上に配置されたｎ接触６２の一部を、露出す
る。
グプロセスを用いて、図５Ｆに示されるように、誘電体
薄膜中に、開孔７１０、７１１が規定される。この例に
おいて、開孔７１０の直径は、ｐ接触６３の直径より、
わずかに小さく、その上に中心があり、ｐ接触の中心部
分を露出する。図５Ｇに示されるように、開孔７１１は
ボンディングパッド１２１が占める位置に規定され、ｐ
表面６１上に配置されたｎ接触６２の一部を、露出す
る。
【００３０】次に、図５Ｇに示されるように、金属薄膜
８０を誘電体薄膜６５及び開孔７１０、７１１上に、堆
積させる。この例では、約０．２ミクロンのチタン及び
０．５ミクロンの金から成る層状ＴｉＡｕ金属薄膜が、
用いられている。この組成により、その後形成されるボ
ンディングパッド１２０、１２１への良好な固着性と導
電性が得られ、ｎ及びｐ接触６２、６３を分離するため
のその後のプロセスで、ＴｉＡｕ薄膜は部分的にエッチ
できる。
８０を誘電体薄膜６５及び開孔７１０、７１１上に、堆
積させる。この例では、約０．２ミクロンのチタン及び
０．５ミクロンの金から成る層状ＴｉＡｕ金属薄膜が、
用いられている。この組成により、その後形成されるボ
ンディングパッド１２０、１２１への良好な固着性と導
電性が得られ、ｎ及びｐ接触６２、６３を分離するため
のその後のプロセスで、ＴｉＡｕ薄膜は部分的にエッチ
できる。
【００３１】フォトリソグラフィ技術を用いて、ｎ及び
ｐ接触６２、６３上に中心を置くボンディングパッド１
２０、１２１用の足跡が、金属薄膜８０上に規定され、
厚い金ボンディングパッド１２０、１２１が、これらの
足跡上に、形成される。この例において、パッドは５ミ
クロンの厚さに、電解メッキにより、形成される。蒸着
技術のような他の方法及び約４なしい１０ミクロンの範
囲の他の厚さも、使用できる。金ボンディングパッド１
２０、１２１は、型に固着後、はんだボンドと半導体間
のクッション及びｐ接触６３下のヒートシンクの両方と
して、働くよう十分厚くなければならないが、ウエハを
破損させたり、金を浪費するほど厚くてはならない。
ｐ接触６２、６３上に中心を置くボンディングパッド１
２０、１２１用の足跡が、金属薄膜８０上に規定され、
厚い金ボンディングパッド１２０、１２１が、これらの
足跡上に、形成される。この例において、パッドは５ミ
クロンの厚さに、電解メッキにより、形成される。蒸着
技術のような他の方法及び約４なしい１０ミクロンの範
囲の他の厚さも、使用できる。金ボンディングパッド１
２０、１２１は、型に固着後、はんだボンドと半導体間
のクッション及びｐ接触６３下のヒートシンクの両方と
して、働くよう十分厚くなければならないが、ウエハを
破損させたり、金を浪費するほど厚くてはならない。
【００３２】金ボンディングパッド１２０、１２１の周
囲に露出されて残る金属薄膜８０は、誘電体薄膜６５を
再び露出するよう、次に除去される。図２に示されるよ
うに、ボンディングパッド１２０下の金属薄膜部分８０
ａ及びボンディングパッド１２１下の金属薄膜部分８０
ｂは、もとのままである。残った誘電体薄膜６５は型に
固着させる間、はんだにより湿らないから、この工程で
は、はんだ接続中、ボンディングパッド１２０、１２１
を横切る短絡は、確実に起らない。
囲に露出されて残る金属薄膜８０は、誘電体薄膜６５を
再び露出するよう、次に除去される。図２に示されるよ
うに、ボンディングパッド１２０下の金属薄膜部分８０
ａ及びボンディングパッド１２１下の金属薄膜部分８０
ｂは、もとのままである。残った誘電体薄膜６５は型に
固着させる間、はんだにより湿らないから、この工程で
は、はんだ接続中、ボンディングパッド１２０、１２１
を横切る短絡は、確実に起らない。
【００３３】次に、完成したウエハはけがき及び切断と
いった標準的なプロセスを用いて、切断され、図２に示
されるような完成したＬＥＤデバイス５０が、形成され
る。この段階で、ＬＥＤチップはキャリヤボードに接着
する用意が、できている。
いった標準的なプロセスを用いて、切断され、図２に示
されるような完成したＬＥＤデバイス５０が、形成され
る。この段階で、ＬＥＤチップはキャリヤボードに接着
する用意が、できている。
【００３４】上で述べた実施例は、本発明の例にすぎな
いことを、理解すべきである。たとえば、ある種の用途
では、ガリウムひ素はインジウムリンより、基板ウエハ
材料として、好ましい。当業者には、本発明の視野の中
で、様々な他の修正が明らかであろう。
いことを、理解すべきである。たとえば、ある種の用途
では、ガリウムひ素はインジウムリンより、基板ウエハ
材料として、好ましい。当業者には、本発明の視野の中
で、様々な他の修正が明らかであろう。
【図面の簡単な説明】
【図１】周知のダブルヘテロ構造ＩｎＧａＡｓＰ／Ｉｎ
Ｐ ＬＥＤの断面図である。
Ｐ ＬＥＤの断面図である。
【図２】本発明に従うＬＥＤの概略立面断面図である。
【図３】本発明に従うＬＥＤの底面図である。
【図４】本発明に従うＬＥＤを含む光学的パッケージ用
デバイスキャリヤとして作成されたシリコンウエハの透
視図である。
デバイスキャリヤとして作成されたシリコンウエハの透
視図である。
【図５Ａ】本発明に従う作製プロセスの一連の工程にお
けるＬＥＤの概略立面断面図の１である。
けるＬＥＤの概略立面断面図の１である。
【図５Ｂ】本発明に従う作製プロセスの一連の工程にお
けるＬＥＤの概略立面断面図の２である。
けるＬＥＤの概略立面断面図の２である。
【図５Ｃ】本発明に従う作製プロセスの一連の工程にお
けるＬＥＤの概略立面断面図の３である。
けるＬＥＤの概略立面断面図の３である。
【図５Ｄ】本発明に従う作製プロセスの一連の工程にお
けるＬＥＤの概略立面断面図の４である。
けるＬＥＤの概略立面断面図の４である。
【図５Ｅ】本発明に従う作製プロセスの一連の工程にお
けるＬＥＤの概略立面断面図の５である。
けるＬＥＤの概略立面断面図の５である。
【図５Ｆ】本発明に従う作製プロセスの一連の工程にお
けるＬＥＤの概略立面断面図の６である。
けるＬＥＤの概略立面断面図の６である。
【図５Ｇ】本発明に従う作製プロセスの一連の工程にお
けるＬＥＤの概略立面断面図の７である。
けるＬＥＤの概略立面断面図の７である。
１ ｐ接触 ２ ｎ接触 ３ ボンディングパッド ４ 接触 ５ ボンディングワイヤ ６ 接触 １０ デバイスキャリヤ ５０ ＬＥＤ ５１ ウエハ ５２ ｎ層 ５３ ｐ層 ６０ 溝 ６０ａ 第１の側、第１の側面、壁 ６０ｂ 第２の側面、壁 ６０ｃ 底部 ６１ ｐ表面 ６２ ｎ接触 ６３ ｐ接触 ６５ 誘電体薄膜 ６６ レンズ ６７ ｎ表面 ６９ ｐ−ｎ接合領域 ７０ 反射防止薄膜 ８０ａ、８０ｂ 金属薄膜領域 １２０、１２１ ボンディングパッド、パッド ５０１ 幅 ５０２ 長さ ５１０ 幅 ５１１ 長さ ６００ シリコンウエハ ６０１ 位置 ６０２ リード ６１０ 基準 ７０１ ＩｎＧａＡｓＰ／ＩｎＰウエハ ７０６ マスク ７０７ 面 ７０８、７１０、７１１ 開孔
フロントページの続き (72)発明者 ジョーゼ アルメイダ ローレンコ アメリカ合衆国 07083 ニュージャーシ ィ，ユニオン，ブライアウッド レーン 2109
Claims (23)
- 【請求項１】 結晶学的平面に平行なｐ表面中に溝をエ
ッチングし、前記溝がウエハのｎ層を露出する工程；金
属ｎ接触を形成し、前記ｎ接触は前記露出されたｎ層に
接触し、前記溝の壁を上昇し、ｐ表面上に、連続した薄
膜を形成する工程；前記ｎ接触とは前記溝と反対のｐ表
面上に、金属ｐ接触を形成する工程；ｐ表面、前記ｐ及
びｎ接触上、及び前記溝中に、誘電体薄膜を堆積させる
工程；前記誘電体薄膜中に、前記ｐ及び前記ｎ接触を部
分的に露出する開孔を規定する工程；前記誘電体薄膜及
び前記開孔上に、金属薄膜を堆積させる工程；前記ｐ及
びｎ接触上で、前記誘電体薄膜の上に、ボンディングパ
ッド位置を規定する工程；前記ボンディングパッド位置
上に、ボンディングパッドを形成する工程；前記誘電体
薄膜を露出させるため、前記ボンディングパッド周囲の
前記金属薄膜を除去する工程を含むｐ表面、ｎ表面、ｎ
層及び基本的結晶学的平面を有するダブルヘテロ構造ウ
エハから、ＬＥＤを作製する方法。 - 【請求項２】 該溝をエッチングする前に、ストライプ
開孔を規定する化学マスクを形成すること、前記溝のエ
ッチング後、化学マスクを除去し、ｐ表面を清浄化する
ことが更に含まれる請求項１記載の方法。 - 【請求項３】 化学マスクは二酸化シリコン及びシリコ
ン窒化物から成る類から選択される誘電体マスクである
請求項２記載の方法。 - 【請求項４】 化学マスクはフォトレジストマスクであ
る請求項２記載の方法。 - 【請求項５】 前記溝は体積にして、５部の臭化水素
酸、１部の過酸化水素、２０部の水から成るエッチャン
トを用いてエッチされる請求項２記載の方法。 - 【請求項６】 前記ｎ接触は合金化させたＡｕ／Ｓｎ／
Ａｕで形成される請求項１記載の方法。 - 【請求項７】 前記金属薄膜はチタン及び金の各層から
成る請求項１記載の方法。 - 【請求項８】 前記Ａｕボンディングパッドは、４ミク
ロンないし１０ミクロンの厚さを有する請求項１記載の
方法。 - 【請求項９】 金属ｐ接触の形成工程後、前記ｐ接触に
相対する前記ｎ表面中に、集積レンズを形成する工程が
更に含まれる請求項１記載の方法。 - 【請求項１０】 ｎ層を露出させるために、半導体ウエ
ハのｐ表面上に、溝をエッチングする工程；前記ｎ層か
ら前記ｐ層へ延びるｎ接触を形成する工程；前記ｐ表面
上に、ｐ接触を形成する工程；前記ｐ表面及び前記溝上
に、誘電体層を堆積させる工程；前記ｐ表面上に、２つ
のボンディングパッドを形成し、それぞれ前記ｎ接触及
び前記ｐ接触と電気的に接触する工程を含むＬＥＤの作
製方法。 - 【請求項１１】 前記半導体はインジウムリン及びガリ
ウムひ素から成る類から選択された基板を含む請求項１
０記載の方法。 - 【請求項１２】 前記ボンディングパッドを形成する前
に、ｐ及びｎ接触と接触させて、金属薄膜を形成し、前
記ボンディングパッドの形成後に、前記金属薄膜の露出
された部分を除去する工程を更に含む請求項１０記載の
方法。 - 【請求項１３】 前記金属薄膜は、チタン及び金の各層
を含む請求項１２記載の方法。 - 【請求項１４】 前記ボンディングパッドは、４ないし
１０ミクロンの厚さを有する金である請求項１０記載の
方法。 - 【請求項１５】 ｐ表面が含まれ；前記ｐ表面は基本的
結晶学的平面に平行な溝を有し、前記溝の底部は、ウエ
ハのｎ層を露出し；前記溝の前記底部で前記ｎ層に接
し、前記溝の第１の側を、連続的に上昇する第１の部分
及び前記ｐ表面上に続く第２の部分を有するｎ接触が含
まれ；前記ｎ接触とは、前記溝の反対側の前記ｐ表面上
のｐ接触が含まれ；前記ｐ接触上の第１の金属薄膜；前
記ｎ接触の前記第２の部分上の第２の金属薄膜；第１及
び第２の金属薄膜上の第１及び第２のボンディングパッ
ド；前記第１及び第２のボンディングパッド間の誘電体
薄膜が含まれ、前記誘電体薄膜は前記ｎ接触の第１の部
分及び前記溝の第２の側を被覆する基本的結晶学的平面
を有するダブルヘテロ構造から形成されたＬＥＤチッ
プ。 - 【請求項１６】 インジウムリン及びガリウムひ素から
成る類から選択された基板を有するダブルヘテロ構造ウ
エハ；前記ウエハのｐ表面に形成された一対のボンディ
ングパッドが含まれ、前記ボンディングパッドのそれぞ
れは、前記ウエハのｐ層及びｎ層と電気的に接触するＬ
ＥＤ。 - 【請求項１７】 前記ｐ表面は前記ボンディングパッド
間の溝を規定する請求項１６記載のＬＥＤ。 - 【請求項１８】 前記ｐ表面上の前記ボンディングパッ
ドを囲む誘電体薄膜を更に含む請求項１６記載のＬＥ
Ｄ。 - 【請求項１９】 ダブルヘテロ構造ウエハ；前記ウエハ
のｐ層と電気的に接触した前記ウエハのｐ表面上に形成
された第１のボンディングパッド；金属ｎ接触を貫い
て、前記ウエハのｎ層と電気的に接触した前記ウエハの
ｐ表面上に形成された第２のボンディングパッドを含む
ＬＥＤ。 - 【請求項２０】 前記ダブルヘテロ構造ウエハはインジ
ウムリンを含む請求項１９記載のＬＥＤ。 - 【請求項２１】 前記ダブルヘテロ構造ウエハはガリウ
ムひ素を含む請求項１９記載のＬＥＤ。 - 【請求項２２】 前記ｎ接触は合金化されたＡｕ／Ｓｎ
／Ａｕを含む請求項１９記載のＬＥＤ。 - 【請求項２３】 前記金属ｎ接触は前記ｐ層を貫いて、
溝の側面上に堆積させた層を含む請求項１９記載のＬＥ
Ｄ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/364,368 US5472886A (en) | 1994-12-27 | 1994-12-27 | Structure of and method for manufacturing an LED |
| US08/364368 | 1994-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236808A true JPH08236808A (ja) | 1996-09-13 |
Family
ID=23434207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33626795A Pending JPH08236808A (ja) | 1994-12-27 | 1995-12-25 | Ｌｅｄ及びその作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5472886A (ja) |
| EP (1) | EP0720241A3 (ja) |
| JP (1) | JPH08236808A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294493A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 半導体発光デバイス |
| JP2014003326A (ja) * | 2007-04-26 | 2014-01-09 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス半導体ボディ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736417A (en) * | 1996-05-13 | 1998-04-07 | Trw Inc. | Method of fabricating double photoresist layer self-aligned heterojunction bipolar transistor |
| SE9604678L (sv) * | 1996-12-19 | 1998-06-20 | Ericsson Telefon Ab L M | Bulor i spår för elastisk lokalisering |
| EP2169733B1 (de) * | 1997-09-29 | 2017-07-19 | OSRAM Opto Semiconductors GmbH | Halbleiterlichtquelle |
| DE19945131A1 (de) * | 1999-09-21 | 2001-04-12 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement und Beschichtungs-Mittel |
| DE19963550B4 (de) * | 1999-12-22 | 2004-05-06 | Epigap Optoelektronik Gmbh | Bipolare Beleuchtungsquelle aus einem einseitig kontaktierten, selbstbündelnden Halbleiterkörper |
| JP3719441B2 (ja) * | 2003-08-01 | 2005-11-24 | セイコーエプソン株式会社 | 光素子およびその製造方法、光モジュール、光伝達装置 |
| US8086082B2 (en) | 2006-07-14 | 2011-12-27 | Koninklijke Philips Electronics N.V. | Methods for mounting an electro-optical component in alignment with an optical element and related structures |
| US8441020B2 (en) * | 2010-03-10 | 2013-05-14 | Micron Technology, Inc. | Light emitting diode wafer-level package with self-aligning features |
| US8736080B2 (en) | 2012-04-30 | 2014-05-27 | Apple Inc. | Sensor array package |
| CN103456856A (zh) * | 2013-09-05 | 2013-12-18 | 深圳市智讯达光电科技有限公司 | 一种倒装led芯片的欧姆接触电极结构及倒装led芯片 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3914137A (en) * | 1971-10-06 | 1975-10-21 | Motorola Inc | Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition |
| US3936694A (en) * | 1973-12-28 | 1976-02-03 | Sony Corporation | Display structure having light emitting diodes |
| CA1049127A (en) * | 1974-03-05 | 1979-02-20 | Kunio Itoh | Semiconductor devices with improved heat radiation and current concentration |
| JPS546787A (en) * | 1977-06-17 | 1979-01-19 | Matsushita Electric Ind Co Ltd | Luminous element |
| US4476620A (en) * | 1979-10-19 | 1984-10-16 | Matsushita Electric Industrial Co., Ltd. | Method of making a gallium nitride light-emitting diode |
| US4342148A (en) * | 1981-02-04 | 1982-08-03 | Northern Telecom Limited | Contemporaneous fabrication of double heterostructure light emitting diodes and laser diodes using liquid phase epitaxy |
| JPS57192088A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Manufacture of light emitting diode |
| US4538342A (en) * | 1984-06-15 | 1985-09-03 | At&T Bell Laboratories | Forming platinum contacts to in-based group III-V compound devices |
| JPS62179179A (ja) * | 1986-01-31 | 1987-08-06 | Oki Electric Ind Co Ltd | 発光素子及びその製造方法 |
| JPS62262471A (ja) * | 1986-05-08 | 1987-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4870468A (en) * | 1986-09-12 | 1989-09-26 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method of manufacturing the same |
| JPS63192280A (ja) * | 1987-02-04 | 1988-08-09 | Mitsubishi Electric Corp | 端面発光型半導体装置の製造方法 |
| US4890383A (en) * | 1988-01-15 | 1990-01-02 | Simens Corporate Research & Support, Inc. | Method for producing displays and modular components |
| KR910006705B1 (ko) * | 1988-11-17 | 1991-08-31 | 삼성전자 주식회사 | 발광다이오드 어레이 및 그 제조방법 |
| US5135877A (en) * | 1990-10-09 | 1992-08-04 | Eastman Kodak Company | Method of making a light-emitting diode with anti-reflection layer optimization |
| US5179609A (en) * | 1991-08-30 | 1993-01-12 | At&T Bell Laboratories | Optical assembly including fiber attachment |
| KR950000522B1 (ko) * | 1991-11-25 | 1995-01-24 | 재단법인 한국전자통신연구소 | 수신용 광전집적 소자 및 그 제조방법 |
| US5259054A (en) * | 1992-01-10 | 1993-11-02 | At&T Bell Laboratories | Self-aligned optical subassembly |
| US5257336A (en) * | 1992-08-21 | 1993-10-26 | At&T Bell Laboratories | Optical subassembly with passive optical alignment |
| US5337398A (en) * | 1992-11-30 | 1994-08-09 | At&T Bell Laboratories | Single in-line optical package |
| JPH06318731A (ja) * | 1993-03-12 | 1994-11-15 | Sharp Corp | 半導体発光装置 |
| US5358880A (en) * | 1993-04-12 | 1994-10-25 | Motorola, Inc. | Method of manufacturing closed cavity LED |
-
1994
- 1994-12-27 US US08/364,368 patent/US5472886A/en not_active Expired - Lifetime
-
1995
- 1995-12-11 EP EP95308969A patent/EP0720241A3/en not_active Withdrawn
- 1995-12-25 JP JP33626795A patent/JPH08236808A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294493A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 半導体発光デバイス |
| JP2014003326A (ja) * | 2007-04-26 | 2014-01-09 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス半導体ボディ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5472886A (en) | 1995-12-05 |
| EP0720241A3 (en) | 1998-10-21 |
| EP0720241A2 (en) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI692161B (zh) | 表面安裝相容的vcsel陣列 | |
| US6458411B1 (en) | Method of making a mechanically compliant bump | |
| US6474531B2 (en) | Semiconductor light-emitting device and method of manufacturing the same and mounting plate | |
| US4316208A (en) | Light-emitting semiconductor device and method of fabricating same | |
| US5434939A (en) | Optical fiber module with surface emitting laser | |
| KR100563853B1 (ko) | 발광 소자의 제조 방법 | |
| US5698452A (en) | Method of making integrated detector/photoemitter with non-imaging director | |
| US20070114557A1 (en) | Flip-chip light emitting diode device without sub-mount | |
| JPH08236808A (ja) | Ｌｅｄ及びその作製方法 | |
| JP6689185B2 (ja) | コンタクトが凹凸面上に形成された半導体発光デバイス、及びその製造方法 | |
| US7635869B2 (en) | Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip | |
| JPH071793B2 (ja) | ハイブリツド光ｉｃ装置 | |
| US6465811B1 (en) | Low-capacitance bond pads for high speed devices | |
| JP3489395B2 (ja) | 半導体発光素子 | |
| KR940003436B1 (ko) | 반도체발광장치 | |
| KR20090008036A (ko) | 발광 소자 패키지와 서브마운트 및 그 제조방법 | |
| CN113690730B (zh) | 垂直腔面发射激光器 | |
| CN113314952B (zh) | 具有斜坡pia结构的vcsel芯片及其制备方法 | |
| JP2002107584A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
| US7079559B2 (en) | Flip-chip automatically aligned optical device | |
| JPH04167565A (ja) | フリップチップ型受光素子 | |
| JP4671480B2 (ja) | 光実装基板の製造方法及び光モジュールの製造方法 | |
| JP3455086B2 (ja) | 発光素子およびその製造方法ならびに発光素子の接続構造 | |
| USH434H (en) | Contacts to III-V semiconductors | |
| JP2000244008A (ja) | 電流狭窄型発光ダイオード及び発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020610 |