KR100563853B1 - 발광 소자의 제조 방법 - Google Patents
발광 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100563853B1 KR100563853B1 KR1019997011064A KR19997011064A KR100563853B1 KR 100563853 B1 KR100563853 B1 KR 100563853B1 KR 1019997011064 A KR1019997011064 A KR 1019997011064A KR 19997011064 A KR19997011064 A KR 19997011064A KR 100563853 B1 KR100563853 B1 KR 100563853B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- base substrate
- substrate
- continuous
- layers
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 230000005496 eutectics Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000003631 wet chemical etching Methods 0.000 claims abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims 1
- 239000012780 transparent material Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 19
- 238000005530 etching Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000003100 immobilizing effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 발광 소자를 제조하기 위한 방법에 관한 것이다. 본 발명에 따른 방법에서는, 반도체 재료로 이루어진 베이스 기판(1)의 앞면에 적어도 하나의 활성층을 포함하는 연속층(2, 3, 4, 5)이 형성된 후에 상기 베이스 기판(1)이 적어도 부분적으로 제거되며, 그 다음에 상기 연속층(2, 3, 4, 5)이 외부 기판(9)에 결합된다. 베이스 기판(1)은 베이스 기판 재료에 선택적으로 작용하는 에칭제내에서 습식-화학 에칭에 의해 제거된다. 그 다음에, 이미 제거된 베이스 기판(1)의 앞면을 향하고 있는 연속층(2, 3, 4, 5)의 뒷면(6)에는 제 1 금속 콘택층(7)이 제공되고, 외부 기판(9)의 앞면에는 제 2 금속 콘택층(10)이 제공된다. 이와 같이 커버된 연속층(2, 3, 4, 5)의 뒷면(6)은 외부 기판(9)의 커버된 앞면과 열을 이용한 공융 본딩에 의해서 서로 결합된다.
Description
본 발명은, 반도체 재료로 이루어진 베이스 기판의 앞면에 적어도 하나의 활성층을 포함하는 연속층을 형성한 후에 상기 베이스 기판을 적어도 부분적으로 제거하고, 그 다음에 상기 연속층을 외부 기판에 결합하는 방식으로 이루어지는, 발광 소자의 제조 방법에 관한 것이다.
발광 반도체 소자는, 예를 들어 GaAs로 이루어진 반도체 베이스 기판상에 활성층을 포함하는 발광 연속층이 에피택셜 증착되는 III-IV-반도체 시스템을 기초로하여 제조된다. 활성층은 예를 들어 Al-농도가 상이한 InGaAlP로 이루어진다. 최대로 다양하게 적용하기 위해서는, 에피택셜 방식으로 적층된 연속층을 베이스 기판으로부터 재차 제거하고(소위 에피택셜-리프트-오프(Epitaxial-Lift-Off)) 우수한 전기 콘택을 형성하여 다른 캐리어(외부 기판)상에 고정하는 것이 필수적이다. 원하는 적용예에 따라 그리고 이용되는 제조 기술에 따라, 한편으로는 개별 소자에서 그리고 다른 한편으로는 모놀리식 집적 회로에서 해결될 문제점들은 서로 다르다. 반도체 칩으로부터 방사되는 대부분의 가시 광선이 (예를 들어 GaAs로 이루어진) 베이스 기판에 의해서 흡수됨으로써, 광발생의 외부 효율이 최소화된다. 따라서, 통상적으로 5 lm 이상의 최고 광세기 및 통상적으로 10% 이상의 최고 효율에 도달하기 위해서는 방사된 광을 투과시키는 (예를 들어 GaP로 이루어진) 기판이 바람직하다. 그와 동시에 고전류의 경우에도 Epi-연속층과 외부 기판 사이의 우수한 전기적 결합 및 제조시의 높은 수율을 제공하는 것이 바람직하다. 상기와 같은 개별-반도체 소자의 통상의 적용예는 자동차의 외부 조명, 램프 등이다. 또한, 최소 크기의 III-V-반도체 Epi-층을 실리콘 바탕 집적 회로내에 구현함으로써 광전자 집적 회로를 구현할 수 있다. 이 경우에는 III-V-반도체 소자가 실리콘-소자에 전기적으로 결합되는 것이 중요하다. 이에 대한 통상의 적용예는 LED-디스플레이, 광학 정보 처리 장치 등이다.
에피택셜층을 외부 기판상에 제조하고 고정하며 전기적으로 콘택팅하는 것은 지금까지 실제로 2가지 방법에 의해서 실행되었다: 외부 기판상에 Epi-층을 헤테로 에피택시하고 용융하는 방법.
예를 들어 InGaAlP를 GaP상에 헤테로에피택시하는 경우에는, 사용되는 재료의 격자 미스매칭(lattice mismatching)으로 인해 필연적으로 높은 전위(dislocation) 밀도가 나타난다. 이와 같은 높은 전위 밀도는, SiO2-마스크에 의해 에피택시 표면이 감소되어 결과적으로 변형이 더 쉽게 감소될 수 있음으로써, 또는 예컨대 열적으로 주기적인 결정 성장(crystal growth), 인터페이스의 삽입 등과 같은 종래의 방법에 의해서 감소될 수 있다. 그럼에도 불구하고 높은 전위 밀도는 비발광성 재결합 과정을 강화시켜서 그에 따라 광방사를 감소시키고, 칩의 한정되지 않은 전압 강하를 부가적으로 야기하며, 이와 같은 전압 강하는 전기적 결합에 바람직하지 않은 것이다.
Epi-층을 외부 기판상에서 용융하는 경우에는 흡수 작용하는 GaAs-베이스 기판이 선택적인 언더커트(undercut)에 의해서 Epi-연속층으로부터 습식-화학식으로 제거되며, 이 경우에는 미리 AlN-층이 제공되었다. 남아 있는 Epi-연속층은 고압 및 고온에서 투과성 GaP-외부 기판상에 제공된다. 반 데어 발스(van der Waals)-결합의 형성을 통해서 Epi-연속층이 투과성 외부 기판상에 접착된다.
대안적으로는, (이전의) 베이스 기판 측면에 있는 분리된 Epi-연속층이 두께가 수백 마이크로미터인 금속 박막에 의해 증발될 수 있다. 그 다음에 Epi-연속층은 투과성의 또는 흡수 작용하는 외부 기판상에 제공되며, 경우에 따라 상기 외부 기판에는 마찬가지로 얇은 금속 박막이 제공된다. 후속적으로 텀퍼링에 의해 금속 접합부에서 합금화가 이루어진다. 이 합금화를 통해 Epi-연속층이 외부 기판에 접착된다.
기술된 모든 제조 방법(마지막 방법은 선행 기술에 속하지 않음)에서의 단점은, 실제로 흡수 기판의 불균일한 에칭 제거로 인해 수백 마이크로 미터에 걸쳐서 야기되는 결합될 2개 바디의 접합이 한정되지 않는다는 점이다. Epi-연속층과 외부 기판 사이에서의 불균일한 반 데어 발스-결합 및 그에 의해 야기되는 산화물의 형성은 반도체 칩에서 바람직하지 않게 지나치게 높은 전압 강하를 야기할 수 있고 수율을 현저하게 떨어뜨릴 수 있다. 그래서, InGaAlP-연속층이 용융에 의해 GaP-외부 기판상에 결합된, 고전류에 적용하기 위한 통상의 LED-반도체 소자에서는 70mA에서 이미터 다이오드 전압이 2.4mV 이상으로 측정되었으며, 이것은 고전류에 대한 적용을 크게 제한한다.
EP-0 616 376 A1호에는 LED-층을 웨이퍼 본딩하기 위한 방법이 공지되어 있으며, 상기 방법에서 LED-층은 추후에 제거될 성장 기판상에서 제조된다. 제 2 기판에서 낮은 콘택 저항 또는 원하는 광학 경계면 특성을 얻기 위해, 상기 LED-층은 종래의 웨이퍼 본딩 기술에 의해 적합한 광학적 특성을 갖는 제 2 기판과 표면 결합된다.
JP-A 5 251 739호에는 혼합색을 형성하기 위해서 적색의 GaAsP-LED 및 녹색의 GaP-LED가 전기적으로 콘택팅되는 발광 반도체 장치가 공지되어 있으며, 상기 장치에서는 2개의 LED를 서로 전기적으로 콘택팅하기 위해서 공융 합금의 사용이 제안된다.
EP-0 616 376 A1호에는 LED-층을 웨이퍼 본딩하기 위한 방법이 공지되어 있으며, 상기 방법에서 LED-층은 추후에 제거될 성장 기판상에서 제조된다. 제 2 기판에서 낮은 콘택 저항 또는 원하는 광학 경계면 특성을 얻기 위해, 상기 LED-층은 종래의 웨이퍼 본딩 기술에 의해 적합한 광학적 특성을 갖는 제 2 기판과 표면 결합된다.
JP-A 5 251 739호에는 혼합색을 형성하기 위해서 적색의 GaAsP-LED 및 녹색의 GaP-LED가 전기적으로 콘택팅되는 발광 반도체 장치가 공지되어 있으며, 상기 장치에서는 2개의 LED를 서로 전기적으로 콘택팅하기 위해서 공융 합금의 사용이 제안된다.
본 발명의 목적은, 특히 고전류인 경우에도 Epi-연속층과 외부 기판 사이에 개선된 전기 접합을 가능하게 하고, 제한된 전기 접합에 의해서 제조된 LED-반도체 칩의 수율을 상승시킬 수 있는, 특히 광전자 공학 분야 및 자동차 전자 공학 분야에 사용하기 위해 제공되는 발광성 소자를 제조하기 위한 방법을 제공하는 것이다.
상기 목적은 청구항 1 또는 청구항 8에 따른 방법에 의해 달성된다.
본 발명에서, 미리 제거된 베이스 기판의 앞면을 향하고 있는 연속층의 뒷면에는 제 1 금속 콘택층이 제공되고, 외부 기판의 앞면에는 제 2 금속 콘택층이 제공되며, 이와 같이 커버된 연속층의 뒷면은 커버된 외부 기판의 앞면과 바람직하게는 공융 본딩에 의해서 서로 결합된다.
베이스 기판은 바람직하게 습식-화학 에칭에 의해서 상기 베이스 기판 재료에 선택적으로 작용하는 에칭제내에서 제거되며, 이 때 상기 방법의 특히 바람직한 실시예에서는 베이스 기판의 습식-화학 에칭 공정에 선행하여 베이스 기판을 기계적으로 얇게하는 공정이 실행된다. 그럼으로써, 활성층을 포함하는 연속층으로부터 베이스 기판을 균일하게 분리할 수 있게 된다.
본 발명에 따른 방법은 지금까지 이용된 방법에 비해 특별히 에피택셜 성장 연속층과 외부 기판 사이에 한정된 도전성 접합이 만들어지는 장점을 가지며, 이와 같은 장점은 특히 한편으로는 다만 최소 두께를 갖는 베이스 기판만을 한정적으로 에칭하고 다른 한편으로는 지지되지 않은 연속층을 투과성 외부 기판상에 공융 본딩하는 것과 같은 조합 작용의 결과로 얻어진다. 따라서, 베이스 기판이 최대 약 100㎛의 적은 전체 두께를 가지면 상기와 같은 한정된 기판 에칭을 위해서 매우 바람직하다. 베이스 기판이 더 두꺼운 경우에는 본 발명에 따른 방법에서, 습식-화학 에칭 공정에 앞서서 베이스 기판을 통상적으로 100㎛의 바람직한 전체 두께로 기계적으로 얇게하는 공정이 실행된다. 그럼으로써, 웨이퍼 직경이 2인치 이상인 경우에도 에칭에 의해 베이스 기판의 균일한 용해가 이루어질 수 있다.
2개의 제 1 금속 콘택층 및 제 2 금속 콘택층을 공융 본딩하기 위해서는 바람직하게 금을 함유하는 납땜층이 사용되는데, 이 납땜층은 제 1 콘택층 혹은 제 2 콘택층상에서 구조화되거나 또는 상기 2개 층 위에도 적층되며, 2개 콘택층의 결합시에는 바람직하게 레이저 납땜에 의해서 용융되어 후속하는 냉각시에 2개 부분의 접합부가 함께 납땜된다. 공융 땜납의 접착은 바람직하게 이 목적을 위해 제공된 구조화된 금속층의 장소에서만 이루어진다. 그럼으로써 2개의 부분 소자 사이에 한정된 금속 접합부가 형성될 수 있으며, 결과적으로 고전류인 경우에도 유리한 소자 특성이 얻어지는 동시에 소자 제조시 높은 수율이 얻어진다.
본 발명의 바람직한 실시예는 종속항에서 기술된다.
본 발명은 도면에 도시된 실시예를 참조하여 하기에서 자세히 설명된다.
도 1은 베이스 기판상에 에피택셜 증착된 연속층의 개략적인 횡단면도이고,
도 2는 비교적 두꺼운 베이스 기판을 에칭한 후의 개략적인 횡단면도이며,
도 3은 외부 기판상에 공융 본딩된 연속층을 갖는, 본 발명에 따라 제조된 발광 소자의 개략도이다.
본 발명에 따른 방법에 따라 제조된 발광 소자의 도면에 도시된 실시예는 GaAs로 이루어진 반도체 베이스 기판(1)을 포함하며, 상기 기판상에는 에피택셜 증착된 연속층이 제공되고, 이 연속층은 반도체 기판(1)으로부터 시작하여 제 1 외부층(2), 활성층(3) 및 제 2 외부층(4)을 포함한다. 도 1의 실시예에 따른 활성층(3)은 방사된 광선의 파장이 통상적으로 최대 800nm인 InGaAlP-이중-헤테로 구조물이다. 대안적으로 상기 활성층은 호모-pn-접합에 의해서도 형성될 수 있다. 제 2 외부층(4) 상부에는 통상적으로 두께가 약 10㎛ 내지 50㎛인 GaP로 이루어진 감결합층(coupling-out layer; 5)이 증착되는데, 이 감결합층은 발광 다이오드로부터 방사되는 광의 광학적인 감결합 효율을 개선하기 위해 이용된다. 광학 커뮤니케이션 공학 기술에서 발광 다이오드가 특히 광소스로서, 즉 송신 소자로서 사용되는 경우에 개별층(2, 3, 4, 5)으로 이루어진 연속층의 배열 및 기능은 당업자에게 공지되어 있기 때문에 여기에서는 상세히 설명하지 않는다. 방사되는 광의 원하는 파장에 따라 상이한 반도체 시스템이 사용되며, 상기와 같은 상이한 반도체 시스템의 기초가 되는 반도체 재료는 또한 고유의 기술적인 문제점을 갖는 상이한 제조 방법을 야기한다. 파장이 약 400 내지 800nm인 가시적 스펙트럼 범위에서는 AlGaInP-합금 시스템이 사용되는데, 상기 합금 시스템은 알루미늄 함량의 조절에 의해서 비교적 넓은 컬러 범위로 구성된 원하는 파장이 결정될 수 있는 도시된 실시예에도 기초가 된다. 그러나 원칙적으로 본 발명에 따른 방법은, 일반적으로 AlGaAs-시스템을 기초로하는, 적외선 범위의 비교적 큰 파장을 갖는 발광 다이오드를 제조하기 위해서도 적용될 수 있으며, 상기 AlGaAs-시스템에서는 알루미늄 함량을 약 10% 내지 30%의 통상적인 범위에서 조절함으로써 방사되는 광의 파장이 약 800nm 이상까지 도달될 수 있다.
GaAs로 이루어진 베이스 기판(1)은 처음에는 통상적으로 수백 마이크로미터의 전체 두께를 가질 수 있다. 이 경우에는 본 발명에 따른 방법을 적용하기 위한 선행 단계로서 바람직하게 폴리싱을 이용하여 베이스 기판(1)을 기계적으로 얇게 하는 단계가 제안되며, 이 단계로 인해 베이스 기판(1)의 전체 두께는 약 100㎛로 조절된다. 폴리싱 후의 상태는 도 1에 도시되어 있다. 그 다음에 반도체 웨이퍼가 베이스 기판(1)의 재료에 선택적으로 작용하는 에칭제내에 침지된다. GaAs의 경우에는 에칭제로서 예를 들어 비율이 4:2:1인 H2O:NH3:H2O2 용액이 사용될 수 있다. 약 45분 후에는 베이스 기판(1)은 완전히 용해되는 반면, 층(2, 3, 4, 5)으로 이루어진 연속층은 침식되지 않는다. 이 경우 GaAs-베이스 기판(1)의 용해는 극도로 균일하게 이루어지는데, 그 이유는 상기 기판의 두께가 최소이기 때문이다. 2인치 이상의 웨이퍼 직경을 갖는 용해된 연속층을 얻는 것은 아무 문제없이 가능하다.
도 2는 기계적으로 얇게하는 선행 단계 없이 습식-화학식으로 에칭된 수백 ㎛ 두께의 GaAs-베이스 기판(1)의 경우를 보여준다. 이 경우에는 에칭 침식이 불균일하게 이루어졌음을 알 수 있는데, 이와 같은 불균일한 에칭 침식은 결국 후속적으로 결합될 투과성 외부 기판과 연속층 사이에 더 이상 균일하지 않은 접합을 야기한다. 따라서 본 발명에 따른 방법에서는, 베이스 기판(1)의 두께가 더 두꺼울 때에 먼저 기계적 폴리싱 공정을 실행하는 것이 더 유리하다.
도 3은 습식-화학식으로 용해된 에피택셜 연속층을 외부 기판 캐리어상에 고정시키고 전기적으로 콘택팅하는 과정을 개략적으로 보여준다. 이 목적을 위해서 용해된 연속층의 뒷면(6)(n-면)에는 n-콘택(7)이 구조화되어 제공되며, 이 n-콘택은 얇은 골드층으로 코팅된다. 그와 동시에 투과성 외부 기판(9)의 앞면(8)에는 구조화된 n-콘택(10)(n-도핑된 GaP-외부 기판(9)의 경우) 또는 (예를 들어 유리 또는 실리콘으로 이루어진 외부 기판을 위해서는) 다른 금속층도 제공되며, 상기 n-콘택의 표면은 공융 땜납의 역할을 하는 얇은 AuSn-층으로 코팅된다. 금속 콘택층(10)이 제공된 투과성 외부 기판(9) 및 금속 콘택층(7)이 제공된 연속층은 서로 위ㆍ아래로 배치되고 적합한 가열 소스로 열처리된다. 콘택층(10)상에 있는 AuSn-코팅이 용융되어(도면 부호 (11)로 개략적으로 도시됨) 냉각시 접합부에 있는 2개의 부분 소자들을 함께 납땜함으로써, 결과적으로 도 3에 개략적으로 도시된 것과 같은 전기적 및 기계적 결합이 에피택셜층(2, 3, 4, 5)과 투과성 외부 기판(9) 사이에서 - 뒷면 콘택(7)과 AuSn-앞면 콘택 사이에서 - 이루어진다. 이 때 공융 땜납(11)의 본딩은 다만 금속층(7 및 10)에서만 이루어진다. 따라서 2개의 칩 소자 사이에서는 한정된 금속 접합부가 형성되는데, 이와 같은 금속 접합은 전류가 높은 경우에도 유리한 소자 특성을 가능하게 하며, 특히 비교적 높은 제조 수율을 가능하게 한다. 참고로, 도면 부호 (12)는 외부 기판(9)상에 있는 n-뒷면 금속 콘택팅을 지시하며, 도면 부호 (13)은 감결합층(5)상에 있는 구조화된 p-콘택을 지시한다.
Claims (9)
- - 베이스 기판(1)의 앞면에 적어도 하나의 활성층(3)을 포함하는 연속층(2, 3, 4, 5)을 형성한 후에 상기 베이스 기판(1)을 적어도 부분적으로 제거하고, 그 다음에 상기 연속층(2, 3, 4, 5)을 외부 기판(9)에 결합하는 단계, 및- 커버된 연속층(2, 3, 4, 5)의 뒷면(6)과 외부 기판(9)의 커버된 앞면(8)을 열을 이용한 공융 본딩에 의해서 서로 결합하는 단계로 이루어진, 발광 소자의 제조 방법에 있어서,- 제거된 베이스 기판(1)의 앞면을 향하고 있는 연속층(2, 3, 4, 5)의 뒷면(6)에는 제 1 금속 콘택층(7)을 구조화하고, 외부 기판(9)의 앞면(8)에는 제 2 금속 콘택층(10)을 구조화하는 단계,- 상기 제 1 및 제 2 금속 콘택층(7, 10)을 상기 2개의 구조화된 콘택층(7, 10) 사이에 있는 적어도 하나의 추가 납땜층을 이용한 공융 본딩에 의해서 서로 결합하는 단계, 및- 상기 연속층의 커버된 뒷면과 상기 외부 기판의 연속층의 커버된 앞면의 결합을 오직 구조화된 금속 콘택층을 통해서만 실행하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서,상기 제 1 및 제 2 금속 콘택층(7, 10)을 공융 본딩하기 위해 금을 함유하는 납땜층을 사용하는 것을 특징으로 하는 방법.
- 제 1항 또는 제 2항에 있어서,상기 외부 기판(9)을 투과성 재료로 구성하는 것을 특징으로 하는 방법.
- 제 1항 또는 제 2항에 있어서,GaAs-베이스 기판(1)상에 에피택셜 증착된 연속층(2, 3, 4, 5)은 InGaAlP 또는 GaAs 또는 AlGaAs중 하나의 재료를 함유하는 활성층(3)을 갖는 것을 특징으로 하는 방법.
- 제 1항 또는 제 2항에 있어서,상기 에피택셜 증착된 연속층(2, 3, 4, 5)은 베이스 기판(1)으로부터 시작하여 제 1 외부층(2), 활성층(3), 제 2 외부층(4) 및 감결합층(5)을 포함하는 것을 특징으로 하는 방법.
- 제 1항 또는 제 2항에 있어서,다수의 발광성 소자를 웨이퍼 결합부내에서 제조하며, 상기 웨이퍼의 직경은 2인치 이상인 것을 특징으로 하는 방법.
- 제 1항 또는 제 2항에 있어서,상기 베이스 기판(1) 및 상기 외부 기판(9)으로부터 다른 쪽을 향하고 있는 연속층(2, 3, 4)의 앞면에 감결합층(5)을 제공하며, 상기 감결합층(5)상에 구조화되어 증착된 금속 전극층(13)을 제공하는 것을 특징으로 하는 방법.
- 제 1항 또는 제 2항에 있어서,상기 베이스 기판(1)을 습식-화학 에칭에 의해 상기 베이스 기판 재료에 대해 선택적으로 작용하는 에칭제로 제거하는 것을 특징으로 하는 방법.
- 제 8항에 있어서,상기 베이스 기판(1)을 습식-화학 에칭하는 단계 전에 베이스 기판(1)을 기 계적으로 얇게하는 단계를 선행적으로 실시하는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19722156.4 | 1997-05-27 | ||
| DE19722156 | 1997-05-27 | ||
| PCT/DE1998/001412 WO1998054764A1 (de) | 1997-05-27 | 1998-05-22 | Verfahren zur herstellung eines lichtemittierenden bauelementes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010013085A KR20010013085A (ko) | 2001-02-26 |
| KR100563853B1 true KR100563853B1 (ko) | 2006-03-24 |
Family
ID=7830629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019997011064A KR100563853B1 (ko) | 1997-05-27 | 1998-05-22 | 발광 소자의 제조 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6221683B1 (ko) |
| EP (1) | EP0985235B1 (ko) |
| JP (3) | JP4020977B2 (ko) |
| KR (1) | KR100563853B1 (ko) |
| DE (1) | DE59809873D1 (ko) |
| RU (1) | RU2177189C2 (ko) |
| TW (1) | TW393787B (ko) |
| WO (1) | WO1998054764A1 (ko) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784463B2 (en) * | 1997-06-03 | 2004-08-31 | Lumileds Lighting U.S., Llc | III-Phospide and III-Arsenide flip chip light-emitting devices |
| DE10017337C2 (de) * | 2000-04-07 | 2002-04-04 | Vishay Semiconductor Gmbh | Verfahren zum Herstellen lichtaussendender Halbleiterbauelemente |
| US6903381B2 (en) * | 2003-04-24 | 2005-06-07 | Opto Tech Corporation | Light-emitting diode with cavity containing a filler |
| DE102004016697B4 (de) * | 2004-02-27 | 2007-10-11 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen von Halbleiterchips umfassend ein Verbindungsverfahren, das Löten mit einem Lot umfasst, und Halbleiterchip |
| US7524686B2 (en) * | 2005-01-11 | 2009-04-28 | Semileds Corporation | Method of making light emitting diodes (LEDs) with improved light extraction by roughening |
| US20060154393A1 (en) * | 2005-01-11 | 2006-07-13 | Doan Trung T | Systems and methods for removing operating heat from a light emitting diode |
| US7473936B2 (en) * | 2005-01-11 | 2009-01-06 | Semileds Corporation | Light emitting diodes (LEDs) with improved light extraction by roughening |
| US7563625B2 (en) * | 2005-01-11 | 2009-07-21 | SemiLEDs Optoelectronics Co., Ltd. | Method of making light-emitting diodes (LEDs) with improved light extraction by roughening |
| US7646033B2 (en) * | 2005-01-11 | 2010-01-12 | Semileds Corporation | Systems and methods for producing white-light light emitting diodes |
| US8871547B2 (en) | 2005-01-11 | 2014-10-28 | SemiLEDs Optoelectronics Co., Ltd. | Method for fabricating vertical light emitting diode (VLED) structure using a laser pulse to remove a carrier substrate |
| US7186580B2 (en) * | 2005-01-11 | 2007-03-06 | Semileds Corporation | Light emitting diodes (LEDs) with improved light extraction by roughening |
| US7195944B2 (en) * | 2005-01-11 | 2007-03-27 | Semileds Corporation | Systems and methods for producing white-light emitting diodes |
| US7897420B2 (en) * | 2005-01-11 | 2011-03-01 | SemiLEDs Optoelectronics Co., Ltd. | Light emitting diodes (LEDs) with improved light extraction by roughening |
| US7413918B2 (en) * | 2005-01-11 | 2008-08-19 | Semileds Corporation | Method of making a light emitting diode |
| US8680534B2 (en) | 2005-01-11 | 2014-03-25 | Semileds Corporation | Vertical light emitting diodes (LED) having metal substrate and spin coated phosphor layer for producing white light |
| US9130114B2 (en) | 2005-01-11 | 2015-09-08 | SemiLEDs Optoelectronics Co., Ltd. | Vertical light emitting diode (VLED) dice having confinement layers with roughened surfaces and methods of fabrication |
| US7378288B2 (en) * | 2005-01-11 | 2008-05-27 | Semileds Corporation | Systems and methods for producing light emitting diode array |
| US8802465B2 (en) | 2005-01-11 | 2014-08-12 | SemiLEDs Optoelectronics Co., Ltd. | Method for handling a semiconductor wafer assembly |
| US7432119B2 (en) * | 2005-01-11 | 2008-10-07 | Semileds Corporation | Light emitting diode with conducting metal substrate |
| US20060151801A1 (en) * | 2005-01-11 | 2006-07-13 | Doan Trung T | Light emitting diode with thermo-electric cooler |
| US20060237735A1 (en) * | 2005-04-22 | 2006-10-26 | Jean-Yves Naulin | High-efficiency light extraction structures and methods for solid-state lighting |
| US7772604B2 (en) | 2006-01-05 | 2010-08-10 | Illumitex | Separate optical device for directing light from an LED |
| TWI305960B (en) * | 2006-06-16 | 2009-02-01 | Opto Tech Corp | Light emitting diode and method manufacturing the same |
| US7789531B2 (en) | 2006-10-02 | 2010-09-07 | Illumitex, Inc. | LED system and method |
| US8283683B2 (en) | 2006-11-07 | 2012-10-09 | Opto Tech Corporation | Chip-bonding light emitting diode chip |
| TWI324403B (en) * | 2006-11-07 | 2010-05-01 | Opto Tech Corp | Light emitting diode and method manufacturing the same |
| DE602008002720D1 (de) * | 2007-02-12 | 2010-11-04 | Philips Intellectual Property | Htemission |
| US20080303033A1 (en) * | 2007-06-05 | 2008-12-11 | Cree, Inc. | Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates |
| US7829358B2 (en) | 2008-02-08 | 2010-11-09 | Illumitex, Inc. | System and method for emitter layer shaping |
| TW201034256A (en) | 2008-12-11 | 2010-09-16 | Illumitex Inc | Systems and methods for packaging light-emitting diode devices |
| JP2010267813A (ja) * | 2009-05-14 | 2010-11-25 | Toshiba Corp | 発光素子及びその製造方法 |
| US8449128B2 (en) | 2009-08-20 | 2013-05-28 | Illumitex, Inc. | System and method for a lens and phosphor layer |
| US8585253B2 (en) | 2009-08-20 | 2013-11-19 | Illumitex, Inc. | System and method for color mixing lens array |
| US20140077246A1 (en) * | 2011-06-01 | 2014-03-20 | Koninklijke Philips N.V. | Light emitting device bonded to a support substrate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3931631A (en) | 1973-07-23 | 1976-01-06 | Monsanto Company | Gallium phosphide light-emitting diodes |
| JPS6081884A (ja) * | 1983-10-11 | 1985-05-09 | Nec Corp | 半導体発光装置 |
| US5103271A (en) * | 1989-09-28 | 1992-04-07 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method of fabricating the same |
| US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
| JPH05251739A (ja) * | 1992-03-06 | 1993-09-28 | Toshiba Corp | 半導体発光デバイス |
| US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
-
1998
- 1998-05-22 EP EP98934777A patent/EP0985235B1/de not_active Expired - Lifetime
- 1998-05-22 DE DE59809873T patent/DE59809873D1/de not_active Expired - Lifetime
- 1998-05-22 JP JP50009199A patent/JP4020977B2/ja not_active Expired - Lifetime
- 1998-05-22 RU RU99126759/28A patent/RU2177189C2/ru not_active IP Right Cessation
- 1998-05-22 WO PCT/DE1998/001412 patent/WO1998054764A1/de active IP Right Grant
- 1998-05-22 KR KR1019997011064A patent/KR100563853B1/ko not_active IP Right Cessation
- 1998-05-25 TW TW087108060A patent/TW393787B/zh not_active IP Right Cessation
-
1999
- 1999-11-29 US US09/450,398 patent/US6221683B1/en not_active Expired - Lifetime
-
2006
- 2006-03-10 JP JP2006065668A patent/JP2006196919A/ja active Pending
-
2007
- 2007-05-11 JP JP2007126779A patent/JP2007201516A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP4020977B2 (ja) | 2007-12-12 |
| JP2006196919A (ja) | 2006-07-27 |
| KR20010013085A (ko) | 2001-02-26 |
| EP0985235A1 (de) | 2000-03-15 |
| DE59809873D1 (de) | 2003-11-13 |
| US6221683B1 (en) | 2001-04-24 |
| JP2007201516A (ja) | 2007-08-09 |
| EP0985235B1 (de) | 2003-10-08 |
| TW393787B (en) | 2000-06-11 |
| JP2002503391A (ja) | 2002-01-29 |
| WO1998054764A1 (de) | 1998-12-03 |
| RU2177189C2 (ru) | 2001-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100563853B1 (ko) | 발광 소자의 제조 방법 | |
| US4727649A (en) | Method for producing an optical device | |
| KR20060020605A (ko) | Ｌｅｄ 파워 패키지 | |
| KR20040104232A (ko) | 수직구조 질화갈륨계 발광다이오드의 제조방법 | |
| KR20080015794A (ko) | ＩｎＧａＡｌＮ 발광 장치 및 이의 제조 방법 | |
| KR20050000197A (ko) | 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법 | |
| US20100224890A1 (en) | Light emitting diode chip with electrical insulation element | |
| JPH0730209A (ja) | 光素子実装体の製造方法 | |
| US4249967A (en) | Method of manufacturing a light-emitting diode by liquid phase epitaxy | |
| JP3238326B2 (ja) | 発光装置 | |
| US20050116309A1 (en) | Semiconductor light-emitting element, manufacturing method therefor and semiconductor device | |
| JPS6159886A (ja) | 光半導体装置の製造方法 | |
| TWI237909B (en) | Thin-film semiconductor component and its production method | |
| JPH06177434A (ja) | 青色発光素子及びその製造方法 | |
| KR100681789B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| US4220960A (en) | Light emitting diode structure | |
| CN113284819A (zh) | 一种巨量转移方法 | |
| KR100447413B1 (ko) | 반도체 발광장치 | |
| JP4594708B2 (ja) | 発光ダイオードおよびその製造方法、発光ダイオードランプ。 | |
| JPH0319369A (ja) | 半導体装置 | |
| JPH04329681A (ja) | 光半導体装置の製造方法 | |
| JPH0653550A (ja) | 多波長光半導体整列素子 | |
| KR20050009089A (ko) | ＡｌＧａＩｎＰ계 발광 다이오드 및 그 제조방법 | |
| JPH0758400A (ja) | 高出力パルスレーザダイオードモジュール | |
| JP2000174348A (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130307 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140306 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150305 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160303 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170310 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180308 Year of fee payment: 13 |
|
| EXPY | Expiration of term |