JPH0653550A - 多波長光半導体整列素子 - Google Patents

多波長光半導体整列素子

Info

Publication number
JPH0653550A
JPH0653550A JP20501192A JP20501192A JPH0653550A JP H0653550 A JPH0653550 A JP H0653550A JP 20501192 A JP20501192 A JP 20501192A JP 20501192 A JP20501192 A JP 20501192A JP H0653550 A JPH0653550 A JP H0653550A
Authority
JP
Japan
Prior art keywords
layer
led
crystal
layers
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20501192A
Other languages
English (en)
Inventor
Motoyuki Yamamoto
基幸 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20501192A priority Critical patent/JPH0653550A/ja
Publication of JPH0653550A publication Critical patent/JPH0653550A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Abstract

(57)【要約】 【目的】 LED 間の間隔を狭めることにより指向性を単
峰性とし、新しい結晶InGaAlP を用いることにより赤色
から緑色間でLED の光度を殆ど同じにし、しかもチップ
に多色のLED を作成することによりステムへのマウント
回数を減らす点。 【構成】 赤色から緑色間の多色LED を同一のInGaAlP
結晶のAl組成を変えることにより製造できる点を特徴と
しており、各LED の電流拡散層とオーミック層を一度の
再成長で形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、発光波長が違うN個の
LED ( 発光ダイオード)を整列する構造の多波長光半導
体整列素子に係わり、特に任意に波長が変えられるGaAl
AsP,InGaAlP系結晶から成る発光ダイオードアレイ(Arr
ay)素子に利用するものである。
【0002】
【従来の技術】従来の発光ダイオードアレイを図1を参
照して説明する。ステム1には、570nmの波長で発光
する黄色GaAsP 系のLED チップ2と、555 nmの波長で
発光する緑色 GaP系のよびLED チップ3を、ステム1に
導電性ペーストによりマウントする。LED チップ2及び
3に形成する電極(図示せず)夫々とステム1間には、
金属細線例えば金線4、5をボンデイング法により圧着
して固定し、これらをいわゆるトランスファモールド(T
ransfer Mold以後モールド法と記載) 法により透明な樹
脂6により封止する。LED チップ2、3から放射する光
は、透明樹脂6内に設けるレンズにより集光する方式が
採られている。ステム1にマウントするLED チップ2及
び3間の距離は、ほぼ 200μmであり、電流を印加する
と黄色と緑色に発光する。
【0003】図2には、LED チップ2及び3の光指向性
を示す。
【0004】
【発明が解決しようとする課題】LED アレイの製造に当
たって、LED チップ単体毎にマウントする手法は、生産
コストの上昇を招く。しかも、各LED チップをステム1
にマウントするには、前記のように塗布した導電性ペー
ストに夫々を載置後、加熱して固化する。しかし、ペー
ストの粘度が高いために当初 100μmの間隔でマウント
したものが固化すると平均的な間隔が20μm〜50μmと
なってLED チップ間に導電性ペーストが這上がり、短絡
するものが5 %程度発生する。このためにLED チップの
集光特性を犠牲にしてLED チップ間の間隔を 200μmに
する。この時のLED チップの指向性は、双峰性を示す。
また、黄色のLED チップは、GaAsP 結晶を用いてお
り、光度として0.4 cdを示す。このように多波長光半
導体整列素子では、結晶材料が異なるためにLED チップ
の光度に差がある。
【0005】本発明は、このような事情により成された
もので、特にLED チップの間隔を従来より狭めることに
より指向性を単峰性にし、新しい結晶 InGaAlPを適用す
ることにより、赤色から緑色の間でLED チップの光度を
等しくする。また1 チップに多色のLED を作成すること
によりステムへのマウントを一回ですますことに目的が
ある。
【0006】
【課題を解決するための手段】GaAs基板に、発光波長の
異なる発光層を備えるGaAlAs系、InGaAlP 系の多層膜結
晶を積層する多波長光半導体整列素子において,各発光
素子の電流拡散層及びオーミック層を一度の再成長によ
り形成する点に本発明に係わる多波長光半導体整列素子
の特徴がある。
【0007】
【作用】このように、本発明に係わる多波長光半導体整
列素子は、赤色から緑色の多色LED を全てGaAlAs InGaA
lP系結晶のAl組成を変えることにより製作できる特徴を
利用してあり、また、各LED の電流拡散層とオーミック
層を一度の再成長で積層する。
【0008】
【実施例】本発明の実施例を図3〜図14を参照して説
明する。図3は、本発明に係わるInGaAlP 系LED の結晶
の断面図であり、図4乃至図12に多波長光半導体整列
素子の製造工程を明らかにする断面図、図13が多波長
光半導体整列素子をパッケ−ジにマウントした状態を示
す断面図、図14に2波長光半導体整列素子の光指向性
を曲線図により明らかにした。
【0009】InGaAlP 系LED 結晶の製造に当たっては、
MOCVD 法により必要な各層を格子整合した条件で堆積す
るが、説明を簡略化するためにn 形 GaAs 基板14に堆
積する層を順番に列記する。厚さが1 μm程度で不純物
濃度が 2×101 7 c m - 3 のn-In(GaAl)P クラッド層1
5、In(Ga 1 - Y AlY ) P のn 形活性層16であり厚さ
がほぼ0.8 μmで不純物濃度が 1×101 6 c m - 3 ,組
成Y=0.55、次に厚さが約1 μmで不純物濃度が 2×10
1 7 c m - 3 のp-In(GaAl)P のクラッド層17、厚さが
1 μm位で不純物濃度が 2×101 7 c m - 3 のn-In(G
aAl)P 層18更に厚さが2 μm位で不純物濃度が 2×10
1 8 c m - 3 のn-GaAs層19により緑色LED 結晶を成
長する。
【0010】次に、緑色LED 結晶上にMOCVD 法により黄
色LED 結晶に必要な各層を連続的に格子整合した条件で
形成するが、緑色LED 結晶のn-In(Ga 1 - Y AlY ) P 活
性層16の組成をY=0.44に変更する以外は全く同一の
構成である。
【0011】即ち、n-GaAs層19上に積層する各層は、
厚さが1 μm程度で不純物濃度が 2×101 7 c m - 3
n-In(GaAl)P クラッド層20、厚さがほぼ0.8 μmで不
純物濃度が 1×101 6 c m - 3 、組成Y=0.44のn - In
(Ga 1 - Y AlY ) P 活性層21、厚さが1μm程度で不
純物濃度が 2×101 7 c m - 3 のp クラッド層22、厚
さが1 μm位で不純物濃度が 2×101 7 c m - 3 のn-
In(GaAl)P 層23更に厚さが2 μm位で不純物濃度が 2
×101 8 c m - 3 のn-GaAs層24により黄色LED 結晶
を構成する。
【0012】次にこのような結晶組成の緑色LED 結晶な
らびに黄色LED 結晶の製造工程を図4乃至図12により
説明するが、便宜上緑色LED 25と黄色LED 26にまと
め、各層の番号を省略し、必要な時には、具体的な番号
を改めて記載する。
【0013】前記2色用の活性層16及び21と共に各
層を備えるn 形 GaAs 基板14に堆積する黄色LED 用層
表面には、CVD(Chemical Vapour Deposition) 法により
SiO2 膜27を約2000オングストローム堆積後(図4参
照)、PEP(Photo EngravingProcess)により図5に示す
ようにSiO 2 膜の一部を取除く。続いてn-GaASとn -InG
aAlP 結晶に対して選択性のある硫酸系ならびに燐酸系
のエッチング液を用いて、図6の断面図に明らかにした
ように両LED の結晶層25、26が夫々表面に露出する
ようにエッチング加工する。
【0014】ここでSiO 2 膜27をNH4 F液で除去後、
改めてSiO 2 膜28を約2000オングストローム堆積後PE
P 工程によりその一部を溶除して、SiO 2 膜28部分a
に隣接する部分に窓29を形成する。SiO 2 膜28部分
aの寸法は、例えば50μmとし、窓29を含めて15
0μm程度とする。両SiO 2 膜28部分aの中心間の距
離は、約350μmである(図7参照)。なお図7より
図6までのように各層を省略せずに記載する。
【0015】次ぎに図7で明らかにするように、SiO 2
膜28部分の溶除工程により露出した黄色LED 26及び
緑色LED 25結晶用の最上層を構成するn-GaAs層19と
n-GaAs層24と、これに隣接かつ連続するn-(GaAl)P 層
18とn-(GaAl)P 層23をエッチング処理して黄色LED
及び緑色LED 用発光領域bをSiO 2 膜28部分aの直下
に設ける(図8参照)。
【0016】SiO 2 膜をNH4 F液で除去して露出したn-
GaAs層19とn-GaAs層24と、これに隣接かつ連続する
n-In(GaAl)P 層18とn-In(GaAl)P 層23をエッチング
処理して図9の断面構造とする。
【0017】次に新SiO 2 膜30をCVD 法で約2000オン
グストローム堆積し、引続きPEP 工程によって、黄色LE
D 及び緑色LED 形成部分を除いたSiO 2 膜部分を溶除し
て図10に示す断面構造とする。
【0018】このような各層の積層構造体には、p-Ga
0 . 3 Al0 . 7 Asから成り不純物濃度1×101 8 c m
- 3 厚さ3μmの電流拡散層31と、不純物濃度 1×10
1 8 cm - 3 厚さ5μmのp-GaASオーミック層32を
積層する。この結晶成長工程を30Torr程度の減圧MOCV
D により行うと、新SiO 2 膜30上には、p-GaAsオーミ
ック層31及びp-GaAlAs電流拡散層31は成長せず、新
SiO 2 膜を除去した部分に選択的に堆積成長する(図1
1参照)。
【0019】更にまた、PEP 工程により最上層を構成す
るp-GaAsオーミック層32とn-In(GaAl)P層18に重な
って形成する新SiO 2 膜30をPEP 工程により除去して
から、p-GaAs層24とn-In( GaAl)P層18上にオーミッ
ク層としてAu-Zn 33(Zn濃度3Wt%)及びAu-Ge 34
(Ge濃度3Wt%)また、基板14の裏面にAu-Ge (Ge濃
度3Wt%)から成るオーミック電極35を真空蒸着によ
り積層する。続いて熱処理を行って、黄色LED 及び緑色
LED を同一の基板14に形成してチップ化し、その断面
図を図12に示す。
【0020】更に図13に明らかにするように、多波長
光半導体整列素子を形成するには、このチップをステム
1に銀ペースト層36を介してマウントし、黄色LED 2
6及び緑色LED 25とステム1間にAu線4を圧着して電
気的に接続する。
【0021】その後モールド(Transfer Moldの略) 法に
より透明なエポキシ樹脂6を被覆する。この多波長光半
導体整列素子に電流を印加した結果、黄色LED 素子26
が10mAで2cd、緑色LED 素子25が1cdの光度
が得られた。更に両LED 素子の指向性は図14に明らか
にするように単峰性となる。
【0022】このように本実施例では、黄色LED と緑色
LED を整列した多波長光半導体整列素子を示したが、赤
色及び橙色のLED を付加することは容易である。それに
は、MOCVD 法により発光層を構成するIn(Ga Y A
l1 - Y )P結晶のYの値を変えることにより行える。ま
た活性層で発光した光をn-In(GaAl)P クラッド層の中で
反射する反射層を設けることにより各LED の光度を増大
することもできる。
【0023】
【発明の効果】本発明の係わる多波長光半導体整列素子
においては、同一基板にMOCVD 法により、InGaAlP 結晶
を積層し、発光波長の違う多色LED を設置する特徴があ
り、効果としては、a.InGaAlP 結晶の利用により、従
来のGaAsP 系結晶に比較して約10倍の光度が得られ
た。
【0024】b.同一基板上に複数のLED 形成している
ので、一回のマウント工程ですみかつ、銀ペーストの這
い上りによる電気的な短絡不良が皆無となった。
【0025】c.各LED 素子間の間隔を350μm以下
にすることによりエポキシ樹脂レンズにおける光の指向
性は単峰性となった。
【図面の簡単な説明】
【図1】従来の2波長光半導体整列素子の断面図であ
る。
【図2】図1の2波長光半導体整列素子の光指向性を示
す曲線図である。
【図3】本発明に係わるInGaAlP 系LED の結晶断面図で
ある。
【図4】図3のInGaAlP 系LED の製造工程を示す図であ
る。
【図5】図4のInGaAlP 系LED に続く製造工程を示す図
である。
【図6】図5のInGaAlP 系LED に続く製造工程を示す図
である。
【図7】図6のInGaAlP 系LED に続く製造工程を示す図
である。
【図8】図7のInGaAlP 系LED に続く製造工程を示す図
である。
【図9】図8のInGaAlP 系LED に続く製造工程を示す図
である。
【図10】図9のInGaAlP 系LED に続く製造工程を示す
図である。
【図11】図10のInGaAlP 系LED に続く製造工程を示
す図である。
【図12】図11のInGaAlP 系LED に続く製造工程を示
す図である。
【図13】本発明に係わる2波長光半導体整列素子の断
面図である。
【図14】図13に示す素子の光指向性を示す曲線図で
ある。
【符号の説明】
1:ステム、 2、3:LED チップ 4、5:金線 6:樹脂 14:基板 15、20:n-In(GaAl)P クラッド層 16、21:n-In(Ga 1 - Y AlY ) P 活性層 17、22:p-In(GaAl)P クラッド層 18、23:n-In(GaAl)P 層 19、24:n-GaAs層 25:緑色LED (図4〜図11記載) 26:黄色LED (図4〜図11記載) 27、28、29、30:SiO 2 膜 31:p-GaAlAs電流拡散層 32:p-GaAsオーミック層 33:Au-Zn オーミック層 34:Au-Ge オーミック層 35:オーミック電極 36:銀ペースト層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 GaAs基板に、発光波長の異なる発光層を
    備えるGaAlAs系、InGaAlP 系の多層膜結晶を積層する多
    波長光半導体整列素子において,各発光素子の電流拡散
    層及びオーミック層を一度の再成長により形成すること
    を特徴とする多波長光半導体整列素子
JP20501192A 1992-07-31 1992-07-31 多波長光半導体整列素子 Pending JPH0653550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20501192A JPH0653550A (ja) 1992-07-31 1992-07-31 多波長光半導体整列素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20501192A JPH0653550A (ja) 1992-07-31 1992-07-31 多波長光半導体整列素子

Publications (1)

Publication Number Publication Date
JPH0653550A true JPH0653550A (ja) 1994-02-25

Family

ID=16499973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20501192A Pending JPH0653550A (ja) 1992-07-31 1992-07-31 多波長光半導体整列素子

Country Status (1)

Country Link
JP (1) JPH0653550A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU629217B2 (en) * 1988-06-09 1992-10-01 Tonen Sekiyukagaku K.K. Thermoplastic resin composition containing a titanate coupling agent
US5625201A (en) * 1994-12-12 1997-04-29 Motorola Multiwavelength LED devices and methods of fabrication
JP2004528700A (ja) * 2000-03-14 2004-09-16 クリー インコーポレイテッド 制御された導電率を有する半導体材料および半導体デバイスの製造方法
KR100450514B1 (ko) * 2002-02-06 2004-09-30 주식회사 엘지이아이 백색 발광 다이오드

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU629217B2 (en) * 1988-06-09 1992-10-01 Tonen Sekiyukagaku K.K. Thermoplastic resin composition containing a titanate coupling agent
US5625201A (en) * 1994-12-12 1997-04-29 Motorola Multiwavelength LED devices and methods of fabrication
JP2004528700A (ja) * 2000-03-14 2004-09-16 クリー インコーポレイテッド 制御された導電率を有する半導体材料および半導体デバイスの製造方法
KR100450514B1 (ko) * 2002-02-06 2004-09-30 주식회사 엘지이아이 백색 발광 다이오드

Similar Documents

Publication Publication Date Title
US10326059B2 (en) Thin film light emitting diode
US6583448B2 (en) Light emitting diode and method for manufacturing the same
JP3745763B2 (ja) フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法
JP4126749B2 (ja) 半導体装置の製造方法
JP4020977B2 (ja) 光放射デバイスの製造方法
US6586875B1 (en) Light emitting diode with low-temperature solder layer
JP5024247B2 (ja) 発光素子
US20040124428A1 (en) Light emitting diode and method of making the same
JPH114020A (ja) 半導体発光素子及びその製造方法、並びに半導体発光装置
JPH11168262A (ja) 面型光デバイス、その製造方法、および表示装置
JPH0936431A (ja) 半導体発光素子
US6552369B2 (en) Light emitting diode and fabricating method thereof
JP3198016B2 (ja) 発光ダイオードアレイ及びその製造方法
JPH0613655A (ja) 半導体発光素子および半導体表示装置
JP4393306B2 (ja) 半導体発光素子およびその製造方法並びに半導体装置
JP3752339B2 (ja) 半導体発光素子
JP3239061B2 (ja) 発光ダイオード及びその製造方法
JPH06177434A (ja) 青色発光素子及びその製造方法
JP5277066B2 (ja) 半導体発光素子およびその製造方法
JPH0653550A (ja) 多波長光半導体整列素子
JP3691202B2 (ja) 半導体発光素子
KR20030073054A (ko) 반도체 엘이디 소자 및 그 제조 방법
KR20060069375A (ko) 반도체 엘이디 소자 및 그 제조 방법
JP4065686B2 (ja) 光半導体装置の製造方法及び光半導体装置
JPH06244502A (ja) 面発光レーザ装置及びその製造方法