JPH0758400A - 高出力パルスレーザダイオードモジュール - Google Patents
高出力パルスレーザダイオードモジュールInfo
- Publication number
- JPH0758400A JPH0758400A JP20234093A JP20234093A JPH0758400A JP H0758400 A JPH0758400 A JP H0758400A JP 20234093 A JP20234093 A JP 20234093A JP 20234093 A JP20234093 A JP 20234093A JP H0758400 A JPH0758400 A JP H0758400A
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- chip
- chips
- module
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 複数のＬＤチップがコンパクトに集積化さ
れ、全発光面積が小さな高出力パルスＬＤモジュールを
実現する。 【構成】 複数のレーザダイオートチップ３０が、導電
性の融材９を介して電気的に直列になるような配置で積
層されており、かつ個々のレーザダイオードチップの発
光領域が積層方向に互いにほぼ重なるように配置されて
いる。
れ、全発光面積が小さな高出力パルスＬＤモジュールを
実現する。 【構成】 複数のレーザダイオートチップ３０が、導電
性の融材９を介して電気的に直列になるような配置で積
層されており、かつ個々のレーザダイオードチップの発
光領域が積層方向に互いにほぼ重なるように配置されて
いる。
Description
【０００１】
【産業上の利用分野】本発明は、高出力パルス動作が可
能なレーザダイオード（ＬＤ）モジュールに関する。
能なレーザダイオード（ＬＤ）モジュールに関する。
【０００２】
【従来の技術】固体レーザ励起光源や計測用光源とし
て、ワット級の光出力を有する高出力ＬＤの研究開発が
活発化している。単体のＬＤチップの場合、高出力化の
ためには、発光領域の幅を広げ、いわゆるブロードエリ
アＬＤとすることや、アレイ化などが行われている。さ
らに固体レーザ励起光源としては、単一チップでの高出
力化には自ずと限界があるため、複数のＬＤチップを同
じヒートシンク上の配置した、複数チップ集積型のＬＤ
モジュールが開発され、一部市販されている。一例とし
て、個々のＬＤチップをそれぞれのサブマウントに固定
し、そのサブマウントをヒートシンク上に積層したタイ
プのモジュールがある。
て、ワット級の光出力を有する高出力ＬＤの研究開発が
活発化している。単体のＬＤチップの場合、高出力化の
ためには、発光領域の幅を広げ、いわゆるブロードエリ
アＬＤとすることや、アレイ化などが行われている。さ
らに固体レーザ励起光源としては、単一チップでの高出
力化には自ずと限界があるため、複数のＬＤチップを同
じヒートシンク上の配置した、複数チップ集積型のＬＤ
モジュールが開発され、一部市販されている。一例とし
て、個々のＬＤチップをそれぞれのサブマウントに固定
し、そのサブマウントをヒートシンク上に積層したタイ
プのモジュールがある。
【０００３】このモジュールの詳細は、ＩＥＥＥジャー
ナルオブカンタムエレクトロニクス誌２８巻９２５−９
６５頁（Ｊ．Ｇ．Ｅｎｄａｒｉｃｅｔ ａｌ．，ＩＥＥ
ＥＪ．Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎ．，ｖｏｌ．
２８，ｐｐ．９５２−９６５）に記載されている。また
別の例として、特開平４−２６４７８９号公報に記載さ
れているような、段差をつけたヒートシンクの各段ごと
にＬＤチップを固着したモジュールがある。これらの従
来例はいずれも、連続動作またはデューディ比の比較的
大きな繰り返しパルス動作を前提としている。したがっ
て、発熱によるＬＤ特性への影響を低減するために、サ
ブマウントやヒートシンクに上述のような工夫をしてい
る。
ナルオブカンタムエレクトロニクス誌２８巻９２５−９
６５頁（Ｊ．Ｇ．Ｅｎｄａｒｉｃｅｔ ａｌ．，ＩＥＥ
ＥＪ．Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎ．，ｖｏｌ．
２８，ｐｐ．９５２−９６５）に記載されている。また
別の例として、特開平４−２６４７８９号公報に記載さ
れているような、段差をつけたヒートシンクの各段ごと
にＬＤチップを固着したモジュールがある。これらの従
来例はいずれも、連続動作またはデューディ比の比較的
大きな繰り返しパルス動作を前提としている。したがっ
て、発熱によるＬＤ特性への影響を低減するために、サ
ブマウントやヒートシンクに上述のような工夫をしてい
る。
【０００４】これに対して、本発明の高出力パルスＬＤ
モジュールは、通常、狭いパルス幅でかつ小さなデュー
ディ比で使用する。このため、発熱の影響は小さく、し
たがて従来例のような放熱の工夫は必ずしも必要としな
い。
モジュールは、通常、狭いパルス幅でかつ小さなデュー
ディ比で使用する。このため、発熱の影響は小さく、し
たがて従来例のような放熱の工夫は必ずしも必要としな
い。
【０００５】
【発明が解決しようとする課題】本発明の高出力パルス
ＬＤモジュールは、計測などへの応用を念頭に置いてい
るため、用いる光学系の関係で出射側から見た全発光領
域の面積をできるだけ小さくする必要がある。しかし、
従来例のような固体レーザ励起用に開発された複数チッ
プ集積型のＬＤモジュールでは、全発光領域の面積が大
きくなり過ぎて計測用に使用する事が難しい。その理由
は、上述の従来例で言えば、サブマウントの厚さが数１
００μｍ以上と厚いため、個々のＬＤチップの発光領域
の間隔が必然的に大きくなるからである。計測用のＬＤ
モジュールとしては複数のレーザチプをよりコンパクト
に集積化し、全発光領域の面積をできるだけ小さくする
ことが必要である。さらに、応用によっては、パルス電
流駆動回路への負荷を低減するために、個々のＬＤチッ
プを独立に駆動できることが望ましい。特にパルス幅１
０ｎｓ程度の短い電流パルスで駆動する場合には、ピー
ク電流の値を余り大きくすることは難しくなるため、個
々のＬＤチップを独立に駆動することが必要になる。し
かし、このような目的で製造された複数チップ集積型の
ＬＤモジュールは、登場していない。
ＬＤモジュールは、計測などへの応用を念頭に置いてい
るため、用いる光学系の関係で出射側から見た全発光領
域の面積をできるだけ小さくする必要がある。しかし、
従来例のような固体レーザ励起用に開発された複数チッ
プ集積型のＬＤモジュールでは、全発光領域の面積が大
きくなり過ぎて計測用に使用する事が難しい。その理由
は、上述の従来例で言えば、サブマウントの厚さが数１
００μｍ以上と厚いため、個々のＬＤチップの発光領域
の間隔が必然的に大きくなるからである。計測用のＬＤ
モジュールとしては複数のレーザチプをよりコンパクト
に集積化し、全発光領域の面積をできるだけ小さくする
ことが必要である。さらに、応用によっては、パルス電
流駆動回路への負荷を低減するために、個々のＬＤチッ
プを独立に駆動できることが望ましい。特にパルス幅１
０ｎｓ程度の短い電流パルスで駆動する場合には、ピー
ク電流の値を余り大きくすることは難しくなるため、個
々のＬＤチップを独立に駆動することが必要になる。し
かし、このような目的で製造された複数チップ集積型の
ＬＤモジュールは、登場していない。
【０００６】本発明の目的は、複数のＬＤチップがコン
パクトに集積化され、全発光面積が小さな高出力パルス
ＬＤモジュール、さらに、個々のＬＤチップを独立に駆
動することで、パルス電流駆動回路の負荷を軽減できる
高出力パルスＬＤモジュールを得ることである。
パクトに集積化され、全発光面積が小さな高出力パルス
ＬＤモジュール、さらに、個々のＬＤチップを独立に駆
動することで、パルス電流駆動回路の負荷を軽減できる
高出力パルスＬＤモジュールを得ることである。
【０００７】
【課題を解決するための手段】本発明の高出力パルスレ
ーザモジュールは、 （１）複数のレーザダイオードチップが、導電性の融材
を介して電気的に直列になるような配置で積層されてい
ること、かつ個々のレーザダイオードチップの発光領域
が積層方向に互いにほぼ重なるように配置されているこ
とを特徴とする。
ーザモジュールは、 （１）複数のレーザダイオードチップが、導電性の融材
を介して電気的に直列になるような配置で積層されてい
ること、かつ個々のレーザダイオードチップの発光領域
が積層方向に互いにほぼ重なるように配置されているこ
とを特徴とする。
【０００８】（２）また、（１）に記された複数のレー
ザダイオードチップが、ブロードエリアレーザダイオー
ドまたはレーザダイオードアレイであることを特徴とす
る。 （３）また、複数のレーザダイオードチップが、互いに
接近しかつ電気的に絶縁されて積層されていること、か
つ個々のレーザダイオードチップの発光領域が積層方向
に互いにほぼ重なるように配置されていることを特徴と
する。 （４）また、（３）に記されたレーザダイオートチップ
が、ハンダバンプを用いたフリップチップ実装法によっ
て積層されていることを特徴とする。 （５）また、（３）に記されたレーザダイオードチップ
のＰ側電極とＮ側電極とが同じ側に形成されているこ
と、かつ個々のレーザダイオードチップ電極の少なくと
もキー部が積層方向に互いに重ならないように配置され
ていることを特徴とする。
ザダイオードチップが、ブロードエリアレーザダイオー
ドまたはレーザダイオードアレイであることを特徴とす
る。 （３）また、複数のレーザダイオードチップが、互いに
接近しかつ電気的に絶縁されて積層されていること、か
つ個々のレーザダイオードチップの発光領域が積層方向
に互いにほぼ重なるように配置されていることを特徴と
する。 （４）また、（３）に記されたレーザダイオートチップ
が、ハンダバンプを用いたフリップチップ実装法によっ
て積層されていることを特徴とする。 （５）また、（３）に記されたレーザダイオードチップ
のＰ側電極とＮ側電極とが同じ側に形成されているこ
と、かつ個々のレーザダイオードチップ電極の少なくと
もキー部が積層方向に互いに重ならないように配置され
ていることを特徴とする。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は請求項１に記された高出力パルスＬ
Ｄモジュールの実施例（第１実施例）を表す模式図であ
る。ここでは発振波長１．５μｍ帯の５つのＬＤチップ
３０が、表面をメタライズしたシリコンマウント２０の
上に電気的に直列になるような配置で積層されている。
ＬＤチップ３０は電気的にはＰＮ接合ダイオードであ
る。そこで個々のＬＤチップ３０をＰ側（またはＮ側）
が上に来るようにし、かつ個々のＬＤチップ３０発光領
域１２が積層方向に互いにほぼ重なるように配置した上
で、導電性の融材９を用いて互いに張り合わせること
で、電気的に直列接続を行っている。個々のＬＤチップ
３０の厚さは数１０μｍ程度であるため、全発光領域４
０面積が小さなコンパクトな複数チップ集積型のＬＤモ
ジュールとなっている。本発明が従来のＬＤモジュール
と異なる点では、個々のＬＤチップ３０を、サブマウン
トなどを介さずに直接積層している点である。
Ｄモジュールの実施例（第１実施例）を表す模式図であ
る。ここでは発振波長１．５μｍ帯の５つのＬＤチップ
３０が、表面をメタライズしたシリコンマウント２０の
上に電気的に直列になるような配置で積層されている。
ＬＤチップ３０は電気的にはＰＮ接合ダイオードであ
る。そこで個々のＬＤチップ３０をＰ側（またはＮ側）
が上に来るようにし、かつ個々のＬＤチップ３０発光領
域１２が積層方向に互いにほぼ重なるように配置した上
で、導電性の融材９を用いて互いに張り合わせること
で、電気的に直列接続を行っている。個々のＬＤチップ
３０の厚さは数１０μｍ程度であるため、全発光領域４
０面積が小さなコンパクトな複数チップ集積型のＬＤモ
ジュールとなっている。本発明が従来のＬＤモジュール
と異なる点では、個々のＬＤチップ３０を、サブマウン
トなどを介さずに直接積層している点である。
【００１１】ＬＤチップ３０の構造と製造方法は後ほど
述べるので、先に第１実施例のＬＤモジュールの具体的
な構造と製造方法を説明する。ＬＤチップ３０の大きさ
は、共振器長６００μｍ、チップ幅４００μｍ、チップ
厚５０μｍ、発光領域幅２００μｍである。まず、同じ
大きさのＬＤチップ３０を５個、図１のように出射側端
面が揃うようにしてシリコンマウント２０の上に積層す
る。シリコンマウント２０の表面とＬＤチップ３０のＰ
側にはＡｕＳｎ融材９をあらかじめ蒸着してある。次
に、ＬＤチップ３０をシリコンマウント２０に押しつけ
ながら加熱し、融材９を一旦溶かした後冷却して、シリ
コンマウント２０と５つのＬＤチップ３０を同時に固着
する。その後、これを適当なパッケージに固定して、ワ
イヤ５０をボンティングする。このＬＤモジュールをパ
ルス電流で駆動すれば、個々のＬＤチップ３０には同じ
電流が流れ、同じ電流値で比較した時、単一のＬＤチッ
プの場合の約５倍の光出力が得られる。本発明で用いた
ＬＤチップ３０の内部抵抗は、通常１Ω程度以下と小さ
いため、複数のＬＤチップ３０を直列に接続しても全体
の負荷抵抗は比較的小さい。もちろん、この時の駆動電
圧と消費電力は５倍になり、駆動回路の負担は増加す
る。
述べるので、先に第１実施例のＬＤモジュールの具体的
な構造と製造方法を説明する。ＬＤチップ３０の大きさ
は、共振器長６００μｍ、チップ幅４００μｍ、チップ
厚５０μｍ、発光領域幅２００μｍである。まず、同じ
大きさのＬＤチップ３０を５個、図１のように出射側端
面が揃うようにしてシリコンマウント２０の上に積層す
る。シリコンマウント２０の表面とＬＤチップ３０のＰ
側にはＡｕＳｎ融材９をあらかじめ蒸着してある。次
に、ＬＤチップ３０をシリコンマウント２０に押しつけ
ながら加熱し、融材９を一旦溶かした後冷却して、シリ
コンマウント２０と５つのＬＤチップ３０を同時に固着
する。その後、これを適当なパッケージに固定して、ワ
イヤ５０をボンティングする。このＬＤモジュールをパ
ルス電流で駆動すれば、個々のＬＤチップ３０には同じ
電流が流れ、同じ電流値で比較した時、単一のＬＤチッ
プの場合の約５倍の光出力が得られる。本発明で用いた
ＬＤチップ３０の内部抵抗は、通常１Ω程度以下と小さ
いため、複数のＬＤチップ３０を直列に接続しても全体
の負荷抵抗は比較的小さい。もちろん、この時の駆動電
圧と消費電力は５倍になり、駆動回路の負担は増加す
る。
【００１２】図２は、図１に示した１．５μｍ帯ＬＤチ
ップ３０のより詳しい模式図である。これは通常ブロー
ドエリアＬＤと呼ばれて、良く知られている構造であ
る。以下、製造手順を追いながら、具体的な構造を説明
する。まずＮ型ＩｎＰ基板１の上に、Ｎ型ＩｎＰクラッ
ド層２、ＩｎＧａＡｓＰ量子井戸活性層３、Ｐ型ＩｎＰ
クラッド層４、Ｐ+ 型ＩｎＧａＡｓコンタクト層５を順
次結晶成長する。結晶成長には有機金属気相成長法を用
いる。次に、Ｐ側のコンタクト層５に、誘電体層６をつ
け、発光領域１２となる部分の上に幅２００μｍのスト
ライプ状の窓を形成する。次にＰ側電極７を形成する。
Ｎ側を研磨して厚さを５０μｍ程度にした後、Ｎ側電極
８を形成する。次に、Ｐ側電極７の上にＡｕＳｎ融材９
を蒸着する。最後に、チップを切り出し、出射側端面に
低反射膜１０、反対側端面に高反射膜１１を形成する。
ップ３０のより詳しい模式図である。これは通常ブロー
ドエリアＬＤと呼ばれて、良く知られている構造であ
る。以下、製造手順を追いながら、具体的な構造を説明
する。まずＮ型ＩｎＰ基板１の上に、Ｎ型ＩｎＰクラッ
ド層２、ＩｎＧａＡｓＰ量子井戸活性層３、Ｐ型ＩｎＰ
クラッド層４、Ｐ+ 型ＩｎＧａＡｓコンタクト層５を順
次結晶成長する。結晶成長には有機金属気相成長法を用
いる。次に、Ｐ側のコンタクト層５に、誘電体層６をつ
け、発光領域１２となる部分の上に幅２００μｍのスト
ライプ状の窓を形成する。次にＰ側電極７を形成する。
Ｎ側を研磨して厚さを５０μｍ程度にした後、Ｎ側電極
８を形成する。次に、Ｐ側電極７の上にＡｕＳｎ融材９
を蒸着する。最後に、チップを切り出し、出射側端面に
低反射膜１０、反対側端面に高反射膜１１を形成する。
【００１３】第一実施例についての補足をする。まず、
ＬＤチップ３０は、図２に示したようなブロードエリア
ＬＤのほかに、ＬＤアレイを用いた場合でも同様な効果
が得られる。ＬＤアレイにも色々な種類があるが、例え
ば、特願平５−１５２０４３号公報に記載されているよ
うな、埋め込み構造のＬＤアレイを用いることができ
る。ＬＤチップ３０の大きさに関しては、個々の応用に
合わせて適当に設定することができる。また、ＬＤチッ
プ３０の波長帯や材料が実施例と異なる場合でも同様な
効果が得られる。さらにつけ加えれば、ＩｎＰ基板１の
替わりに、Ｓｉ基板上にレーザ構造を形成したＬＤチッ
プを用いた場合でも本発明を適用できる。この場合は、
Ｓｉ基板が堅いために、チップ厚を実施例よりもさらに
小さくでき、したがって、より多くのＬＤチップを積層
できる。あるいは全発光領域の面積をより小さくでき
る。
ＬＤチップ３０は、図２に示したようなブロードエリア
ＬＤのほかに、ＬＤアレイを用いた場合でも同様な効果
が得られる。ＬＤアレイにも色々な種類があるが、例え
ば、特願平５−１５２０４３号公報に記載されているよ
うな、埋め込み構造のＬＤアレイを用いることができ
る。ＬＤチップ３０の大きさに関しては、個々の応用に
合わせて適当に設定することができる。また、ＬＤチッ
プ３０の波長帯や材料が実施例と異なる場合でも同様な
効果が得られる。さらにつけ加えれば、ＩｎＰ基板１の
替わりに、Ｓｉ基板上にレーザ構造を形成したＬＤチッ
プを用いた場合でも本発明を適用できる。この場合は、
Ｓｉ基板が堅いために、チップ厚を実施例よりもさらに
小さくでき、したがって、より多くのＬＤチップを積層
できる。あるいは全発光領域の面積をより小さくでき
る。
【００１４】第１実施例では、全発光領域４０の面積を
できるだけ小さくすることだけを目的とし、複数のＬＤ
チップ３０は単一の駆動回路で駆動する構造であった。
しかし、先にも述べたように、個々のＬＤチップを独立
に駆動することで個々の駆動回路の負担を低減できる。
できるだけ小さくすることだけを目的とし、複数のＬＤ
チップ３０は単一の駆動回路で駆動する構造であった。
しかし、先にも述べたように、個々のＬＤチップを独立
に駆動することで個々の駆動回路の負担を低減できる。
【００１５】図３は請求項３に記された高出力パルスＬ
Ｄモジュールの実施例（第２実施例）を表す模式図で、
（ａ）は正面図、（ｂ）は平面図である。第２実施例で
は、全発光領域４１の面積をきるだけ小さくすることに
加えて、個々のＬＤチップ３１を独立に駆動できること
が特徴である。ここでは発振波長１．５μｍ帯の５つの
ＬＤチップ３１が、表面をメタライズしたシリコンマウ
ント２１の上に電気的に直列になるような配置で積層さ
れている。第１実施例と比較した場合の特徴は、個々の
ＬＤチップ３１が独立に駆動できるように、モジュール
の積層構造とＬＤチップ３１の構造を工夫した点であ
る。具体的にはハンダバンプ１４を用いたプリップチッ
プ実装法によってＬＤチップ３１を積層し、個々のＬＤ
チップ３１から独立したＰ側電極７とＮ側電極８を引き
出せるような構造になっている。こうすることで複数の
駆動回路を利用でき，個々の駆動回路に対する負荷を低
減できる。
Ｄモジュールの実施例（第２実施例）を表す模式図で、
（ａ）は正面図、（ｂ）は平面図である。第２実施例で
は、全発光領域４１の面積をきるだけ小さくすることに
加えて、個々のＬＤチップ３１を独立に駆動できること
が特徴である。ここでは発振波長１．５μｍ帯の５つの
ＬＤチップ３１が、表面をメタライズしたシリコンマウ
ント２１の上に電気的に直列になるような配置で積層さ
れている。第１実施例と比較した場合の特徴は、個々の
ＬＤチップ３１が独立に駆動できるように、モジュール
の積層構造とＬＤチップ３１の構造を工夫した点であ
る。具体的にはハンダバンプ１４を用いたプリップチッ
プ実装法によってＬＤチップ３１を積層し、個々のＬＤ
チップ３１から独立したＰ側電極７とＮ側電極８を引き
出せるような構造になっている。こうすることで複数の
駆動回路を利用でき，個々の駆動回路に対する負荷を低
減できる。
【００１６】第２実施例におけるＬＤチップ３１の具体
的な構造の例を図４に示す。これは第１実施例として図
２に示したＬＤチップ３０と同じブロ−ドエリアＬＤで
あり、層構造や発光領域１２の構造、端面の反射膜１
０、１１などもほぼ同じである。第１実施例のＬＤチッ
プ３０とのおもな違いは、融着部分にＡｕＳｎのハンダ
バンプ１４を用いている点、ＩｎＰ基板としてＮ型では
なく半絶縁性基板を用いている点、Ｐ側電極７およびＮ
側電極８をＬＤチップ３１の同じ側から取り出している
点などである。さらに、積層した場合にワイヤ５１をボ
ンディングし易くするために、個々のＬＤチップ３１の
電極７、８一部（ワイヤボンディング部分）が互いに積
層方向に重ならないように、個々のＬＤチップ３１ごと
に電極７、８の大きさを変えてある。つまり、下段のＬ
Ｄチップ３１ほど電極７、８が発光領域１２から横方向
にずれて形成されている。したがって個々のＬＤチップ
３１の発光領域１２の横幅は等しいが、チップ幅は異な
っている。実際のＬＤチップ３１の大きさ、共振器長６
００μｍ、チップ幅５００−９００μｍ、チップ厚５０
μｍ、発光領域幅２００μｍである。
的な構造の例を図４に示す。これは第１実施例として図
２に示したＬＤチップ３０と同じブロ−ドエリアＬＤで
あり、層構造や発光領域１２の構造、端面の反射膜１
０、１１などもほぼ同じである。第１実施例のＬＤチッ
プ３０とのおもな違いは、融着部分にＡｕＳｎのハンダ
バンプ１４を用いている点、ＩｎＰ基板としてＮ型では
なく半絶縁性基板を用いている点、Ｐ側電極７およびＮ
側電極８をＬＤチップ３１の同じ側から取り出している
点などである。さらに、積層した場合にワイヤ５１をボ
ンディングし易くするために、個々のＬＤチップ３１の
電極７、８一部（ワイヤボンディング部分）が互いに積
層方向に重ならないように、個々のＬＤチップ３１ごと
に電極７、８の大きさを変えてある。つまり、下段のＬ
Ｄチップ３１ほど電極７、８が発光領域１２から横方向
にずれて形成されている。したがって個々のＬＤチップ
３１の発光領域１２の横幅は等しいが、チップ幅は異な
っている。実際のＬＤチップ３１の大きさ、共振器長６
００μｍ、チップ幅５００−９００μｍ、チップ厚５０
μｍ、発光領域幅２００μｍである。
【００１７】このＬＤチップ３１の具体的な製造方法
は、図２のＬＤチップ３０の場合とほぼ同じであるた
め、詳細は省略して異なる部分を中心に以下に説明す
る。まず、基板１は、鉄を添加した半絶縁性のＩｎＰ基
板を用いる。Ｎ側電極８に関しては、Ｐ側電極と同じ側
から取り出すために、結晶成長したＬＤチップ３１の表
面一部を除去し、Ｎ形クラッド層２の上にＮ側電極８を
形成している。Ｐ側電極７に関しては、ハンダバンプ１
４の位置を避けてワイヤボンディング部分を形成してい
る。基板１側の金属膜１３は、下段にくるＬＤチップ３
１をハンダバンプ１４を介して固着するために導入して
いる。
は、図２のＬＤチップ３０の場合とほぼ同じであるた
め、詳細は省略して異なる部分を中心に以下に説明す
る。まず、基板１は、鉄を添加した半絶縁性のＩｎＰ基
板を用いる。Ｎ側電極８に関しては、Ｐ側電極と同じ側
から取り出すために、結晶成長したＬＤチップ３１の表
面一部を除去し、Ｎ形クラッド層２の上にＮ側電極８を
形成している。Ｐ側電極７に関しては、ハンダバンプ１
４の位置を避けてワイヤボンディング部分を形成してい
る。基板１側の金属膜１３は、下段にくるＬＤチップ３
１をハンダバンプ１４を介して固着するために導入して
いる。
【００１８】第２実施例の組立は以下の様に行う。ま
ず、上述のようなＬＤチップ３１を５個、図３のように
出射側端面が揃うようにしてシリコンマウント２１の上
に積層する。シリコンマウント２１の表面にはＡｕＳｎ
融材をあらかじめ蒸着してある。次に、ＬＤチップ３１
をシリコンマウント２１に押しつけながら加熱し、ハン
ダバンプ１４とＡｕＳｎ融材を一旦溶かした後冷却し
て、シリコンマウント２１５つのＬＤチップ３１を同時
に固着する。この様なハンダバンプ１４を用いたフリッ
プチップ実装法に関しては、例えば１９９３年度電子情
報通信学会春季大会予稿集ＳＣ−２−５に記述がある。
その後、これを適当なパッケージに固定して、ワイヤ５
１をボンディングする。
ず、上述のようなＬＤチップ３１を５個、図３のように
出射側端面が揃うようにしてシリコンマウント２１の上
に積層する。シリコンマウント２１の表面にはＡｕＳｎ
融材をあらかじめ蒸着してある。次に、ＬＤチップ３１
をシリコンマウント２１に押しつけながら加熱し、ハン
ダバンプ１４とＡｕＳｎ融材を一旦溶かした後冷却し
て、シリコンマウント２１５つのＬＤチップ３１を同時
に固着する。この様なハンダバンプ１４を用いたフリッ
プチップ実装法に関しては、例えば１９９３年度電子情
報通信学会春季大会予稿集ＳＣ−２−５に記述がある。
その後、これを適当なパッケージに固定して、ワイヤ５
１をボンディングする。
【００１９】若干の補足をすると、第２実施例において
も、第１実施例の補足で述べたような、ＬＤアレイなど
を用いることもできる。またＩｎＰ系以外の別の材料系
のＬＤチップにも適用できるなど、第１実施例の補足で
述べた内容は第２実施例においてもそのまま適用でき
る。
も、第１実施例の補足で述べたような、ＬＤアレイなど
を用いることもできる。またＩｎＰ系以外の別の材料系
のＬＤチップにも適用できるなど、第１実施例の補足で
述べた内容は第２実施例においてもそのまま適用でき
る。
【００２０】
【発明の効果】本発明によって、複数のＬＤチップをコ
ンパクトに集積化し、全発光面積が小さな高出力パルス
ＬＤモジュールが、さらに、個々のＬＤチップを独立に
駆動するとでパルス電流駆動回路の負担を軽減できる、
高出力パルスＬＤモジュールが実現できる。
ンパクトに集積化し、全発光面積が小さな高出力パルス
ＬＤモジュールが、さらに、個々のＬＤチップを独立に
駆動するとでパルス電流駆動回路の負担を軽減できる、
高出力パルスＬＤモジュールが実現できる。
【図１】本発明の第１実施例を示す模式図である。
【図２】図１のＬＤチップの具体的な構造を示す模式図
である。
である。
【図３】本発明の第２の実施例を示す模式図である。
【図４】図３のＬＤチップの具体的な構造を示す模式図
である。
である。
１ 基板 ２ Ｎ型クラッド層 ３ 活性層 ４ Ｐ型クラッド層 ５ コンタクト層 ６ 誘電体層 ７ Ｐ側電極 ８ Ｎ側電極 ９ 融材 １０ 低反射膜 １１ 高反射膜 １２ 発光領域 １３ 金属膜 １４ ハンダバンプ ２０、２１ マウント ３０、３１ ＬＤチップ ４０、４１ 全発光領域 ５０、５１ ワイヤ
Claims (5)
- 【請求項１】 複数のレーザダイオードチップが、導電
性の融材を介して電気的に直列になるような配置で積層
されていること、かつ個々の前記レーザダイオードチッ
プの発光領域が積層方向に互いにほぼ重なるように配置
されていることを特徴とする高出力パルスレーザダイオ
ードモジュール。 - 【請求項２】 請求項１に記された複数のレーザダイオ
ードチップが、ブロードエリアレーザダイオードまたは
レーザダイオードアレイであることを特徴とする高出力
パルスレーザダイオードモジュール。 - 【請求項３】 複数のレーザダイオードチップが、互い
に接近しかつ電気的に絶縁されて積層されていること、
かつ個々の前記レーザダイオードチップの発光領域が積
層方法に互いにほぼ重なるように配置さていることを特
徴とする高出力パルスレーザダイオードモジュール。 - 【請求項４】 請求項３に記載されたレーザダイオード
チップが、ハンダバンプを用いたフリップチップ実装法
によって積層されていることを特徴とする高出力パルス
レーザダイオードモジュール。 - 【請求項５】 請求項３に記されたレーザダイオードチ
ップのＰ側電極とＮ側電極とが同じ側に形成されている
こと、かつ個々の前記レーザダイオードチップの電極の
少なくとも一部が積層方向に互いに重ならないように配
置されていることを特徴とする高出力パルスレーザダイ
オードモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5202340A JP2630206B2 (ja) | 1993-08-16 | 1993-08-16 | 高出力パルスレーザダイオードモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5202340A JP2630206B2 (ja) | 1993-08-16 | 1993-08-16 | 高出力パルスレーザダイオードモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758400A true JPH0758400A (ja) | 1995-03-03 |
| JP2630206B2 JP2630206B2 (ja) | 1997-07-16 |
Family
ID=16455923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5202340A Expired - Fee Related JP2630206B2 (ja) | 1993-08-16 | 1993-08-16 | 高出力パルスレーザダイオードモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630206B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141604A (ja) * | 2000-11-07 | 2002-05-17 | Sony Corp | 半導体レーザ |
| JP2004281445A (ja) * | 2003-03-12 | 2004-10-07 | Sanyo Electric Co Ltd | 積層型発光ダイオード素子 |
| JP2005327826A (ja) * | 2004-05-13 | 2005-11-24 | Sony Corp | 集積型半導体レーザ装置、集積型半導体レーザ装置の製造方法、集積型半導体発光装置、集積型半導体発光装置の製造方法、光学ピックアップ装置および光ディスク装置 |
| JP2006269987A (ja) * | 2005-03-25 | 2006-10-05 | Sanyo Electric Co Ltd | 半導体レーザ装置および光ピックアップ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283807A (ja) * | 1993-03-26 | 1994-10-07 | Nippondenso Co Ltd | スタックレーザ |
-
1993
- 1993-08-16 JP JP5202340A patent/JP2630206B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283807A (ja) * | 1993-03-26 | 1994-10-07 | Nippondenso Co Ltd | スタックレーザ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141604A (ja) * | 2000-11-07 | 2002-05-17 | Sony Corp | 半導体レーザ |
| JP2004281445A (ja) * | 2003-03-12 | 2004-10-07 | Sanyo Electric Co Ltd | 積層型発光ダイオード素子 |
| JP2005327826A (ja) * | 2004-05-13 | 2005-11-24 | Sony Corp | 集積型半導体レーザ装置、集積型半導体レーザ装置の製造方法、集積型半導体発光装置、集積型半導体発光装置の製造方法、光学ピックアップ装置および光ディスク装置 |
| JP2006269987A (ja) * | 2005-03-25 | 2006-10-05 | Sanyo Electric Co Ltd | 半導体レーザ装置および光ピックアップ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2630206B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365536A (en) | Semiconductor laser | |
| JP4126749B2 (ja) | 半導体装置の製造方法 | |
| US7724791B2 (en) | Method of manufacturing laser diode packages and arrays | |
| JP3348024B2 (ja) | 半導体レーザ装置 | |
| US5636234A (en) | Semiconductor laser device including heat sink with pn junction | |
| US8031751B2 (en) | Nitride semiconductor laser device | |
| US20120033702A1 (en) | Semiconductor laser apparatus | |
| JPH11168262A (ja) | 面型光デバイス、その製造方法、および表示装置 | |
| KR101960128B1 (ko) | 레이저 다이오드 디바이스 | |
| JP2005150692A (ja) | 半導体レーザ装置 | |
| JP5282605B2 (ja) | 半導体レーザ装置、及びその製造方法 | |
| US20040028097A1 (en) | Semiconductor laser device | |
| US20070025406A1 (en) | Semiconductor laser array and semiconductor laser device | |
| US9008138B2 (en) | Laser diode device | |
| US20110006664A1 (en) | Light emitting device and method of manufacturing the same | |
| JPH11186662A (ja) | 半導体レーザ装置 | |
| JPH05347430A (ja) | 半導体発光装置 | |
| JPH10308560A (ja) | 半導体発光素子および発光装置 | |
| JP2000261088A (ja) | 発光素子 | |
| JP2630206B2 (ja) | 高出力パルスレーザダイオードモジュール | |
| JPH1051078A (ja) | 半導体レーザアレイ及びその製造方法 | |
| JP2005505914A (ja) | パワーパックレーザダイオードアセンブリ | |
| US20100189144A1 (en) | Semiconductor laser apparatus | |
| GB2306048A (en) | Electrodes for semiconductor lasers | |
| KR101501012B1 (ko) | 고출력 레이저 다이오드 모듈 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |