JP3455086B2 - 発光素子およびその製造方法ならびに発光素子の接続構造 - Google Patents
発光素子およびその製造方法ならびに発光素子の接続構造Info
- Publication number
- JP3455086B2 JP3455086B2 JP29659997A JP29659997A JP3455086B2 JP 3455086 B2 JP3455086 B2 JP 3455086B2 JP 29659997 A JP29659997 A JP 29659997A JP 29659997 A JP29659997 A JP 29659997A JP 3455086 B2 JP3455086 B2 JP 3455086B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- electrode
- junction surface
- emitting device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、発光ダイオード
（ＬＥＤ）等の発光素子およびその製造方法に関し、特
にＰＮ接合面が基板に対して略直角になるように設置さ
れる発光素子およびその製造方法に関する。
（ＬＥＤ）等の発光素子およびその製造方法に関し、特
にＰＮ接合面が基板に対して略直角になるように設置さ
れる発光素子およびその製造方法に関する。
【０００２】
【従来の技術】複数の発光ダイオードを備えたユニット
として、ドットマトリックスＬＥＤ表示装置が商品化さ
れており、ＬＥＤチップは一般的にＰＮ接合面がユニッ
ト基板に対して水平になるようにダイボンドされ、更に
ＬＥＤチップにワイヤボンドすることによって搭載され
るが、最近、実装密度を上げるために、発光ダイオード
のＰＮ接合面を基板に垂直になるように形成したＬＥＤ
表示装置が開発されている。
として、ドットマトリックスＬＥＤ表示装置が商品化さ
れており、ＬＥＤチップは一般的にＰＮ接合面がユニッ
ト基板に対して水平になるようにダイボンドされ、更に
ＬＥＤチップにワイヤボンドすることによって搭載され
るが、最近、実装密度を上げるために、発光ダイオード
のＰＮ接合面を基板に垂直になるように形成したＬＥＤ
表示装置が開発されている。
【０００３】図４は従来例の発光素子が基板に搭載され
た状態を示す側面図である。ＬＥＤチップ５０はＰＮ接
合面５３を有し、その両端にＡｇペースト等によって形
成された５０μｍ程度の厚膜電極５４、５５が形成され
ている。このＬＥＤチップ５０は基板５６のパターン５
７、５８上に導電性接着剤または異方導電性接着剤によ
って設置される。
た状態を示す側面図である。ＬＥＤチップ５０はＰＮ接
合面５３を有し、その両端にＡｇペースト等によって形
成された５０μｍ程度の厚膜電極５４、５５が形成され
ている。このＬＥＤチップ５０は基板５６のパターン５
７、５８上に導電性接着剤または異方導電性接着剤によ
って設置される。
【０００４】通常、ＬＥＤチップのＰ型半導体層とＮ型
半導体層の厚みは異なっており、ＰＮ接合面は結晶の中
央ではなく、Ｐ型半導体層またはＮ型半導体層の側のど
ちらかにずれている。この場合Ｐ型半導体層５２が狭い
ので図４（ｂ）に示すようにＬＥＤチップ５０の搭載位
置がずれてＰＮ接合面５３がパターン５８にかかってし
まい、リークが生じる怖れがある。
半導体層の厚みは異なっており、ＰＮ接合面は結晶の中
央ではなく、Ｐ型半導体層またはＮ型半導体層の側のど
ちらかにずれている。この場合Ｐ型半導体層５２が狭い
ので図４（ｂ）に示すようにＬＥＤチップ５０の搭載位
置がずれてＰＮ接合面５３がパターン５８にかかってし
まい、リークが生じる怖れがある。
【０００５】図５は他の従来例の発光素子を基板に搭載
した状態を示す側面図である。発光ダイオード６１はＰ
Ｎ接合面６３を有し、その両端に金を蒸着することによ
って形成された電極６４、６５が形成されている。６５
はＰ型半導体に形成された電極であり、６４はＮ型半導
体に形成された電極である。電極６４、６５はともにそ
の厚さは１μｍ以下である。
した状態を示す側面図である。発光ダイオード６１はＰ
Ｎ接合面６３を有し、その両端に金を蒸着することによ
って形成された電極６４、６５が形成されている。６５
はＰ型半導体に形成された電極であり、６４はＮ型半導
体に形成された電極である。電極６４、６５はともにそ
の厚さは１μｍ以下である。
【０００６】この発光ダイオード６０は基板６６対して
ＰＮ接合面６３がほぼ垂直になるように横置きに設置さ
れている。基板６６には銅箔等をパターニングして形成
したパターン６７、６８が形成されている。また、パタ
ーン６７と、パターン６８の間には絶縁性の樹脂等で形
成されたスペーサ６９が形成されている。発光ダイオー
ド６１はスペーサ６９上に接着剤７０を介して仮止めさ
れる。スペーサ６９上に発光ダイオードチップ６０を設
置することにより、ＰＮ接合面６３がパターン６８また
はパターン６７と接触してＰＮ接合面が短絡してリーク
生じるのを防いでいる。
ＰＮ接合面６３がほぼ垂直になるように横置きに設置さ
れている。基板６６には銅箔等をパターニングして形成
したパターン６７、６８が形成されている。また、パタ
ーン６７と、パターン６８の間には絶縁性の樹脂等で形
成されたスペーサ６９が形成されている。発光ダイオー
ド６１はスペーサ６９上に接着剤７０を介して仮止めさ
れる。スペーサ６９上に発光ダイオードチップ６０を設
置することにより、ＰＮ接合面６３がパターン６８また
はパターン６７と接触してＰＮ接合面が短絡してリーク
生じるのを防いでいる。
【０００７】次にパターン６７と電極６４とを半田７１
を介して接続する。また、パターン６８と電極６５とを
半田７２によって接続し、発光ダイオード６０を基板６
６に電気的に接続する。
を介して接続する。また、パターン６８と電極６５とを
半田７２によって接続し、発光ダイオード６０を基板６
６に電気的に接続する。
【０００８】電極６４、６５は蒸着によって形成される
ため非常に薄く、また、Ｐ型半導体層６２もエピタキシ
ャル成長によって形成されて非常に薄いので、電極６５
とＰ型半導体層を合わせても数μｍ〜数十μｍ程度であ
る。このため、Ｐ型半導体層とＮ型半導体層とが短絡し
ないように基板６６にチップを搭載するには、電極６
４、６５をパターン６７、６８から十分な間隔をおいて
大きめの半田７１、７２を介在させなくてはならず、そ
のために、半田７１、７２がチップの側面に回り込まな
いように精度良く配置しなければならない。
ため非常に薄く、また、Ｐ型半導体層６２もエピタキシ
ャル成長によって形成されて非常に薄いので、電極６５
とＰ型半導体層を合わせても数μｍ〜数十μｍ程度であ
る。このため、Ｐ型半導体層とＮ型半導体層とが短絡し
ないように基板６６にチップを搭載するには、電極６
４、６５をパターン６７、６８から十分な間隔をおいて
大きめの半田７１、７２を介在させなくてはならず、そ
のために、半田７１、７２がチップの側面に回り込まな
いように精度良く配置しなければならない。
【０００９】また、図５（ｂ）に示すように半田の設置
不良等で発光ダイオード５１の搭載位置がずれた場合に
は、ＰＮ接合面５１ｃがパターンと接触して短絡してし
まうことがある。また、基板に仮止めする必要があるの
で工数が増えコスト高になっていた。
不良等で発光ダイオード５１の搭載位置がずれた場合に
は、ＰＮ接合面５１ｃがパターンと接触して短絡してし
まうことがある。また、基板に仮止めする必要があるの
で工数が増えコスト高になっていた。
【００１０】
【発明が解決しようとする課題】従来例の基板に対して
ＰＮ接合面が略直角になるように実装される発光素子は
ＰＮ接合面がと電極の端部との距離が近いので、ＰＮ接
合面が基板のパターンに接触して短絡し、リークを引き
起こす怖れがあった。
ＰＮ接合面が略直角になるように実装される発光素子は
ＰＮ接合面がと電極の端部との距離が近いので、ＰＮ接
合面が基板のパターンに接触して短絡し、リークを引き
起こす怖れがあった。
【００１１】本発明は上述の問題を鑑みてなされたもの
であり、ＬＥＤチップ等の発光素子の実装時の短絡を確
実に防止して、信頼性の高い半導体素子およびその製造
方法を提供することを目的とする。
であり、ＬＥＤチップ等の発光素子の実装時の短絡を確
実に防止して、信頼性の高い半導体素子およびその製造
方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の請求項１記載の
発光素子は、ＰＮ接合面を有し、基板に対してＰＮ接合
面が略直角になるように実装される両端に電極を有する
発光素子において、前記電極がメッキにより厚膜化され
た金属により形成され、前記ＰＮ接合面が発光素子の略
中央にあり、前記ＰＮ接合面に近いほうの電極が他方の
電極よりも厚く形成されることを特徴とするものであ
る。
発光素子は、ＰＮ接合面を有し、基板に対してＰＮ接合
面が略直角になるように実装される両端に電極を有する
発光素子において、前記電極がメッキにより厚膜化され
た金属により形成され、前記ＰＮ接合面が発光素子の略
中央にあり、前記ＰＮ接合面に近いほうの電極が他方の
電極よりも厚く形成されることを特徴とするものであ
る。
【００１３】
【００１４】また、本発明の請求項２記載の発光素子
は、発光素子の電極の少なくとも一方が半田メッキによ
り形成されていることを特徴とするものである。
は、発光素子の電極の少なくとも一方が半田メッキによ
り形成されていることを特徴とするものである。
【００１５】また、本発明の請求項３記載の発光素子の
接続構造は、請求項１記載の発光素子の前記電極が、そ
れぞれ、基板上に間隔をおいて設置された２つのパター
ンに、該パターン上に塗布された異方導電性ペーストを
介して電気的に接続されていることを特徴とするもので
ある。
接続構造は、請求項１記載の発光素子の前記電極が、そ
れぞれ、基板上に間隔をおいて設置された２つのパター
ンに、該パターン上に塗布された異方導電性ペーストを
介して電気的に接続されていることを特徴とするもので
ある。
【００１６】また、本発明の請求項４記載の発光素子の
製造方法は、ＰＮ接合面を有する半導体基板の両面に薄
膜電極を設ける工程と、前記ＰＮ接合面が発光素子の中
央にあるように該薄膜電極にメッキにより金属を厚膜化
して電極を形成し、前記ＰＮ接合面に近いほうの電極を
他方の電極よりも厚く形成する工程と、前記半導体基板
を厚み方向に分割して複数の発光素子を形成する工程
と、を含むことを特徴とするものである。
製造方法は、ＰＮ接合面を有する半導体基板の両面に薄
膜電極を設ける工程と、前記ＰＮ接合面が発光素子の中
央にあるように該薄膜電極にメッキにより金属を厚膜化
して電極を形成し、前記ＰＮ接合面に近いほうの電極を
他方の電極よりも厚く形成する工程と、前記半導体基板
を厚み方向に分割して複数の発光素子を形成する工程
と、を含むことを特徴とするものである。
【００１７】
【発明の実施の形態】図１は本発明の一実施の形態であ
る発光素子の製造方法を示す部分拡大図である。また、
図２は本発明の一実施の形態である発光素子を示す斜視
図である。図１（ａ）において、半導体基板であるＬＥ
Ｄウエハ１８は約２００μｍのＮ型半導体層１１上に約
５０μｍのＰ型半導体層１２が形成されてなり、ＰＮ接
合面１３を有している。この半導体ウエハの両面にＡｕ
電極１４、１５をスパッタ法等によりを形成する。薄膜
電極であるＡｕ電極の厚さは１μｍ以下である。
る発光素子の製造方法を示す部分拡大図である。また、
図２は本発明の一実施の形態である発光素子を示す斜視
図である。図１（ａ）において、半導体基板であるＬＥ
Ｄウエハ１８は約２００μｍのＮ型半導体層１１上に約
５０μｍのＰ型半導体層１２が形成されてなり、ＰＮ接
合面１３を有している。この半導体ウエハの両面にＡｕ
電極１４、１５をスパッタ法等によりを形成する。薄膜
電極であるＡｕ電極の厚さは１μｍ以下である。
【００１８】次に、図１（ｂ）に示されるように、ＬＥ
Ｄウエハ１８上のＡｕ電極１４、１５の上に半田メッキ
により金属を積層し厚膜化した端子電極１６、１７を形
成する。使用される半田は九一半田（Ｓｎ：Ｐｂ＝９：
１）が用いられる。このときＬＥＤウエハのＰＮ接合面
１３に近い側を厚く形成する。端子電極１７の厚さは２
００μｍ程度であり、端子電極１６の厚さは５０μｍ程
度である。
Ｄウエハ１８上のＡｕ電極１４、１５の上に半田メッキ
により金属を積層し厚膜化した端子電極１６、１７を形
成する。使用される半田は九一半田（Ｓｎ：Ｐｂ＝９：
１）が用いられる。このときＬＥＤウエハのＰＮ接合面
１３に近い側を厚く形成する。端子電極１７の厚さは２
００μｍ程度であり、端子電極１６の厚さは５０μｍ程
度である。
【００１９】Ａｇペーストは硬化時の収縮が大きいた
め、Ａｇペーストで厚膜の端子電極を形成した場合、Ｌ
ＥＤウエハに応力が加わってしまう。特にチップの両側
の端子電極が違う厚さの場合には、厚く形成した端子電
極の側が内側になるようにして反ってしまう。このた
め、ＬＥＤウエハが加工しにくくなり、ＬＥＤウエハに
応力がかかり、クラックが発生する。これに対し、半田
ペーストで形成した端子電極１６、１７はＡｇペースト
のような硬化収縮がなく、また、半田ペーストは柔らか
いので形成したウエハが反ることがない。
め、Ａｇペーストで厚膜の端子電極を形成した場合、Ｌ
ＥＤウエハに応力が加わってしまう。特にチップの両側
の端子電極が違う厚さの場合には、厚く形成した端子電
極の側が内側になるようにして反ってしまう。このた
め、ＬＥＤウエハが加工しにくくなり、ＬＥＤウエハに
応力がかかり、クラックが発生する。これに対し、半田
ペーストで形成した端子電極１６、１７はＡｇペースト
のような硬化収縮がなく、また、半田ペーストは柔らか
いので形成したウエハが反ることがない。
【００２０】次に、図１（ｃ）に示されるように、半導
体ウエハを粘着シート３０に貼り付ける、次に、ＬＥＤ
ウエハ１８をダイシングによってフルダイスカット（Ｌ
ＥＤＬＥＤウエハ１８、端子電極１６、１７をともに切
断する。）を行い、ＬＥＤウエハ１８を複数のＬＥＤチ
ップ１０に分割する。ダイシングピッチは０．３ｍｍ程
度であり、ダイシング溝の厚さは６０μｍ程度である。
体ウエハを粘着シート３０に貼り付ける、次に、ＬＥＤ
ウエハ１８をダイシングによってフルダイスカット（Ｌ
ＥＤＬＥＤウエハ１８、端子電極１６、１７をともに切
断する。）を行い、ＬＥＤウエハ１８を複数のＬＥＤチ
ップ１０に分割する。ダイシングピッチは０．３ｍｍ程
度であり、ダイシング溝の厚さは６０μｍ程度である。
【００２１】続いて、分割したＬＥＤチップ１０の上面
に延伸性のある粘着シート３１を貼り付け、粘着シート
３０を剥離してＬＥＤチップ１０を粘着シート３１に移
動させた後、図１（ｄ）に示されるように粘着シートを
延伸してＬＥＤチップ１０の間隔を広げる。チップの間
隔を広げることにより、チップテストが容易になり、ま
た、次の工程のエッチングも容易になる。
に延伸性のある粘着シート３１を貼り付け、粘着シート
３０を剥離してＬＥＤチップ１０を粘着シート３１に移
動させた後、図１（ｄ）に示されるように粘着シートを
延伸してＬＥＤチップ１０の間隔を広げる。チップの間
隔を広げることにより、チップテストが容易になり、ま
た、次の工程のエッチングも容易になる。
【００２２】次に、図１（ｅ）に示されるようにＬＥＤ
チップ１０をさらにエッチング用粘着シート３２に移動
させた後、エッチング液１９に浸し、ＬＥＤチップ１０
の側面のエッチングを行う。エッチング液１９としては
燐酸と過酸化水素を３：１の割合で含んだ６０℃の溶液
が用いられる。エッチングを行うことにより、ダイシン
グによりＬＥＤチップ１０の側面に生じたクラックを取
り除く。このとき、積層した端子電極１６、１７はエッ
チングされない。
チップ１０をさらにエッチング用粘着シート３２に移動
させた後、エッチング液１９に浸し、ＬＥＤチップ１０
の側面のエッチングを行う。エッチング液１９としては
燐酸と過酸化水素を３：１の割合で含んだ６０℃の溶液
が用いられる。エッチングを行うことにより、ダイシン
グによりＬＥＤチップ１０の側面に生じたクラックを取
り除く。このとき、積層した端子電極１６、１７はエッ
チングされない。
【００２３】上述の工程により図２に示される発光素子
が形成される。ＬＥＤチップ１０の半導体結晶部分は、
Ｎ型半導体層１１の上にＰ型半導体層１２を積層してな
り、ＰＮ接合面１３を有している。Ｎ型半導体層１１の
下面にはＡｕ電極１４が形成され、さらに半田メッキに
よって端子電極１６が形成されている。一方、Ｐ型半導
体層の上面にはＡｕ電極１５が形成され、さらに半田メ
ッキによって端子電極１７が形成されている。
が形成される。ＬＥＤチップ１０の半導体結晶部分は、
Ｎ型半導体層１１の上にＰ型半導体層１２を積層してな
り、ＰＮ接合面１３を有している。Ｎ型半導体層１１の
下面にはＡｕ電極１４が形成され、さらに半田メッキに
よって端子電極１６が形成されている。一方、Ｐ型半導
体層の上面にはＡｕ電極１５が形成され、さらに半田メ
ッキによって端子電極１７が形成されている。
【００２４】このＬＥＤチップ１０の寸法は横幅Ｗが３
００〜４００μｍ程度、縦幅Ｌが２００〜３００μｍ程
度である。また、厚さＨは５００μｍ程度である。Ｎ側
の端子電極１６の厚さは５０μｍ程度であり、Ｎ型半導
体層１１の厚さは２００μｍ程度であり、Ｐ型半導体層
１２の厚さは５０μｍ程度である。またＰ側の端子電極
１７の厚さは２００μｍ程度である。ＰＮ接合面１３は
端子電極１６の下面から２５０μｍの位置にあり、ＬＥ
Ｄチップの略中央に位置している。なお、Ａｕ電極１
４、１５の厚さは１μｍ以下である。
００〜４００μｍ程度、縦幅Ｌが２００〜３００μｍ程
度である。また、厚さＨは５００μｍ程度である。Ｎ側
の端子電極１６の厚さは５０μｍ程度であり、Ｎ型半導
体層１１の厚さは２００μｍ程度であり、Ｐ型半導体層
１２の厚さは５０μｍ程度である。またＰ側の端子電極
１７の厚さは２００μｍ程度である。ＰＮ接合面１３は
端子電極１６の下面から２５０μｍの位置にあり、ＬＥ
Ｄチップの略中央に位置している。なお、Ａｕ電極１
４、１５の厚さは１μｍ以下である。
【００２５】図３は図２に示される発光素子を基板に設
置した状態を示す側面図である。基板２０上にはパター
ン２１、２２が設置されている。パターン２１とパター
ン２２との間隔Ｄは約１６０μｍほど離れている。この
パターン２１および２２上に異方導電性ペースト２３お
よび２４をそれぞれ塗布して、ＬＥＤチップ１０をチッ
プ搭載装置で設置する。つづいて１５０℃程度に加熱す
ることにより、異方導電性ペーストを硬化させ、基板２
０にＬＥＤチップ１０を固定する。端子電極１６とパタ
ーン２１は電気的に接続されており、また、端子電極１
７とパターン２２は電気的に接続されている。
置した状態を示す側面図である。基板２０上にはパター
ン２１、２２が設置されている。パターン２１とパター
ン２２との間隔Ｄは約１６０μｍほど離れている。この
パターン２１および２２上に異方導電性ペースト２３お
よび２４をそれぞれ塗布して、ＬＥＤチップ１０をチッ
プ搭載装置で設置する。つづいて１５０℃程度に加熱す
ることにより、異方導電性ペーストを硬化させ、基板２
０にＬＥＤチップ１０を固定する。端子電極１６とパタ
ーン２１は電気的に接続されており、また、端子電極１
７とパターン２２は電気的に接続されている。
【００２６】半田付け等によって接続しないのでチップ
に加わる熱ストレスを小さくすることができる。ＰＮ接
合面１３がチップの中央にあるのでチップ搭載装置の取
付精度は±８０μｍ未満であれば搭載後リークすること
はないが、近年のチップ搭載装置の精度は±３０μｍ程
度であり十分対応できる。ＰＮ接合面１３が略中央にあ
ることによりパターン２１とパターン２２との間隔をほ
ぼ取付精度の許容限界とすることができ、ＬＥＤチップ
取付の信頼性を増すことができる。
に加わる熱ストレスを小さくすることができる。ＰＮ接
合面１３がチップの中央にあるのでチップ搭載装置の取
付精度は±８０μｍ未満であれば搭載後リークすること
はないが、近年のチップ搭載装置の精度は±３０μｍ程
度であり十分対応できる。ＰＮ接合面１３が略中央にあ
ることによりパターン２１とパターン２２との間隔をほ
ぼ取付精度の許容限界とすることができ、ＬＥＤチップ
取付の信頼性を増すことができる。
【００２７】本発明では半導体ウエハの両面にメッキに
より厚膜化した端子電極を形成したが、どちらか片側だ
けでもよい。すなわちＰＮ接合面に近いほうをメッキに
より厚膜化した端子電極を形成することにより、ＰＮ接
合面をＬＥＤチップの中央に近い位置にすることができ
る。
より厚膜化した端子電極を形成したが、どちらか片側だ
けでもよい。すなわちＰＮ接合面に近いほうをメッキに
より厚膜化した端子電極を形成することにより、ＰＮ接
合面をＬＥＤチップの中央に近い位置にすることができ
る。
【００２８】また、本発明はＰＮ接合面をもつ発光素子
としてＬＥＤを挙げたがＰＮ接合面をもつ他の発光素
子、例えば、半導体レーザにも用いることができる。
としてＬＥＤを挙げたがＰＮ接合面をもつ他の発光素
子、例えば、半導体レーザにも用いることができる。
【００２９】
【発明の効果】本発明の請求項１記載の発光素子によれ
ば、ＰＮ接合面を有し、基板に対してＰＮ接合面が略直
角になるように実装される両端に電極を有する発光素子
であって、前記電極がメッキにより厚膜化された金属に
より形成され、前記ＰＮ接合面が発光素子の中央にある
ことにより、ＰＮ接合面と基板のパターンとの間隔を大
きくすることができ、信頼性を高めることができる。
ば、ＰＮ接合面を有し、基板に対してＰＮ接合面が略直
角になるように実装される両端に電極を有する発光素子
であって、前記電極がメッキにより厚膜化された金属に
より形成され、前記ＰＮ接合面が発光素子の中央にある
ことにより、ＰＮ接合面と基板のパターンとの間隔を大
きくすることができ、信頼性を高めることができる。
【００３０】また、本発明の請求項１記載の発光素子に
よれば、前記ＰＮ接合面に近いほうの電極が他方の電極
よりも厚く形成することにより、ＰＮ接合面を発光素子
の中央に近付けることができるのでＰＮ接合面が基板の
パターンに接触せず、信頼性を高めることができる。
よれば、前記ＰＮ接合面に近いほうの電極が他方の電極
よりも厚く形成することにより、ＰＮ接合面を発光素子
の中央に近付けることができるのでＰＮ接合面が基板の
パターンに接触せず、信頼性を高めることができる。
【００３１】また、本発明の請求項２記載の発光素子に
よれば、発光素子の電極の少なくとも一方が半田メッキ
により形成されていることにより、熱ストレスに強く信
頼性の高い発光素子を得ることができる。
よれば、発光素子の電極の少なくとも一方が半田メッキ
により形成されていることにより、熱ストレスに強く信
頼性の高い発光素子を得ることができる。
【００３２】また、本発明の請求項３記載の発光素子の
接続構造は、請求項１記載の発光素子の前記電極が、そ
れぞれ、基板上に間隔をおいて設置された２つのパター
ンに、該パターン上に塗布された異方導電性ペーストを
介して電気的に接続されていることを特徴とするもので
あり、ＰＮ接合面が基板のパターンに接触せず、信頼性
を高めることができる。
接続構造は、請求項１記載の発光素子の前記電極が、そ
れぞれ、基板上に間隔をおいて設置された２つのパター
ンに、該パターン上に塗布された異方導電性ペーストを
介して電気的に接続されていることを特徴とするもので
あり、ＰＮ接合面が基板のパターンに接触せず、信頼性
を高めることができる。
【００３３】また、本発明の請求項４記載の発光素子の
製造方法は、ＰＮ接合面を有する半導体基板の両面に薄
膜電極を設ける工程と、前記ＰＮ接合面が発光素子の中
央にあるように該薄膜電極にメッキにより金属を厚膜化
して電極を形成し、前記ＰＮ接合面に近いほうの電極を
他方の電極よりも厚く形成する工程と、前記半導体基板
を厚み方向に分割して複数の発光素子を形成する工程
と、を含むことを特徴とするものであり、基板にＰＮ接
合面が垂直になるように実装したとき、信頼性の高い発
光素子を製造することができる。
製造方法は、ＰＮ接合面を有する半導体基板の両面に薄
膜電極を設ける工程と、前記ＰＮ接合面が発光素子の中
央にあるように該薄膜電極にメッキにより金属を厚膜化
して電極を形成し、前記ＰＮ接合面に近いほうの電極を
他方の電極よりも厚く形成する工程と、前記半導体基板
を厚み方向に分割して複数の発光素子を形成する工程
と、を含むことを特徴とするものであり、基板にＰＮ接
合面が垂直になるように実装したとき、信頼性の高い発
光素子を製造することができる。
【図１】本発明の一実施の形態である発光素子の製造方
法を示す部分拡大図である。
法を示す部分拡大図である。
【図２】本発明の一実施の形態である発光素子を示す斜
視図である。
視図である。
【図３】図２に示す発光素子を基板に設置した状態を示
す側面図である。
す側面図である。
【図４】従来例の発光素子を基板に搭載した状態を示す
側面図である。
側面図である。
【図５】他の従来例の発光素子を基板に搭載した状態を
示す側面図である。
示す側面図である。
１０ ＬＥＤチップ
１１ Ｎ型半導体層
１２ Ｐ型半導体層
１３ ＰＮ接合面
１４、１５ Ａｕ電極
１６、１７ 端子電極
１８ ＬＥＤウエハ
２０ 基板
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−326365（ＪＰ，Ａ)
特開 昭53−31986（ＪＰ，Ａ)
特開 昭55−3690（ＪＰ，Ａ)
特開 平10−242528（ＪＰ，Ａ)
特開 平10−242529（ＪＰ，Ａ)
特開 平10−335707（ＪＰ，Ａ)
特開 平10−242533（ＪＰ，Ａ)
特開 平10−190062（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 33/00
Claims (4)
- 【請求項１】ＰＮ接合面を有し、基板に対してＰＮ接合
面が略直角になるように実装される両端に電極を有する
発光素子において、前記電極がメッキにより厚膜化され
た金属により形成され、前記ＰＮ接合面が発光素子の中
央にあり、前記ＰＮ接合面に近いほうの電極が他方の電
極よりも厚く形成されることを特徴とする発光素子。 - 【請求項２】請求項１記載の発光素子において、発光素
子の電極の少なくとも一方が半田メッキにより形成され
ていることを特徴とする発光素子。 - 【請求項３】請求項１記載の発光素子の前記電極が、そ
れぞれ、基板上に間隔をおいて設置された２つのパター
ンに、該パターン上に塗布された異方導電性ペーストを
介して電気的に接続されていることを特徴とする発光素
子の接続構造。 - 【請求項４】ＰＮ接合面を有する半導体基板の両面に薄
膜電極を設ける工程と、前記ＰＮ接合面が発光素子の中
央にあるように該薄膜電極にメッキにより金属を厚膜化
して電極を形成し、前記ＰＮ接合面に近いほうの電極を
他方の電極よりも厚く形成する工程と、前記半導体基板
を厚み方向に分割して複数の発光素子を形成する工程
と、を含む発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29659997A JP3455086B2 (ja) | 1997-10-29 | 1997-10-29 | 発光素子およびその製造方法ならびに発光素子の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29659997A JP3455086B2 (ja) | 1997-10-29 | 1997-10-29 | 発光素子およびその製造方法ならびに発光素子の接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135835A JPH11135835A (ja) | 1999-05-21 |
| JP3455086B2 true JP3455086B2 (ja) | 2003-10-06 |
Family
ID=17835643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29659997A Expired - Fee Related JP3455086B2 (ja) | 1997-10-29 | 1997-10-29 | 発光素子およびその製造方法ならびに発光素子の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3455086B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847306B2 (en) * | 2006-10-23 | 2010-12-07 | Hong Kong Applied Science and Technology Research Insitute Company, Ltd. | Light emitting diode device, method of fabrication and use thereof |
-
1997
- 1997-10-29 JP JP29659997A patent/JP3455086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135835A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8816386B2 (en) | Light emitting device and manufacture method thereof | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| JP2967697B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| US20070126016A1 (en) | Light emitting device and manufacture method thereof | |
| JP3796016B2 (ja) | 半導体装置 | |
| JPS6149432A (ja) | 半導体装置の製造方法 | |
| US6717252B2 (en) | Semiconductor device | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4411695B2 (ja) | 窒化物半導体発光素子 | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| EP1915786A1 (en) | Alternating current light emitting device | |
| JPH1050734A (ja) | チップ型半導体 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3257219B2 (ja) | マルチビーム半導体レーザ | |
| JP2000349113A (ja) | 半導体装置およびそれを用いた高周波回路装置 | |
| JP3455086B2 (ja) | 発光素子およびその製造方法ならびに発光素子の接続構造 | |
| JP4123018B2 (ja) | 半導体装置の製造方法 | |
| JP3617929B2 (ja) | 半導体発光素子及びその製造方法 | |
| US20210082795A1 (en) | Semiconductor device packages and method for manufacturing the same | |
| JP4125858B2 (ja) | 発光ダイオードおよびその製造方法 | |
| JP3534647B2 (ja) | 半導体発光素子の製造方法 | |
| JP2001250983A (ja) | 発光素子およびその製造方法 | |
| KR100708604B1 (ko) | 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법 | |
| JP3245378B2 (ja) | 面実装型半導体素子 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |