JP3245378B2 - 面実装型半導体素子 - Google Patents
面実装型半導体素子Info
- Publication number
- JP3245378B2 JP3245378B2 JP12014097A JP12014097A JP3245378B2 JP 3245378 B2 JP3245378 B2 JP 3245378B2 JP 12014097 A JP12014097 A JP 12014097A JP 12014097 A JP12014097 A JP 12014097A JP 3245378 B2 JP3245378 B2 JP 3245378B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- led
- mold
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Description
【０００１】
【発明の属する技術分野】 本発明は、チップマウン
ト、表面実装等と称されて、例えばプリント配線板など
の上に取付穴を設けることなく面で実装すること等を可
能としたチップ部品素子に関するものである。
ト、表面実装等と称されて、例えばプリント配線板など
の上に取付穴を設けることなく面で実装すること等を可
能としたチップ部品素子に関するものである。
【０００２】
【従来の技術】 従来の面実装型素子として特開平８−
３３０６３７号や特開平８−３２１６３４号等があり、
図１５に示したようなチップ基板９４に電極端子９５が
形成され、該電極端子と電気的に接続したＬＥＤチップ
９１とモールド部９３を一方の基板表面に有する面実装
型ＬＥＤ素子９０が公知である。このＬＥＤ素子９０は
例えば、図９〜図１４に示した工程説明図の順に沿って
製造される。
３３０６３７号や特開平８−３２１６３４号等があり、
図１５に示したようなチップ基板９４に電極端子９５が
形成され、該電極端子と電気的に接続したＬＥＤチップ
９１とモールド部９３を一方の基板表面に有する面実装
型ＬＥＤ素子９０が公知である。このＬＥＤ素子９０は
例えば、図９〜図１４に示した工程説明図の順に沿って
製造される。
【０００３】初めにガラスエポキシなどの絶縁性基板の
両面に銅箔８１が貼着等されて形成された公知のプリン
ト回路基板などの母体基板８０に適宜な間隔をあけて略
方形の貫通孔８２を設けて図９に示すような断面形状と
する。
両面に銅箔８１が貼着等されて形成された公知のプリン
ト回路基板などの母体基板８０に適宜な間隔をあけて略
方形の貫通孔８２を設けて図９に示すような断面形状と
する。
【０００４】次に母体基板８０の両面に設けられている
銅箔８１を電気的に接続するために、図１０に示すよう
に貫通孔８２の内面に銅などの無電界メッキ、電界メッ
キ、Ｎｉメッキ、金メッキを繰り返して行なうなどの手
段により表面が金で覆われた導電膜８３を形成して貫通
孔８２にて両面を電気的に接続する。次に母体基板８０
の貫通孔間の銅箔８１を所望の配線パターンとなるよう
にレジストを塗布しエッチング等の公知の手段により銅
箔の一部を除去することで、図１１に示したような複数
のＬＥＤチップを並列して搭載できる配線パターンを形
成して、母体基板８０の一方の表面側にパッド部８４と
配線部８５を作成する。また、反対側の基板裏面の銅箔
８１にも同様の手段により略長方形状の絶縁部８６を形
成することで母体基板８０が完成する。
銅箔８１を電気的に接続するために、図１０に示すよう
に貫通孔８２の内面に銅などの無電界メッキ、電界メッ
キ、Ｎｉメッキ、金メッキを繰り返して行なうなどの手
段により表面が金で覆われた導電膜８３を形成して貫通
孔８２にて両面を電気的に接続する。次に母体基板８０
の貫通孔間の銅箔８１を所望の配線パターンとなるよう
にレジストを塗布しエッチング等の公知の手段により銅
箔の一部を除去することで、図１１に示したような複数
のＬＥＤチップを並列して搭載できる配線パターンを形
成して、母体基板８０の一方の表面側にパッド部８４と
配線部８５を作成する。また、反対側の基板裏面の銅箔
８１にも同様の手段により略長方形状の絶縁部８６を形
成することで母体基板８０が完成する。
【０００５】そして、図１２に示すように前記パッド部
８４にＬＥＤチップ９１のＰ型若しくはＮ型チップ電極
を導電性接着剤などによりマウントし、ＬＥＤチップ９
１の他方の電極と配線部８５とを金線などのワイヤー９
２をボンディングすることにより接続する。次にこのよ
うにして接続したＬＥＤチップ９１及びワイヤー９２を
前記貫通孔８２と平行な略台形柱形状の透明絶縁性樹脂
で覆ってモールド部９３を形成する。次にこのモールド
部９３を形成した母体基板８０を図１４に示す切断線Ｄ
に沿ってカッター等により切断することで、モールド部
が形成された母体基板はＬＥＤチップ９１を有する複数
の面実装型ＬＥＤ素子９０に分割されるものとなる。
８４にＬＥＤチップ９１のＰ型若しくはＮ型チップ電極
を導電性接着剤などによりマウントし、ＬＥＤチップ９
１の他方の電極と配線部８５とを金線などのワイヤー９
２をボンディングすることにより接続する。次にこのよ
うにして接続したＬＥＤチップ９１及びワイヤー９２を
前記貫通孔８２と平行な略台形柱形状の透明絶縁性樹脂
で覆ってモールド部９３を形成する。次にこのモールド
部９３を形成した母体基板８０を図１４に示す切断線Ｄ
に沿ってカッター等により切断することで、モールド部
が形成された母体基板はＬＥＤチップ９１を有する複数
の面実装型ＬＥＤ素子９０に分割されるものとなる。
【０００６】このようにして製造した面実装型ＬＥＤ素
子９０は略台形状のモールド部９３と、モールド部より
側方に突出しＬＥＤチップのチップ電極と接続された電
極端子９５をチップ基板９４の対峙する二辺に有する形
状となる。
子９０は略台形状のモールド部９３と、モールド部より
側方に突出しＬＥＤチップのチップ電極と接続された電
極端子９５をチップ基板９４の対峙する二辺に有する形
状となる。
【０００７】これはモールド部を樹脂により覆う際に型
にセットして成形するため、ＬＥＤチップ９１を搭載し
た母体基板８０を図１３に示すように上型９６と下型９
７の間に挟むものとしてモールド部９３を成形してい
る。この成形の際に、仮にモールド部が母体基板８０の
貫通孔８２の部分にまで到達するような型状の上型を用
いて成形した場合には、モールド部の樹脂が貫通孔８２
を介して母体基板の裏面にまで回り込んで裏面の銅箔８
１の表面に付着するものとなり、面実装型ＬＥＤ素子９
０をプリント回路配線板等に取り付ける際に電気的な接
続がとれないという不都合が生じるものとなり、製造歩
留りが著しく低下する。特に面実装型ＬＥＤ素子９０を
小型のものとした場合には母体基板８０の裏面に露出し
ている銅箔の面積も小さいものであるので、母体基板裏
面側に樹脂が回り込まないようにすることは重要であ
る。そこで図１３に示したように上型９６と母体基板の
電極端子９５が一定の大きさを有する型おさえ部９８に
て面接触するものとしてモールド部９３の樹脂が貫通孔
８２を介して母体基板裏面に回り込むことを確実に防止
しているのである。
にセットして成形するため、ＬＥＤチップ９１を搭載し
た母体基板８０を図１３に示すように上型９６と下型９
７の間に挟むものとしてモールド部９３を成形してい
る。この成形の際に、仮にモールド部が母体基板８０の
貫通孔８２の部分にまで到達するような型状の上型を用
いて成形した場合には、モールド部の樹脂が貫通孔８２
を介して母体基板の裏面にまで回り込んで裏面の銅箔８
１の表面に付着するものとなり、面実装型ＬＥＤ素子９
０をプリント回路配線板等に取り付ける際に電気的な接
続がとれないという不都合が生じるものとなり、製造歩
留りが著しく低下する。特に面実装型ＬＥＤ素子９０を
小型のものとした場合には母体基板８０の裏面に露出し
ている銅箔の面積も小さいものであるので、母体基板裏
面側に樹脂が回り込まないようにすることは重要であ
る。そこで図１３に示したように上型９６と母体基板の
電極端子９５が一定の大きさを有する型おさえ部９８に
て面接触するものとしてモールド部９３の樹脂が貫通孔
８２を介して母体基板裏面に回り込むことを確実に防止
しているのである。
【０００８】
【発明が解決しようとする課題】モールド部により半導
体素子を覆った従来の面実装型素子は上記した理由によ
りモールド部の側方に型おさえ部が必要であるため、電
極端子９５の部分がモールド部より突出したものとなる
ことが避けられなかった。現実に現在市販しているこの
種の面実装型ＬＥＤ素子の最小レベルのものの外形寸法
は、例えばスタンレー電気株式会社製のＢＲ１１１１Ｃ
であるならば長さＬｓ＝１．６ｍｍ、幅Ｗｓ＝０．８ｍ
ｍ、高さＨｓ＝０．７ｍｍ、他社のもので長さＬｓ＝
１．６ｍｍ、幅Ｗｓ＝０．８ｍｍ、高さＨｓ＝０．８ｍ
ｍ（ＣＬ−１９０）であり、両者ともモールド部の両側
の電極端子の部分に夫々に０．２ｍｍの型おさえ部を有
している。これらのＬＥＤのように超小型といわれてい
るものであっても、電極端子９５がモールド部９３より
外方に突出しており、その突出寸法は素子長さＬｓ方向
に夫々０．２ｍｍ、計０．４ｍｍもの領域が突出してい
る。本出願人は外部に突出している電極端子９５の寸法
をできる限り小さくしてモールド部を形成するように検
討したが、電極端子の型おさえ部９８の寸法をモールド
部両側にて夫々０．１ｍｍとすると製造時の位置合わせ
の精度や誤差等の関係から基板裏面に回り込むことが多
くなり、現実的には０．２ｍｍ程度の寸法が必要であ
り、従来のＬＥＤ素子ではこれ以上に外部突出電極端子
の寸法を小さくすることは現実的には不可能であった。
体素子を覆った従来の面実装型素子は上記した理由によ
りモールド部の側方に型おさえ部が必要であるため、電
極端子９５の部分がモールド部より突出したものとなる
ことが避けられなかった。現実に現在市販しているこの
種の面実装型ＬＥＤ素子の最小レベルのものの外形寸法
は、例えばスタンレー電気株式会社製のＢＲ１１１１Ｃ
であるならば長さＬｓ＝１．６ｍｍ、幅Ｗｓ＝０．８ｍ
ｍ、高さＨｓ＝０．７ｍｍ、他社のもので長さＬｓ＝
１．６ｍｍ、幅Ｗｓ＝０．８ｍｍ、高さＨｓ＝０．８ｍ
ｍ（ＣＬ−１９０）であり、両者ともモールド部の両側
の電極端子の部分に夫々に０．２ｍｍの型おさえ部を有
している。これらのＬＥＤのように超小型といわれてい
るものであっても、電極端子９５がモールド部９３より
外方に突出しており、その突出寸法は素子長さＬｓ方向
に夫々０．２ｍｍ、計０．４ｍｍもの領域が突出してい
る。本出願人は外部に突出している電極端子９５の寸法
をできる限り小さくしてモールド部を形成するように検
討したが、電極端子の型おさえ部９８の寸法をモールド
部両側にて夫々０．１ｍｍとすると製造時の位置合わせ
の精度や誤差等の関係から基板裏面に回り込むことが多
くなり、現実的には０．２ｍｍ程度の寸法が必要であ
り、従来のＬＥＤ素子ではこれ以上に外部突出電極端子
の寸法を小さくすることは現実的には不可能であった。
【０００９】また、ＬＥＤチップ９１と配線部８５をワ
イヤ−９２にて接続しているので、ＬＥＤチップ９１の
上面に更にワイヤーの引き回しの高さ分を加えてこれら
を十分に保護する必要があり、モールド部の高さ方向に
ついても小型化を図ることが困難であった。また、ワイ
ヤーの他方側にて接続される配線部８５もある程度の面
積が必要なため、ワイヤーボンディング方向のモールド
部の寸法についてもこれ以上の小型化を図ることは困難
であった。
イヤ−９２にて接続しているので、ＬＥＤチップ９１の
上面に更にワイヤーの引き回しの高さ分を加えてこれら
を十分に保護する必要があり、モールド部の高さ方向に
ついても小型化を図ることが困難であった。また、ワイ
ヤーの他方側にて接続される配線部８５もある程度の面
積が必要なため、ワイヤーボンディング方向のモールド
部の寸法についてもこれ以上の小型化を図ることは困難
であった。
【００１０】更に、樹脂モールドする際の上型と母体基
板との位置合わせにズレが生じ易く、正確に位置合わせ
を行なったつもりであっても、基板裏面にモールド樹脂
が回り込んだり、完成した面実装型ＬＥＤの発光部の位
置ズレが生じる場合があり、歩留りを低下させる一因で
あった。
板との位置合わせにズレが生じ易く、正確に位置合わせ
を行なったつもりであっても、基板裏面にモールド樹脂
が回り込んだり、完成した面実装型ＬＥＤの発光部の位
置ズレが生じる場合があり、歩留りを低下させる一因で
あった。
【００１１】このような課題を解決する手段として本願
出願人による特開平９−４５９６４号が発明されてい
る。かかる先願発明によれば、図１６に示したように２
枚の電極板７１、７１間に所定間隔のピッチＰを保って
配列しているＬＥＤチップ９１のチップ電極が電極板７
１と接合剤７２により接合するようにして挟持し、この
隙間に透明樹脂７３を注入硬化させ、然る後に隣接する
ＬＥＤチップ間にて切断、分離することで図１７に示し
たような小型の面実装型ＬＥＤ素子７０を得ることがで
きる。このＬＥＤ素子７０はワイヤーボンドも不要なの
でワイヤの引き回しの高さを取る必要もなく、また、モ
ールド部を形成する際の型おさえ部も不要なので前記し
た従来の面実装型ＬＥＤ素子９０に比べて小型化するこ
とができる。
出願人による特開平９−４５９６４号が発明されてい
る。かかる先願発明によれば、図１６に示したように２
枚の電極板７１、７１間に所定間隔のピッチＰを保って
配列しているＬＥＤチップ９１のチップ電極が電極板７
１と接合剤７２により接合するようにして挟持し、この
隙間に透明樹脂７３を注入硬化させ、然る後に隣接する
ＬＥＤチップ間にて切断、分離することで図１７に示し
たような小型の面実装型ＬＥＤ素子７０を得ることがで
きる。このＬＥＤ素子７０はワイヤーボンドも不要なの
でワイヤの引き回しの高さを取る必要もなく、また、モ
ールド部を形成する際の型おさえ部も不要なので前記し
た従来の面実装型ＬＥＤ素子９０に比べて小型化するこ
とができる。
【００１２】しかしながら、この製造方法により製造し
たＬＥＤ素子７０は複数のＬＥＤチップ９１の両側面を
不透明な電極板にて挟持して製造するものであるため、
各ＬＥＤチップ９１が均一に且つ確実に電極板７１と接
合するものではないので、電極板の接合強度が弱く剥離
不良を起こし易いという問題があった。また、面実装型
ＬＥＤ素子７０から放出される光は直方体の６面のうち
２面において遮光されるものとなっており、また、面実
装型ＬＥＤ素子７０の透明樹脂７３の表面は切断した面
であるため、その形状を曲線的にすることができずモー
ルド樹脂にレンズ作用を持たせることが困難であるとい
う問題もあった。
たＬＥＤ素子７０は複数のＬＥＤチップ９１の両側面を
不透明な電極板にて挟持して製造するものであるため、
各ＬＥＤチップ９１が均一に且つ確実に電極板７１と接
合するものではないので、電極板の接合強度が弱く剥離
不良を起こし易いという問題があった。また、面実装型
ＬＥＤ素子７０から放出される光は直方体の６面のうち
２面において遮光されるものとなっており、また、面実
装型ＬＥＤ素子７０の透明樹脂７３の表面は切断した面
であるため、その形状を曲線的にすることができずモー
ルド樹脂にレンズ作用を持たせることが困難であるとい
う問題もあった。
【００１２】そこで、本発明は第１にモールド部よりも
外側に突出した部分のない面実装型半導体素子を得るこ
とを第１の目的とする。第２には半導体チップに対して
所定割合以下の大きさに小型化した面実装型半導体素子
を得ることを目的とする。第３には上記面実装型半導体
素子を効率良く製造できる面実装型半導体素子用チップ
基板を提供することを目的とする。第４には前記チップ
基板を用いてモールド部よりも外側に突出した部分の少
ない面実装型半導体素子を得るための製造方法を提供す
る事を目的とする。
外側に突出した部分のない面実装型半導体素子を得るこ
とを第１の目的とする。第２には半導体チップに対して
所定割合以下の大きさに小型化した面実装型半導体素子
を得ることを目的とする。第３には上記面実装型半導体
素子を効率良く製造できる面実装型半導体素子用チップ
基板を提供することを目的とする。第４には前記チップ
基板を用いてモールド部よりも外側に突出した部分の少
ない面実装型半導体素子を得るための製造方法を提供す
る事を目的とする。
【００１３】
【発明の実施の形態】つぎに、本発明の実施形態に基づ
いて説明する。図６は本発明により得られる面実装型半
導体素子の一例であり、略直方体形状とした面実装型Ｌ
ＥＤ素子４０の例である。実装基板４１の対峙する二辺
４２、４３の側には電極端子４４が夫々設けられてお
り、該基板４１の一方の面上にはＬＥＤチップ素子２１
のチップ電極が導電性ペースト２２により夫々の電極端
子４４と接続され、このＬＥＤチップを覆うモールド部
２４が該実装基板４１の表面全面を覆って設けられてい
る。
いて説明する。図６は本発明により得られる面実装型半
導体素子の一例であり、略直方体形状とした面実装型Ｌ
ＥＤ素子４０の例である。実装基板４１の対峙する二辺
４２、４３の側には電極端子４４が夫々設けられてお
り、該基板４１の一方の面上にはＬＥＤチップ素子２１
のチップ電極が導電性ペースト２２により夫々の電極端
子４４と接続され、このＬＥＤチップを覆うモールド部
２４が該実装基板４１の表面全面を覆って設けられてい
る。
【００１４】この面実装型半導体素子４０について、こ
の面実装型ＬＥＤ素子４０の製造方法の工程順に図１〜
図５を参照して説明する。まず後で実装基板４１となる
チップ基板２０の製造工程から順に説明する。図１
（ａ）〜（ｈ）に示したものは、図２に一部を破断して
示したチップ基板２０の製造工程を断面図により示した
ものである。
の面実装型ＬＥＤ素子４０の製造方法の工程順に図１〜
図５を参照して説明する。まず後で実装基板４１となる
チップ基板２０の製造工程から順に説明する。図１
（ａ）〜（ｈ）に示したものは、図２に一部を破断して
示したチップ基板２０の製造工程を断面図により示した
ものである。
【００１５】なお、本発明の特徴を解り易くするため
に、前記した図面はいずれも図面横方向の寸法に対して
図面縦方向の寸法を誇張して示している。また、説明の
便宜上、図面上側の表面を上面、下側の表面を下面とし
て説明する。
に、前記した図面はいずれも図面横方向の寸法に対して
図面縦方向の寸法を誇張して示している。また、説明の
便宜上、図面上側の表面を上面、下側の表面を下面とし
て説明する。
【００１６】まず初めに絶縁性の材料、例えばポリイミ
ド系、ポリエステル系、エポキシ系等の絶縁樹脂材料フ
ィルムからなる基体１の下面全面に銅箔２を貼着し、上
面全面に剥離紙を設けた接着シート等の接着層３を設け
る（図１（ａ））。この基体をプレス等の手段により図
１（ｂ’）に示すような形状に抜き落としてライン状の
貫通孔１０を並列に形成し、残った基体上、即ち隣接す
る貫通孔１０間の位置に後の工程でチップ素子が載置さ
れる。なお、（ｂ）図は（ｂ’）図のＩ−Ｉ断面図であ
る。貫通孔１０を形成した基体の上面の接着層３、接着
シートならば剥離紙を剥がして接着層とする、を介して
銅箔等からなる導電板４を基体１に貼着し、引続いて銅
等の導電性物質を無電界メッキ等の手段により（ｃ）図
に示したようにメッキ層５を形成する。これにより上
面、下面、絶縁性基体１の側面である貫通孔１０の内面
の全てがメッキ層５により覆われるものとなり、基体上
面と下面が電気的に接続され、同時に基体１に形成した
貫通孔１０が空間的に覆われるものとなる。よって、従
来のような絶縁性基体１の上面と下面が開口した状態の
貫通孔１０を介して電気的に接続されるものとは異なっ
たチップ基板２０が得られる。
ド系、ポリエステル系、エポキシ系等の絶縁樹脂材料フ
ィルムからなる基体１の下面全面に銅箔２を貼着し、上
面全面に剥離紙を設けた接着シート等の接着層３を設け
る（図１（ａ））。この基体をプレス等の手段により図
１（ｂ’）に示すような形状に抜き落としてライン状の
貫通孔１０を並列に形成し、残った基体上、即ち隣接す
る貫通孔１０間の位置に後の工程でチップ素子が載置さ
れる。なお、（ｂ）図は（ｂ’）図のＩ−Ｉ断面図であ
る。貫通孔１０を形成した基体の上面の接着層３、接着
シートならば剥離紙を剥がして接着層とする、を介して
銅箔等からなる導電板４を基体１に貼着し、引続いて銅
等の導電性物質を無電界メッキ等の手段により（ｃ）図
に示したようにメッキ層５を形成する。これにより上
面、下面、絶縁性基体１の側面である貫通孔１０の内面
の全てがメッキ層５により覆われるものとなり、基体上
面と下面が電気的に接続され、同時に基体１に形成した
貫通孔１０が空間的に覆われるものとなる。よって、従
来のような絶縁性基体１の上面と下面が開口した状態の
貫通孔１０を介して電気的に接続されるものとは異なっ
たチップ基板２０が得られる。
【００１７】次に、後にカソード電極となる電極端子と
アノード電極となる電極端子とを電気的に分離等するた
めに電極端子となる導電性部分を所定の形状に形成する
エッチング工程を行なう。具体的には（ｄ）図に示した
ように基体１上に位置するパターン溝１１を形成するた
めにパターン溝１１以外の上面にレジスト６を塗布し、
基体下面の貫通孔１０と略平行に位置する離間部１２以
外の部分にレジスト６を塗布する。その後に適宜手段に
よりエッチングすることにより絶縁部となるパターン溝
１１及び離間部１２を形成して（ｅ）図に示したような
チップ基板とする。この説明では（ａ）〜（ｅ）の工程
により（ｅ）図に示したようなチップ基板を得るものと
したが、基体の上面に離間部１２を下面にパターン溝１
１を形成し、下面においてチップ素子を搭載する構成と
しても構わないものであるし、また、貫通孔１０を設け
た基体１に印刷や張り合わせの手法により導電板等の導
電部及びパターン溝等の絶縁部を形成するものとするこ
ともできる。
アノード電極となる電極端子とを電気的に分離等するた
めに電極端子となる導電性部分を所定の形状に形成する
エッチング工程を行なう。具体的には（ｄ）図に示した
ように基体１上に位置するパターン溝１１を形成するた
めにパターン溝１１以外の上面にレジスト６を塗布し、
基体下面の貫通孔１０と略平行に位置する離間部１２以
外の部分にレジスト６を塗布する。その後に適宜手段に
よりエッチングすることにより絶縁部となるパターン溝
１１及び離間部１２を形成して（ｅ）図に示したような
チップ基板とする。この説明では（ａ）〜（ｅ）の工程
により（ｅ）図に示したようなチップ基板を得るものと
したが、基体の上面に離間部１２を下面にパターン溝１
１を形成し、下面においてチップ素子を搭載する構成と
しても構わないものであるし、また、貫通孔１０を設け
た基体１に印刷や張り合わせの手法により導電板等の導
電部及びパターン溝等の絶縁部を形成するものとするこ
ともできる。
【００１８】次に図２及び（ｆ）図に断面を示したよう
に、後の工程でチップ素子が搭載される部分及び後の工
程で半田層８が形成される部分以外の上面のメッキ層５
を覆うように絶縁層７、７’を所定の形状に形成し、こ
のチップ基板の上面及び下面を電界メッキ等の手段によ
り露出している導電性部分に半田層８、８’を形成して
（ｇ）図に示すようなチップ基板２０を作製する。
に、後の工程でチップ素子が搭載される部分及び後の工
程で半田層８が形成される部分以外の上面のメッキ層５
を覆うように絶縁層７、７’を所定の形状に形成し、こ
のチップ基板の上面及び下面を電界メッキ等の手段によ
り露出している導電性部分に半田層８、８’を形成して
（ｇ）図に示すようなチップ基板２０を作製する。
【００１９】この工程によりチップ基板は機能的には完
成するものであるが、（ｈ）に示したようにチップ素子
２０のカソード電極を判別するためのマーク９を絶縁性
の着色樹脂等により形成し、同時に下面の離間部１２の
一部にも絶縁性のマーク９を形成することで図２に示し
たようなチップ基板２０が完成する。なお、絶縁層７、
７’や基体１は完成した実装基板４１の表面に露出する
部分もあるので、チップ基板に搭載するチップ素子２１
がＬＥＤ等の発光素子である場合には反射率の高い絶縁
材料によりこれらを形成する方が良く、白色系の絶縁材
料とすることが特に好ましい。
成するものであるが、（ｈ）に示したようにチップ素子
２０のカソード電極を判別するためのマーク９を絶縁性
の着色樹脂等により形成し、同時に下面の離間部１２の
一部にも絶縁性のマーク９を形成することで図２に示し
たようなチップ基板２０が完成する。なお、絶縁層７、
７’や基体１は完成した実装基板４１の表面に露出する
部分もあるので、チップ基板に搭載するチップ素子２１
がＬＥＤ等の発光素子である場合には反射率の高い絶縁
材料によりこれらを形成する方が良く、白色系の絶縁材
料とすることが特に好ましい。
【００２０】次に、完成したチップ基板２０の上にＬＥ
Ｄ等の半導体チップであるチップ素子２１をチップ基板
上面の絶縁層７の上に載置する。このときチップ素子の
ＰＮ接合面２１ａを挟んでチップ両端に対向して設けら
れているＬＥＤチップ電極２１ｂの夫々が貫通孔１０
側、即ち半田層８側に位置しＰＮ接合面２１ａがチップ
基板の法線方向となるように載置し、電極２１ｂと半田
層８の夫々を銀ペースト等の導電性ペースト２２により
接合して図３に示したようなチップ基板２０を完成させ
る。
Ｄ等の半導体チップであるチップ素子２１をチップ基板
上面の絶縁層７の上に載置する。このときチップ素子の
ＰＮ接合面２１ａを挟んでチップ両端に対向して設けら
れているＬＥＤチップ電極２１ｂの夫々が貫通孔１０
側、即ち半田層８側に位置しＰＮ接合面２１ａがチップ
基板の法線方向となるように載置し、電極２１ｂと半田
層８の夫々を銀ペースト等の導電性ペースト２２により
接合して図３に示したようなチップ基板２０を完成させ
る。
【００２１】次に、チップ素子２１を透光性の絶縁樹脂
材料により覆う工程を実施する。この工程は例えば図４
に示したようなトランスファーモールド成形を用いるこ
とができる。所定の形状の型３０の間に前記チップ基板
２０をセットしてチップ基板上面にモールド樹脂２３を
注入する。このときチップ基板２０には貫通孔１０が形
成されているものの導電板４等により覆われているの
で、従来のチップ基板と異なり貫通孔１０により上面と
下面が空間的に繋がっていない。従って、注入した樹脂
２３が貫通孔１０を介してチップ基板２０下面に回り込
むという問題が一切発生しないものとなる。
材料により覆う工程を実施する。この工程は例えば図４
に示したようなトランスファーモールド成形を用いるこ
とができる。所定の形状の型３０の間に前記チップ基板
２０をセットしてチップ基板上面にモールド樹脂２３を
注入する。このときチップ基板２０には貫通孔１０が形
成されているものの導電板４等により覆われているの
で、従来のチップ基板と異なり貫通孔１０により上面と
下面が空間的に繋がっていない。従って、注入した樹脂
２３が貫通孔１０を介してチップ基板２０下面に回り込
むという問題が一切発生しないものとなる。
【００２２】前記型３０から取り出したチップ基板２０
は図５に示すようにチップ基板の片側の面のみがモール
ド樹脂２３により覆われるものとなり、基板の反対側の
面にモールド樹脂が回り込むことはない。これをダイサ
ーカット等の公知の方法でチップ素子２１の間隙をカッ
トライン３３に沿って切断する。貫通孔１０の部分にて
切断すると貫通孔を覆っていた導電板４、メッキ層５等
を介して上面と下面が電気的に接続された電極端子４４
となり、図６に示したような面実装型ＬＥＤ４０が完成
する。
は図５に示すようにチップ基板の片側の面のみがモール
ド樹脂２３により覆われるものとなり、基板の反対側の
面にモールド樹脂が回り込むことはない。これをダイサ
ーカット等の公知の方法でチップ素子２１の間隙をカッ
トライン３３に沿って切断する。貫通孔１０の部分にて
切断すると貫通孔を覆っていた導電板４、メッキ層５等
を介して上面と下面が電気的に接続された電極端子４４
となり、図６に示したような面実装型ＬＥＤ４０が完成
する。
【００２３】こうして絶縁性の基体１の対峙する二辺４
２、４３に一対の電極端子４４、４４を有する実装基板
４１と、該実装基板４１の上面に載置され前記電極端子
４４、４４の夫々に導電性ペースト２２を介して電気的
に接続された一対のチップ電極２１ｂを有するチップ素
子２１と、該チップ素子２１及び前記実装基板４１の上
面の全面を覆うモールド部２４とからなる構成の面実装
型ＬＥＤ素子４０が得られる。この面実装型ＬＥＤ素子
４０をチップ素子２１を設けた側の実装基板４１の法線
方向から観視した場合には、前記実装基板がモールド部
２４より外方に突出していないものとなっている。従っ
て、チップ素子２１に対して相対的に必要最低限の大き
さのモールド部２４と同程度の大きさの面実装型ＬＥＤ
素子が得られるものとなり、従来のものに比べて大幅な
小型化が図られる。なお、面実装型半導体素子を切断す
る工程等において電極端子４４等の一部がモールド部２
４よりも外方に多少はみ出ることがある場合も考えられ
るが、このような場合であっても実質的に突出するもの
ではないので、本願発明に当然に含まれるものである。
２、４３に一対の電極端子４４、４４を有する実装基板
４１と、該実装基板４１の上面に載置され前記電極端子
４４、４４の夫々に導電性ペースト２２を介して電気的
に接続された一対のチップ電極２１ｂを有するチップ素
子２１と、該チップ素子２１及び前記実装基板４１の上
面の全面を覆うモールド部２４とからなる構成の面実装
型ＬＥＤ素子４０が得られる。この面実装型ＬＥＤ素子
４０をチップ素子２１を設けた側の実装基板４１の法線
方向から観視した場合には、前記実装基板がモールド部
２４より外方に突出していないものとなっている。従っ
て、チップ素子２１に対して相対的に必要最低限の大き
さのモールド部２４と同程度の大きさの面実装型ＬＥＤ
素子が得られるものとなり、従来のものに比べて大幅な
小型化が図られる。なお、面実装型半導体素子を切断す
る工程等において電極端子４４等の一部がモールド部２
４よりも外方に多少はみ出ることがある場合も考えられ
るが、このような場合であっても実質的に突出するもの
ではないので、本願発明に当然に含まれるものである。
【００２４】前述したようにチップ基板２０の上面の殆
ど全面をモールド樹脂２３により覆うものとした場合に
は、使用する材質等によってはモールドしたチップ基板
２０が反る場合がある。そこで、モールド工程において
図７の断面図に示したようにチップ基板２０の貫通孔１
０と平行な複数の溝を有する上型３１とし、図８に示し
たような平行な複数列のモールド樹脂２３にてチップ基
板がモールドされたものとし、これをカッター３２で切
断すれば、チップ基板の反りを簡単に抑止しながら、略
台形状のモールド部を有する面実装型ＬＥＤ素子４０を
容易に作成することができるものとなる。但し、この場
合にはチップ基板と上型３１との位置合わせを正確に行
なわないと発光部位置が実装基板からずれたものになる
点は従来のものと同じである。
ど全面をモールド樹脂２３により覆うものとした場合に
は、使用する材質等によってはモールドしたチップ基板
２０が反る場合がある。そこで、モールド工程において
図７の断面図に示したようにチップ基板２０の貫通孔１
０と平行な複数の溝を有する上型３１とし、図８に示し
たような平行な複数列のモールド樹脂２３にてチップ基
板がモールドされたものとし、これをカッター３２で切
断すれば、チップ基板の反りを簡単に抑止しながら、略
台形状のモールド部を有する面実装型ＬＥＤ素子４０を
容易に作成することができるものとなる。但し、この場
合にはチップ基板と上型３１との位置合わせを正確に行
なわないと発光部位置が実装基板からずれたものになる
点は従来のものと同じである。
【００２５】次に本発明者による面実装型ＬＥＤ素子４
０の具体的な検討結果について説明する。厚さ０．０６
ｍｍのポリエステルフィルム製の基体１の一方の面に厚
さ０．０２ｍｍの銅箔２を貼着し、０．８ｍｍ幅のスト
ライプ状の複数の貫通孔１０を０．８ｍｍ幅の基体１が
貫通孔間に残るように抜き落とし、他方の面全面に厚さ
０．０２ｍｍの銅箔を貼付した後に、銅の無電界メッキ
を行なうことで表面にメッキ層５を形成した。これによ
り基体１の上面及び下面が電気的に接続されていること
を確認した。また、断面を顕微鏡にて観察したところ基
体１の貫通孔内面にもメッキ層５が形成されていること
を確認した。続いて紫外線感光性レジスト６を塗布し、
マスクを用いて露光、現像を行なって所定パターンとな
るようにエッチングを施して隣接する貫通孔側の両方が
鋸歯状としたパターン溝１１を基体上面に、貫通孔１０
と略平行なストライプ状の離間部１２を基体下面に形成
して絶縁部とした。なお、パターン溝１１の基体上の最
もパターン溝が狭い部分の寸法を後に載置するＬＥＤチ
ップ素子２１の大きさと同程度として、この部分におい
てチップ素子２１が良好に半田層８と接続できるように
している。続いて上記基体面に形成したパターン溝１１
の最も間隔が狭い部分間に絶縁層７を、所定部分以外の
メッキ層５を覆うように絶縁層７’を基体１上面に同時
に形成した後、電界メッキにて露出しているメッキ層５
の上に半田層８、８’を形成した後に、マーク９を印刷
してチップ基板２０を完成させた。
０の具体的な検討結果について説明する。厚さ０．０６
ｍｍのポリエステルフィルム製の基体１の一方の面に厚
さ０．０２ｍｍの銅箔２を貼着し、０．８ｍｍ幅のスト
ライプ状の複数の貫通孔１０を０．８ｍｍ幅の基体１が
貫通孔間に残るように抜き落とし、他方の面全面に厚さ
０．０２ｍｍの銅箔を貼付した後に、銅の無電界メッキ
を行なうことで表面にメッキ層５を形成した。これによ
り基体１の上面及び下面が電気的に接続されていること
を確認した。また、断面を顕微鏡にて観察したところ基
体１の貫通孔内面にもメッキ層５が形成されていること
を確認した。続いて紫外線感光性レジスト６を塗布し、
マスクを用いて露光、現像を行なって所定パターンとな
るようにエッチングを施して隣接する貫通孔側の両方が
鋸歯状としたパターン溝１１を基体上面に、貫通孔１０
と略平行なストライプ状の離間部１２を基体下面に形成
して絶縁部とした。なお、パターン溝１１の基体上の最
もパターン溝が狭い部分の寸法を後に載置するＬＥＤチ
ップ素子２１の大きさと同程度として、この部分におい
てチップ素子２１が良好に半田層８と接続できるように
している。続いて上記基体面に形成したパターン溝１１
の最も間隔が狭い部分間に絶縁層７を、所定部分以外の
メッキ層５を覆うように絶縁層７’を基体１上面に同時
に形成した後、電界メッキにて露出しているメッキ層５
の上に半田層８、８’を形成した後に、マーク９を印刷
してチップ基板２０を完成させた。
【００２６】ＬＥＤチップ素子２１はＧａＡｓ基板の上
にＧａＡｌＡｓ系化合物を成長させてＧａＡｓ基板と略
平行なＰＮ接合面２１ａが形成され、ＧａＡｓ基板底面
とこの底面と対向する最上面に一対のチップ電極２１ｂ
を有する０．３ｍｍ×０．３ｍｍ×０．３ｍｍのＬＥＤ
チップ２１を多数個用いた。このＬＥＤチップ素子２１
をＰＮ接合面２１ａが基体１と略直交し、対向するチッ
プ電極２１ｂが隣接する貫通孔１０と略平行方向になる
ようにチップ基板２０の絶縁層７上に載置し、銀ペース
ト２２により半田層８、８と一対のチップ電極２１ｂの
夫々を接合した。
にＧａＡｌＡｓ系化合物を成長させてＧａＡｓ基板と略
平行なＰＮ接合面２１ａが形成され、ＧａＡｓ基板底面
とこの底面と対向する最上面に一対のチップ電極２１ｂ
を有する０．３ｍｍ×０．３ｍｍ×０．３ｍｍのＬＥＤ
チップ２１を多数個用いた。このＬＥＤチップ素子２１
をＰＮ接合面２１ａが基体１と略直交し、対向するチッ
プ電極２１ｂが隣接する貫通孔１０と略平行方向になる
ようにチップ基板２０の絶縁層７上に載置し、銀ペース
ト２２により半田層８、８と一対のチップ電極２１ｂの
夫々を接合した。
【００２７】これを図４に示したような型にセットして
透明エポキシ樹脂によりモールドした後、切断して長さ
Ｌｓ＝１．０ｍｍ、幅Ｗｓ＝０．５ｍｍ、高さＨｓ＝
０．５ｍｍの面実装型ＬＥＤ素子４０を得た。この素子
はモールド部より外側に基板及び端子等が外部に突出し
ていず、モールド部２４の大きさと面実装型素子４０の
大きさが略等しい直方体形状の小型のものとなった。
透明エポキシ樹脂によりモールドした後、切断して長さ
Ｌｓ＝１．０ｍｍ、幅Ｗｓ＝０．５ｍｍ、高さＨｓ＝
０．５ｍｍの面実装型ＬＥＤ素子４０を得た。この素子
はモールド部より外側に基板及び端子等が外部に突出し
ていず、モールド部２４の大きさと面実装型素子４０の
大きさが略等しい直方体形状の小型のものとなった。
【００２８】従来の電極端子部がモールド部より外方に
突出している面実装型ＬＥＤ素子の例として前記したス
タンレー電気株式会社製のＢＲ１１１１Ｃと同じ形状の
面実装型素子を上記と同じ０．３ｍｍ×０．３ｍｍ×
０．３ｍｍのＬＥＤチップ９１を用いて比較検討した場
合について説明する。
突出している面実装型ＬＥＤ素子の例として前記したス
タンレー電気株式会社製のＢＲ１１１１Ｃと同じ形状の
面実装型素子を上記と同じ０．３ｍｍ×０．３ｍｍ×
０．３ｍｍのＬＥＤチップ９１を用いて比較検討した場
合について説明する。
【００２９】図１２に示したようにＬＥＤチップ９１の
チップ電極面の一方をチップ基板９４に取付け、反対側
の電極をＬＥＤチップ９１の上面からワイヤーボンディ
ングにて電極端子９５に接続するものとして基板に取り
付けた。これを図１３に示したような型によりモールド
して図１５に示すような面実装型ＬＥＤ素子９０を得
た。この素子の大きさは長さＬｓ＝１．６ｍｍ、幅Ｗｓ
＝０．８ｍｍ、高さＨｓ＝０．７ｍｍで、型おさえ部を
モールド部のＬｓ方向両側に夫々０．２ｍｍ有してい
た。
チップ電極面の一方をチップ基板９４に取付け、反対側
の電極をＬＥＤチップ９１の上面からワイヤーボンディ
ングにて電極端子９５に接続するものとして基板に取り
付けた。これを図１３に示したような型によりモールド
して図１５に示すような面実装型ＬＥＤ素子９０を得
た。この素子の大きさは長さＬｓ＝１．６ｍｍ、幅Ｗｓ
＝０．８ｍｍ、高さＨｓ＝０．７ｍｍで、型おさえ部を
モールド部のＬｓ方向両側に夫々０．２ｍｍ有してい
た。
【００３０】小型化を図るためモールド部９３より外方
に突出する電極端子９５の寸法を小さくするべくモール
ド工程における上型９６と電極端子９５との面接触部、
即ち型おさえ部９８の寸法を０．２ｍｍから０．１ｍｍ
に変更して長さＬｓ＝１．４ｍｍの素子を得たが、歩留
りが低下した。また、型おさえ部９８の寸法を０．１ｍ
ｍより小さくする検討も行なったがモールド樹脂が裏面
に回り込むものとなって略全数が不良となり、これ以上
型おさえ部を小さくすることは現実的には不可能であっ
た。
に突出する電極端子９５の寸法を小さくするべくモール
ド工程における上型９６と電極端子９５との面接触部、
即ち型おさえ部９８の寸法を０．２ｍｍから０．１ｍｍ
に変更して長さＬｓ＝１．４ｍｍの素子を得たが、歩留
りが低下した。また、型おさえ部９８の寸法を０．１ｍ
ｍより小さくする検討も行なったがモールド樹脂が裏面
に回り込むものとなって略全数が不良となり、これ以上
型おさえ部を小さくすることは現実的には不可能であっ
た。
【００３１】そこで、ＬＥＤチップの大きさを同一とし
て本発明の面実装型素子についてもモールド部の大きさ
を種々に変えてどれ位小さくできるか検討した。ＬＥＤ
チップのチップ基板と接触する面の表面積をＡｃ、面実
装型半導体素子を前記チップを設けた側の基板法線方向
から観視した際の該素子の投影面積をＡｓとすると、上
記した従来の面実装型ＬＥＤ素子ではＡｓ／Ａｃ＝
（１．６〜１．４×０．７）／（０．３×０．３）＝１
２．４〜１０．８、本発明の先の実施例の場合にはＡｓ
／Ａｃ＝（１．０×０．５）／（０．３×０．３）＝
５．５５となる。ＬＥＤチップの大きさを同一として面
実装型素子の大きさを変えてＡｓ／Ａｃについて各種検
討してみたが、従来の方法ではＡｓ／Ａｃが１０．０以
下の面実装型素子とすると、前記した理由により実質的
には９．０以下の面実装型素子とすることができない。
しかし、本発明ならばＡｓ／Ａｃを優に９．０以下とす
ることができ、特にＡｓ／Ａｃが７．０以下という従来
の方法では到底得ることのできない小型の面実装型ＬＥ
Ｄ素子、チップ素子より一回り大きい程度のの印象しか
与えない非常に小型のものを得ることができる。
て本発明の面実装型素子についてもモールド部の大きさ
を種々に変えてどれ位小さくできるか検討した。ＬＥＤ
チップのチップ基板と接触する面の表面積をＡｃ、面実
装型半導体素子を前記チップを設けた側の基板法線方向
から観視した際の該素子の投影面積をＡｓとすると、上
記した従来の面実装型ＬＥＤ素子ではＡｓ／Ａｃ＝
（１．６〜１．４×０．７）／（０．３×０．３）＝１
２．４〜１０．８、本発明の先の実施例の場合にはＡｓ
／Ａｃ＝（１．０×０．５）／（０．３×０．３）＝
５．５５となる。ＬＥＤチップの大きさを同一として面
実装型素子の大きさを変えてＡｓ／Ａｃについて各種検
討してみたが、従来の方法ではＡｓ／Ａｃが１０．０以
下の面実装型素子とすると、前記した理由により実質的
には９．０以下の面実装型素子とすることができない。
しかし、本発明ならばＡｓ／Ａｃを優に９．０以下とす
ることができ、特にＡｓ／Ａｃが７．０以下という従来
の方法では到底得ることのできない小型の面実装型ＬＥ
Ｄ素子、チップ素子より一回り大きい程度のの印象しか
与えない非常に小型のものを得ることができる。
【００３２】また、先の実施例ではワイヤーボンディン
グを使用しないでＬＥＤチップ電極２１ｂと半田層８を
直接接続する構造としているので面実装型素子の長さ方
向及び高さ方向の寸法も小さいものとすることができ
る。従来ではＬＥＤチップの対向する２面に電極を有し
ており、その２面がチップ基板の上下面に位置するよう
に載置してワイヤーボンディングする必要があったの
で、高さを小さくすることが不可能であったが、本願発
明ではワイヤーボンディングを不要とし、更にチップ素
子の厚み自体を小さくしたＬＥＤチップ素子２１として
より一層高さの低い素子とすることもできる。例えばＬ
ＥＤチップ素子２１のチップ基板に載置した際の厚みを
Ｄｃとしたとき、従来の面実装型素子では載置するＬＥ
ＤチップはＧａＡｓ基板ウエハーの厚さと略等しいＤｃ
＝０．３ｍｍ以下とすることは難しく、更にワイヤーボ
ンディングするための高さも必要である。本願発明では
ＧａＡｓ基板ウエハーから切り出すＬＥＤチップ素子の
寸法を小さくすれば、例えばＤｃ＝０．１８ｍｍのチッ
プ素子とすることもできるものとなり、また、ワイヤー
ボンディング接続する分の高さも不要である。従って面
実装型素子自体の高さも格段に小さくすることができ
る。
グを使用しないでＬＥＤチップ電極２１ｂと半田層８を
直接接続する構造としているので面実装型素子の長さ方
向及び高さ方向の寸法も小さいものとすることができ
る。従来ではＬＥＤチップの対向する２面に電極を有し
ており、その２面がチップ基板の上下面に位置するよう
に載置してワイヤーボンディングする必要があったの
で、高さを小さくすることが不可能であったが、本願発
明ではワイヤーボンディングを不要とし、更にチップ素
子の厚み自体を小さくしたＬＥＤチップ素子２１として
より一層高さの低い素子とすることもできる。例えばＬ
ＥＤチップ素子２１のチップ基板に載置した際の厚みを
Ｄｃとしたとき、従来の面実装型素子では載置するＬＥ
ＤチップはＧａＡｓ基板ウエハーの厚さと略等しいＤｃ
＝０．３ｍｍ以下とすることは難しく、更にワイヤーボ
ンディングするための高さも必要である。本願発明では
ＧａＡｓ基板ウエハーから切り出すＬＥＤチップ素子の
寸法を小さくすれば、例えばＤｃ＝０．１８ｍｍのチッ
プ素子とすることもできるものとなり、また、ワイヤー
ボンディング接続する分の高さも不要である。従って面
実装型素子自体の高さも格段に小さくすることができ
る。
【００３３】また、前記実施例のようにワイヤーボンデ
ィングを用いないで実装基板の一対の電極端子４４，４
４の夫々に繋がっている半田層８、８にＬＥＤチップ電
極２１ｂを直接導電性ペースト２２により接続する構成
とした場合には、従来のようにワイヤーボンディング接
続するために必要な金メッキ層をチップ素子基板に設け
る必要がなくなり、工程の簡略化とコストの低減を図る
ことも可能である。
ィングを用いないで実装基板の一対の電極端子４４，４
４の夫々に繋がっている半田層８、８にＬＥＤチップ電
極２１ｂを直接導電性ペースト２２により接続する構成
とした場合には、従来のようにワイヤーボンディング接
続するために必要な金メッキ層をチップ素子基板に設け
る必要がなくなり、工程の簡略化とコストの低減を図る
ことも可能である。
【００３４】今までの説明では実装基板４１に設けるチ
ップ素子２０として直方体形状のチップ素子の対向する
２面の全面にチップ電極２１ｂを有するチップ素子２１
の例で説明したが、サファイア等の絶縁性の材料の上に
ＰＮ接合面を形成し、一方のサファイア等の面上にＰ型
チップ電極及びＮ型チップ電極を有するチップ素子等を
用いる場合には上記した実施例の方法ではチップ素子を
接合できない。そのような場合には、片側の面上に形成
してあるＰ型及びＮ型チップ電極から半田層８にワイヤ
ーボンディングにより接続する手段等を用いる必要があ
る。この場合には、半田層８の代わりに金メッキ層を公
知の手段で形成したチップ基板を準備しておけば良い。
なお、このような場合には両端に一対のチップ電極を有
する前記した実施例のチップ素子を用いる場合に比べ
て、面実装素子の高さを前記した実施例ほど低いものと
することはできないが、チップ素子の直横の半田層８、
８と接続するものであるので面実装型ＬＥＤ素子４０の
長さ及び幅については前述した実施例と同等に小型化す
ることができるものとなり、前記モールド部を前記チッ
プを設けた側の基板法線方向から観視した際に前記基板
及び端子が該モールド部より外周に突出していない小型
の面実装型素子が得られるものとなる。なお、チップ素
子としてＬＥＤ（発光ダイオード）を例に説明したが本
願発明はＬＥＤに限らず他の発光素子、受光素子等の半
導体素子であっても構わないものである。
ップ素子２０として直方体形状のチップ素子の対向する
２面の全面にチップ電極２１ｂを有するチップ素子２１
の例で説明したが、サファイア等の絶縁性の材料の上に
ＰＮ接合面を形成し、一方のサファイア等の面上にＰ型
チップ電極及びＮ型チップ電極を有するチップ素子等を
用いる場合には上記した実施例の方法ではチップ素子を
接合できない。そのような場合には、片側の面上に形成
してあるＰ型及びＮ型チップ電極から半田層８にワイヤ
ーボンディングにより接続する手段等を用いる必要があ
る。この場合には、半田層８の代わりに金メッキ層を公
知の手段で形成したチップ基板を準備しておけば良い。
なお、このような場合には両端に一対のチップ電極を有
する前記した実施例のチップ素子を用いる場合に比べ
て、面実装素子の高さを前記した実施例ほど低いものと
することはできないが、チップ素子の直横の半田層８、
８と接続するものであるので面実装型ＬＥＤ素子４０の
長さ及び幅については前述した実施例と同等に小型化す
ることができるものとなり、前記モールド部を前記チッ
プを設けた側の基板法線方向から観視した際に前記基板
及び端子が該モールド部より外周に突出していない小型
の面実装型素子が得られるものとなる。なお、チップ素
子としてＬＥＤ（発光ダイオード）を例に説明したが本
願発明はＬＥＤに限らず他の発光素子、受光素子等の半
導体素子であっても構わないものである。
【００３５】以上面実装型ＬＥＤ素子の実施例に沿って
説明したがこれに制限されるものではなく、モールドし
たチップ基板をカッター等で切断する位置を前述した位
置以外のものにして異なる形状の面実装型半導体素子を
得たり、チップ素子を載置する箇所を低くしその他の絶
縁層７’等を厚い所定形状のものとして略すり鉢状の反
射面を兼用する絶縁層７’等にする等の種々の当業者に
自明な変形も本願発明に含まれる。また、モールド部に
レンズ効果を有するカットを施して光の指向性もしくは
拡散性を高める等の処理を施したり、モールド部表面に
反射層を設ける等を施すこともできる。
説明したがこれに制限されるものではなく、モールドし
たチップ基板をカッター等で切断する位置を前述した位
置以外のものにして異なる形状の面実装型半導体素子を
得たり、チップ素子を載置する箇所を低くしその他の絶
縁層７’等を厚い所定形状のものとして略すり鉢状の反
射面を兼用する絶縁層７’等にする等の種々の当業者に
自明な変形も本願発明に含まれる。また、モールド部に
レンズ効果を有するカットを施して光の指向性もしくは
拡散性を高める等の処理を施したり、モールド部表面に
反射層を設ける等を施すこともできる。
【００３６】
【発明の効果】以上に説明したように、本発明により前
記モールド部を前記チップを設けた側の基板法線方向か
ら観視した際に前記基板及び電極端子が該モールド部よ
り外周に突出していない小型の面実装型素子が得られる
ものとなる。ＬＥＤチップ素子を保護するのに最低限必
要なモールド部の大きさと同等以下の大きさの投影面積
の実装基板とすることができ、面実装型半導体素子の外
形寸法をＬＥＤを保護するために最低限必要なモールド
部の大きさと殆ど同じ外形寸法の格別に小型化した面実
装型半導体素子とすることができる。また、面実装型半
導体素子を作成する際に複数の半導体素子を載置する１
枚の基体に従来に比べて高密度に載置することが可能と
なり、効率よく量産できるものとなり、総じてコストを
低減できるものである。
記モールド部を前記チップを設けた側の基板法線方向か
ら観視した際に前記基板及び電極端子が該モールド部よ
り外周に突出していない小型の面実装型素子が得られる
ものとなる。ＬＥＤチップ素子を保護するのに最低限必
要なモールド部の大きさと同等以下の大きさの投影面積
の実装基板とすることができ、面実装型半導体素子の外
形寸法をＬＥＤを保護するために最低限必要なモールド
部の大きさと殆ど同じ外形寸法の格別に小型化した面実
装型半導体素子とすることができる。また、面実装型半
導体素子を作成する際に複数の半導体素子を載置する１
枚の基体に従来に比べて高密度に載置することが可能と
なり、効率よく量産できるものとなり、総じてコストを
低減できるものである。
【００３７】また、モールド部より外方に突出する型お
さえ部がなくなったので従来の最大外形と同一外形の面
実装型素子とした場合にはＬＥＤチップ素子の発光部の
領域が拡大し光学特性、特に指向性を向上すると共に、
マウンター等の自動実装機などでこの面実装型半導体素
子を取り扱う際に該素子を真空吸着してプリント配線板
の所定位置に実装する場合の取り扱い性が向上する。
さえ部がなくなったので従来の最大外形と同一外形の面
実装型素子とした場合にはＬＥＤチップ素子の発光部の
領域が拡大し光学特性、特に指向性を向上すると共に、
マウンター等の自動実装機などでこの面実装型半導体素
子を取り扱う際に該素子を真空吸着してプリント配線板
の所定位置に実装する場合の取り扱い性が向上する。
【図１】本発明のチップ基板の製造工程を示す概略説明
図である。
図である。
【図２】本発明のチップ基板の一部を破断して説明する
斜視図である。
斜視図である。
【図３】図２のチップ基板にＬＥＤチップを接合した状
態を示す斜視図である。
態を示す斜視図である。
【図４】本発明の樹脂モールド工程を示す概略説明図で
ある。
ある。
【図５】図４でモールドしたチップ基板を切断する際の
状態を説明する概略断面斜視図である。
状態を説明する概略断面斜視図である。
【図６】本発明の面実装型半導体素子の一例を示す斜視
図である。
図である。
【図７】本発明の別の樹脂モールド工程を示す概略説明
図である。
図である。
【図８】図７でモールドしたチップ基板を切断する際の
状態を説明する概略断面斜視図である。
状態を説明する概略断面斜視図である。
【図９】従来の面実装型ＬＥＤの製造工程を説明するチ
ップ基板の概略断面図である。
ップ基板の概略断面図である。
【図１０】従来の面実装型ＬＥＤの製造工程を説明する
チップ基板の概略断面図である。
チップ基板の概略断面図である。
【図１１】従来の面実装型ＬＥＤの製造工程を説明する
チップ基板の概略平面図である。
チップ基板の概略平面図である。
【図１２】従来の面実装型ＬＥＤの製造工程を説明する
チップ基板の概略断面図である。
チップ基板の概略断面図である。
【図１３】従来の樹脂モールド工程を示す概略説明図で
ある。
ある。
【図１４】図１３でモールドしたチップ基板を切断する
際の状態を説明する概略平面図である。
際の状態を説明する概略平面図である。
【図１５】従来の面実装型ＬＥＤの一例を示す斜視図で
ある。
ある。
【図１６】従来の別の面実装型ＬＥＤの製造方法を示す
概略斜視図である。
概略斜視図である。
【図１７】従来の別の面実装型ＬＥＤを示す概略断面斜
視図である。
視図である。
１ 基体 ２ 銅箔 ４ 導電板 ５ メッキ層 ７、７’絶縁層 ８、８’半田層 １０ 貫通孔 ２０ チップ基板 ２１ チップ素子 ２４ モールド部 ４０ 面実装型ＬＥＤ素子 ４１ 実装基板 ４２、４３ 辺 ４４ 電極端子 ９０ 面実装型ＬＥＤ素子 ９１ ＬＥＤチップ ９２ ワイヤー ９３ モールド部 ９４ チップ基板 ９５ 電極端子 ９８ 型おさえ部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−117018（ＪＰ，Ａ) 特開 平７−326797（ＪＰ，Ａ) 特開 平８−298345（ＪＰ，Ａ) 実開 昭52−7571（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 H01S 5/00 - 5/50 H01L 31/00 - 31/024
Claims (5)
- 【請求項１】 絶縁性の基体の対峙する二辺の側に設け
た一対の導電パターンによる端子部を有する基板と、基
板の一方の表面に設け前記端子部と接続する半導体チッ
プと、前記チップを覆うモールド部を有する面実装型半
導体素子において、 前記基板表面には半田層が形成されており、該半田層と
前記半導体チップが導電性ペーストにて接続されてお
り、 前記モールド部は前記基板の厚さよりも厚く、且つ、前
記基板の少なくとも一方の面の全面を覆い、前記チップ
を設けた側の基板法線方向から前記モールド部を観視し
た際に前記基板及び端子部が該モールド部より外周に突
出していないものとされていることを特徴とする面実装
型半導体素子。 - 【請求項２】 前記基板の半導体チップ接続側表面の一
対の端子部間には、絶縁層が形成されており、該絶縁層
上に前記半導体チップが配設されていることを特徴とす
る請求項１に記載の面実装型半導体素子。 - 【請求項３】 複数の並列した貫通孔を有する絶縁性基
体と、前記基体の一方の面側で前記貫通孔を覆う導電性
の板材と、前記基体の他方の面側の基体表面及び前記貫
通孔内面を覆い該貫通孔部で前記導電性の板材と電気的
に接続する導電層とを有し、前記導電性板材は前記基体
上の位置で該板材の一部が除去されてパターン溝が形成
され、前記基体の他方の面に形成されている導電性層に
は該基体の他方の面側で該導電性層の一部が除去されて
離間部が前記貫通孔と略平行に形成されていることを特
徴とする面実装型半導体素子を載置するチップ基板。 - 【請求項４】 請求項３に記載のチップ基板を準備する
工程と、前記チップ基板の導電性板材に設けたパターン
溝の部分に絶縁層を介して複数の半導体チップを載置す
る工程と、該半導体チップと前記導電性板材とを電気的
に接続する工程と、前記複数の半導体チップ及び該チッ
プを設けた側の表面を絶縁性の樹脂によりモールドする
工程と、モールドしたチップ基板を前記複数の半導体チ
ップの間隙で切断する工程とを有することを特徴とする
請求項３に記載のチップ基板を用いた面実装型半導体素
子の製造方法。 - 【請求項５】 前記樹脂モールドは前記複数の半導体チ
ップを覆うように前記基板表面の略全面を絶縁性の樹脂
によりモールドすることを特徴とする請求項４に記載の
面実装型半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12014097A JP3245378B2 (ja) | 1997-04-24 | 1997-04-24 | 面実装型半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12014097A JP3245378B2 (ja) | 1997-04-24 | 1997-04-24 | 面実装型半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303465A JPH10303465A (ja) | 1998-11-13 |
| JP3245378B2 true JP3245378B2 (ja) | 2002-01-15 |
Family
ID=14778964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12014097A Expired - Fee Related JP3245378B2 (ja) | 1997-04-24 | 1997-04-24 | 面実装型半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245378B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4049186B2 (ja) * | 2006-01-26 | 2008-02-20 | ソニー株式会社 | 光源装置 |
| JP4103932B2 (ja) * | 2007-06-20 | 2008-06-18 | ソニー株式会社 | 光源装置、表示装置 |
-
1997
- 1997-04-24 JP JP12014097A patent/JP3245378B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303465A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002035B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US7626211B2 (en) | LED reflecting plate and LED device | |
| US5814837A (en) | Compact light-emitting device with sealing member | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| US6208521B1 (en) | Film carrier and laminate type mounting structure using same | |
| JP3227295B2 (ja) | 発光ダイオードの製造方法 | |
| US7273765B2 (en) | Solid-state imaging device and method for producing the same | |
| JP3146452B2 (ja) | 面実装型ｌｅｄ素子及びその製造方法 | |
| CN1571151A (zh) | 双规引线框 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH098213A (ja) | 半導体素子の実装方法およびこの方法により製作されたマルチチップモジュール | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| KR920000076B1 (ko) | 반도체장치 | |
| US6204162B1 (en) | Production of semiconductor device | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP3356068B2 (ja) | 光電変換素子の製造方法 | |
| KR20020070107A (ko) | 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3245378B2 (ja) | 面実装型半導体素子 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| JPH0472393B2 (ja) | ||
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |