KR920000076B1 - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR920000076B1 KR920000076B1 KR1019880010081A KR880010081A KR920000076B1 KR 920000076 B1 KR920000076 B1 KR 920000076B1 KR 1019880010081 A KR1019880010081 A KR 1019880010081A KR 880010081 A KR880010081 A KR 880010081A KR 920000076 B1 KR920000076 B1 KR 920000076B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- leads
- lead
- frame
- center
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/091—Locally and permanently deformed areas including dielectric material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10424—Frame holders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/10757—Bent leads
- H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
Abstract
내용 없음.
Description
제1도는 본 발명의 일실시예에 따른 반도체장치가 프린트 기판에 접속된 상태를 나타내는 종단면도.
제2도는 본 발명의 일실시예에 따른 프레임을 나타내는 표면도.
제3도는 본 발명의 일실시예에 따른 프레임을 나타내는 이면도.
제4a도 및 제4b도는 각각 기재의 가장자리와 프린트기판의 서로 다른 접속상태를 나타내는 요부단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체소자 2 : 접착제
3 : 프레임 4 : 기재
5 : 수지층 6 : 리드
6a : 내부리드 6b : 외부리드
7 : 본딩와이어 8 : 밀봉수지
9 : 프린트기판
본 발명은 반도체장치에 관한 것으로, 특히 입출력단자로서 다수의 리드가 구비된 반도체장치에 관한 것이다.
종래의 경우 반도체장치의 패키지구조로는 DIP, FP, PLCC 및 세라믹패키지등과 같은 것이 널리 알려져 있다.
그런데, 이러한 패키지의 입출련단자로 사용되는 리드는, 리드레스칩캐리어를 제외하고는 어느것이나 전기적특성을 얻는데 있어 각기 상호 독립되게 절연시켜진 상태로 병렬로 패터닝됨으로써, 그 내부리드가 패키지안쪽에, 외부리드는 패키지 바깥쪽으로 돌출시켜져 배치되도록 되어 있다.
그 때문에 각 외부리드가 각각 구부려질 수 있는 상태가 되어 구부려지기가 쉽고, 게다가 각 리드간의 상대위치정밀도도 ±0.1mm 정도밖에 확보될 수가 없었다.
또, 가공이나 설치면에 있어 각 리드가 개별적으로 변형되어지지 않도록 하기 위해서는 리드의 재질과 두께, 리드폭 및 리드간피치등이 제한을 받게 된다.
예컨대, FP(flat package)에 있어서는, 리드두께가 0.15mm로, 리드폭은 외부리드에서 0.35mm, 내부리드기초부위에서 0.15mm, 리드간피치는 외부리드에서 0.65 mm, 내부리드기초부위에서 0.3mm정도가 최소치로 되고 있는 것이 현재상황이어서, 그 때문에 핀수가 증가함에 따라 패키지의 외부리드끝부위의 전체외형이 커지게 되고, 패키지의 크기는 이보다 더 커지게 되고 있다.
상기와 같은 제한은 반도체장치를 프린트기판등에다 설치할 때의 납땜공정에서, 리드위치정밀도를 ±0.1mm 정도까지 밖에 확보할 수 없음이 현상이기 때문에, 특히 리드피치간의 간격을 축소시키는데 일반적으로 곤란을 겪고 있다.
또 리드의 재질선정에 있어서도, 이와같은 미세한 리드자체의 기계적 강도를 확보하기 위해, 니켈을 함유한 철합금(42 얼로이)등과 같이 고강도 특성을 갖는 재질이 요구되고 있기도 하다.
이에 본 발명은 상기 내용을 감안하여 발명된 것으로, 특히 다수의 입출력단자를 갖는 반도체장치에 있어서, 프린트기판에서의 설치특성, 즉 리드위치정밀도를 향상 시키고 리드피치를 축소시켜 패키지크기를 축소시켜 줌으로써 설치밀도가 높고 다수핀반도체장치의 패키지기능이 향상시켜진 반도체장치를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 반도체장치는, 예컨대 Al 기판, 동기판 또는 철합금기판등과 같은 금속판형상으로 된 기재의 한쪽면에 절연층을 적층시켜 이 절연층표면에 상호 전기적으로 절연되어 대략 중앙부로 부터 가장자리로 연장된 복수개의 리드를 패터닝해서 프레임을 형성하고, 이 프레임의 절연층쪽 중앙부에 반도체소자를 정착시킴과 더불어, 이 반도체소자의 전극과 상기 각 리드의 중앙측 기초부위의 내부리드를 각각 전기적으로 접속시켜 준 구조 및, 가장자리를 아랫쪽으로 굴곡시켜 종단면이 접시형상으로 형성된 기재의 내주측 뒷면에 서로 전기적으로 절연되면서 대략 중앙부에 반도체소자를 장착시킴과 더불어, 이 반도체소자의 전극과 상기 각 리드의 중앙기초분위의 내부리드를 각각 전기적으로 접속시켜 놓은 구조로 되어 있다.
상기와 같이 구성된 본 발명은, 전기적으로 절연된 리드가 공통의 기재로 보유지지시켜지기 때문에, 각 리드의 기계적 강도가 높여지게 됨과 더불어 리드의 미세가공이 가능해지게 됨으로써, 위치정밀도가 향상되게 될 뿐만 아니라 프린트기판등에 설치할 때 그 패키지기능이 향상시켜 질 수가 있게 된다.
이하 도면을 참조하여 본 발명의 실시예에 따른 구성 및 작용효과를 설명한다.
제1도는 본 발명의 일실시예를 도시해 놓은 것으로, 반도체소자(1)가 접착제(2)를 매개로 그 가장자리가 아래로 구부려져 종단면이 접시형상으로 된 4각형상의 프레임(3)의 내주측뒷면중앙부에 접착되어 있다.
이 프레임(3)은 예컨대 두께 1mm 이하인 Al 기판등과 같은 금속판형상의 기재(4)의 한쪽면에 수십㎛정도의 에폭시수지로 된 수지층(5)이 적층되고, 이 수지층(5)의 표면에 상호 전기적으로 절연되면서 대략 중앙부에서 가장자리로 연장된 예컨대온스(두께 17㎛) 또는 1온스(두께 35㎛)의 동박(銅箔)으로 된 다수의 리드(6)가 패터닝된 다음 수지층(5)을 아랫쪽으로 해서 아래로 굴곡시켜 놓은 것이다.
이 프레임(3)을 제조함에는 예컨대 일반적인 리드프레임과 같이 상기 기재(4)의 구성부분이 연속되게 설치된 1mm이하의 Al제로 된 판의 한쪽면에다 수십㎛ 정도의 에폭시수지로 된 수지층(5)을 적층하고, 이 수지층(5)표면전체에다온스(두께 17㎛) 또는 1온스(두께 35㎛)의 동박을 라미네이트한 다음 표리양면에 에칭을 실시해서 리드(6)를 패터닝함과, 더불어 기재(4)의 주위를 그 모서리부를 남기고 에칭한다. 이어 프레스가공을 실시해서 굴곡시킨 다음 각 프레임(3)을 각각 분리해주게 되면 프레임(3)이 만들어지게 된다.
여기서 상기 기재(4)로서 본 실시예에서는 기계적으로 성형시킬 수 있는 Al기판을 사용하였으나, 다른 금속판으로서 예컨대 동기판이라던가 42얼로이등과 같은 철합금기판을 사용할 수도 있는 바, 이와 같이 금속제로 된 기재(4)를 사용하게 되면 반도체소자(1)의 방열성을 향상시킬 수가 있게 된다.
또, 이 기재(4)로서, 예컨대 금속와이어로 된 성형가능한 망상금속을 심재로 한 에폭시수지 또는 폴리이미드 수지등과 같은 플라스틱 기재를 사용하여도 좋은데, 이 경우 수지층을 적층시키지 않고 플라스틱기재에다 직접 리드를 패터닝해 줌으로써 프레임을 구성시켜 줄 수가 있으며, 또 미리 굴곡성형시킨 플라스틱 기재를 사용해서 프레임을 구성시켜줄 수도 있다.
또 리드(6)는 내부리드(6a)와 외부리드(6b)로 이루어져 상기와 같이 동박을 에칭해 줌으로써 형성시킨 것이었으나, 이 경우 각 리드(6)의 위치정밀도는 동박의 에칭정밀도에 의해 결정되게 된다.
여기서는 이 리드(6)가 내부리드(6a)의 기초부위에서의 선폭이 0.05mm(T1=0. 05mm)이고, 선간격이 0.05mm(T2=0.05mm)이며, 피치는 0.1mm(P1=0.1mm)이고, 외부리드(6b)앞 끝에서의 선폭이 0.1mm(t1=0.1mm), 선간격이 0.1mm(t2=0.1mm), 피치가 0.2mm(P2=0.2mm)로 형성되어져 있다.
이와 같이 해서 각 리드(6)가 기재(4)에 보유지지시켜진 프레임(3)을 형성해 줌으로써, 이 각 리드(6)의 기계적 강도가 확보되고 각 리드(6)의 위치정밀도향상 및 리드피치축소화가 도모될 수 있게 된다.
그리고 이 내부리드(6a)의 중앙기초부위와 반도체소자(1)의 전극은 본딩와이어로 본딩되고, 또 반도체소자(1)는 보호용 코팅수지등과 같은 밀봉수지(8)로 수지밀봉되어 반도체장치가 완성되게 된다.
한편, 상기 와이어본딩에 한정되지 않고, 125㎛ 정도의 폴리이미드필름에 35㎛ 정도의 동박을 라미네이트 해 준 다음, 에칭으로 패터닝시켜 준 캐리어테이프를 사용해서 본딩을 행하는, 이른바 TAB 방식으로 반도체장치를 구성하는 것도 가능한데, 이와 같은 반도체장치는 IC 카드등에도 이용할 수가 있다. 또 본딩에 의해 프레임(3)의 오목부내에 수지를 주입해서 반도체소자(1)를 코팅해 주는 외에도, 몰드수지로 반도체 소자(1)를 수지밀봉시켜 신뢰성의 향상을 도모할 수도 있다.
또한, 상기 기재(4)의 가장자리 끝부위(4a)가 종단면이 원형이 되도록 굴곡성형되어져 있는데, 이 가장자리 끝부위(4a)는 제 1 도에 도시된 바와 같이 외부리드(6b)와 프린트기판(9)을 납땜(10)으로 전기적으로 접속시켜 주기 위한 것인데, 이를 제 4 도의 (a)에 도시된 바와 같이 V자형으로 형성시킨다던가 제 4 도 (b)에 도시된 세워지도록 형성시켜도 좋은 바, 이 형상은 프린트기판(9)과 패키지의 형상에 따라 임의로 선택할 수가 있다.
본 발명은 상기와 같이 구성되어져 있기 때문에, 다수의 입출력단자를 갖는 반도체장치에 있어서 리드피치가 축소되고, 패키지의 크기가 줄여지며, 더구나 리드위치정밀도가 향상시켜지고, 프린트기판등에 설치할때 접속이 쉬워지게 된다.
또, 제조공정이 간소화시켜서 비용이 절감될 수 있을 뿐만 아니라, 특히 리드의 변형으로 말미암은 제조불량이 줄여지게 되고, 또 반도체장치전체를 기재로 덮어주게 되므로 장치의 신뢰성을 향상시켜 줄 수가 있으며, 리드패턴의 미세가공이 가능해져 반도체소자의 전극간피치 및 내부리드간피치가 거의 인접되어 전기 접속이 쉽게 이루어질 수 있게 된다. 또한 기재로서 금속판을 사용하게 됨으로서 반도체소자의 방열성이 향상시켜 질 수 있게 된다고 하는 효과도있게 된다.
Claims (3)
- 다수의 리드가 구비된 반도체장치에 있어서, 금속판형상으로 된 기재(4)의 한쪽면에 절연층이 적층되어, 이절연층표면에 상호 전기적으로 절연되면서 대략 중앙부로 부터 가장자리부로 연장된 다수의 리드(6)가 패터닝되어 프레임(3)을 형성하고, 이 프레임(3)의 절연층쪽 중앙부에 반도체소자(1)가 장착됨과 더불어 반도체소자(1)의 전극과 상기 각 리드(6)의 중앙쪽기초부위의 내부리드(6a)가 각각 전기적으로 접속시켜진 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 기재가 Al기판, 동기판 또는 철합금기판으로 된 것을 특징으로 하는 반도체장치.
- 다수의 리드가 구비된 반도체장치에 있어서, 가장자리가 아랫쪽으로 구부려져 그 종단면이 접시형으로 된 기재(4)의 내주연쪽 뒷면에 상호 전기적으로 절연되면서 대략 중앙부에서 가장자리로 연장된 복수개의 리드(6)가 패터닝되어 프레임(3)을 형성하고, 이 프레임(3)의 내주면중앙부에 반도체소자(1)가 장착됨과 더불어 이 반도체소자(1)의 전극과 상기 각 리드(6)의 중앙측 기초부위 내부리드(6a)가 각각 전기적으로 접속시켜진 것을 특징으로 하는 반도체장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-198443 | 1987-08-08 | ||
JP19844387 | 1987-08-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890004431A KR890004431A (ko) | 1989-04-22 |
KR920000076B1 true KR920000076B1 (ko) | 1992-01-06 |
Family
ID=16391174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880010081A KR920000076B1 (ko) | 1987-08-08 | 1988-08-08 | 반도체장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4953173A (ko) |
KR (1) | KR920000076B1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5092034A (en) * | 1988-12-19 | 1992-03-03 | Hewlett-Packard Company | Soldering interconnect method for semiconductor packages |
US5258649A (en) * | 1989-05-20 | 1993-11-02 | Hitachi, Ltd. | Semiconductor device and electronic apparatus using semiconductor device |
JPH03266456A (ja) * | 1990-03-15 | 1991-11-27 | Nippon Steel Corp | 半導体チップ用放熱部材及び半導体パッケージ |
JP2848682B2 (ja) * | 1990-06-01 | 1999-01-20 | 株式会社東芝 | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア |
KR940008342B1 (ko) * | 1990-06-01 | 1994-09-12 | 가부시키가이샤 도시바 | 필름캐리어를 이용한 반도체장치 |
WO1993026142A1 (en) | 1992-06-05 | 1993-12-23 | Mitsui Toatsu Chemicals, Incorporated | Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board |
US5477611A (en) * | 1993-09-20 | 1995-12-26 | Tessera, Inc. | Method of forming interface between die and chip carrier |
US5834339A (en) | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
US5776796A (en) * | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
AU6450096A (en) * | 1995-07-14 | 1997-02-18 | Olin Corporation | Metal ball grid electronic package |
US6214640B1 (en) | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
JP2001119115A (ja) * | 1999-10-15 | 2001-04-27 | Japan Aviation Electronics Industry Ltd | プリント基板モジュール |
US20030131975A1 (en) * | 2002-01-11 | 2003-07-17 | Sabina Houle | Integrated heat spreader with mechanical interlock designs |
FR2957192B1 (fr) * | 2010-03-03 | 2013-10-25 | Hispano Suiza Sa | Module electronique de puissance pour un actionneur pour aeronef |
JP2014183151A (ja) * | 2013-03-19 | 2014-09-29 | Seiko Epson Corp | モジュール、モジュールの製造方法、電子機器、および移動体 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4147889A (en) * | 1978-02-28 | 1979-04-03 | Amp Incorporated | Chip carrier |
-
1988
- 1988-08-04 US US07/228,107 patent/US4953173A/en not_active Expired - Lifetime
- 1988-08-08 KR KR1019880010081A patent/KR920000076B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890004431A (ko) | 1989-04-22 |
US4953173A (en) | 1990-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910002035B1 (ko) | 반도체 장치와 그 제조 방법 | |
US5069626A (en) | Plated plastic castellated interconnect for electrical components | |
US6650020B2 (en) | Resin-sealed semiconductor device | |
KR920000076B1 (ko) | 반도체장치 | |
EP0854511B1 (en) | Resin sealing type semiconductor device | |
US5016084A (en) | Semiconductor device | |
EP0582052A1 (en) | Low profile overmolded semiconductor device and method for making the same | |
WO1989000346A1 (en) | Plated plastic castellated interconnect for electrical components | |
JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
JP2014212168A (ja) | 固体撮像素子用中空パッケージ | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH0793402B2 (ja) | 半導体装置 | |
US20020135050A1 (en) | Semiconductor device | |
JP2602834B2 (ja) | 半導体装置 | |
JPH06821Y2 (ja) | 半導体装置の実装構造 | |
JP2876789B2 (ja) | 半導体モジュール | |
JPH0517709B2 (ko) | ||
US20090004783A1 (en) | Method of package stacking using unbalanced molded tsop | |
JPS60254646A (ja) | 半導体装置 | |
JP3398556B2 (ja) | 半導体装置の製造方法 | |
JPS61166148A (ja) | 多層混成集積回路装置 | |
JP2822446B2 (ja) | 混成集積回路装置 | |
JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
JPH01209194A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 17 |
|
EXPY | Expiration of term |