KR940008342B1 - 필름캐리어를 이용한 반도체장치 - Google Patents

필름캐리어를 이용한 반도체장치 Download PDF

Info

Publication number
KR940008342B1
KR940008342B1 KR1019910008869A KR910008869A KR940008342B1 KR 940008342 B1 KR940008342 B1 KR 940008342B1 KR 1019910008869 A KR1019910008869 A KR 1019910008869A KR 910008869 A KR910008869 A KR 910008869A KR 940008342 B1 KR940008342 B1 KR 940008342B1
Authority
KR
South Korea
Prior art keywords
lead
resin film
film
semiconductor device
external electrode
Prior art date
Application number
KR1019910008869A
Other languages
English (en)
Inventor
치아키 다쿠보
히로시 다자와
요시하루 츠보이
마사오 모치즈키
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2251990A external-priority patent/JP2848682B2/ja
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR940008342B1 publication Critical patent/KR940008342B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Abstract

내용 없음.

Description

필름캐리어를 이용한 반도체장치
제1도는 종래 필름캐리어의 평면도.
제2도(a)는 종래 반도체장치의 단면도.
제2도(b)는 종래 반도체장치의 확대단면도.
제3도는 종래의 가공처리된 필름캐리어의 평면도.
제4도는 종래 접지부유 공통평면 전송선의 단면도.
제5도는 종래 마이크로스트립선의 단면도.
제6도는 종래 반도체장치의 전송선의 등가적인 회로도.
제7도는 본 발명의 제1실시예에 따른 반도체장치의 부분절개사시도.
제8도는 본 발명의 제1실시예에 따른 반도체장치의 단면도.
제9도는 본 발명의 제1실시예에 따른 반도체장치에 이용되는 필름캐리어의 단면도.
제10도는 본 발명의 제1실시예에 따른 반도체장치의 전송선의 등가적인 회로를 나타낸 도면.
제11도 내지 제16도는 본 발명의 제1실시예에 따른 반도체장치의 주요구성부분을 나타낸 단면도.
제17도는 본 발명의 제1실시예에 따른 반도체장치에 이용되는 필름캐리어의 평면도.
제18도는 본 발명에 따른 가공처리된 필름캐리어의 평면도.
제19도는 본 발명의 제1실시예에 따른 반도체장치에 이용되는 다른 필름캐리어의 평면도.
제20도는 본 발명의 제2실시예에 따른 반도체장치의 단면도.
제21도는 본 발명의 제1실시예에 따른 반도체장치의 주요구성부분을 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 연장테이프형상 필름 12 : 개구부
14 : 칩 24 : 수지모울드
28 : 기판 30 : 외부전극
32 : 방열플레이트 110 : 수지필름
114 : 반도체칩 128 : 기판
130 : 외부전극 158 : 필름캐리어
134 : 리이드선 160 : 금속필름
[산업상의 이용분야]
본 발명은 필름캐리어(film carrier)를 이용한 반도체장치에 관한 것으로, 특히 갈륨비소(GaAs) 반도체 등을 이용하는 고속동작형 반도체장치의 배선구조에 관한 것이다.
[종래의 기술과 그 문제점]
최근, LSI 또는 IC의 고집적화의 진보에 따라 입력/출력신호 또는 전원이 공급되어지는 반도체장치(이하 "칩"이라 함)의 전극패드의 수도 점차 증가되고 있고, 이에 따라 전력소비가 증가될 뿐만 아니라 동작속도도 증가되고 있어, 예컨대 갈륨비소(GaAs)기판상에 전계효과트랜지스터(FET)를 집적시킴으로써 구성되는 집적회로에서는 약 100ps정도의 고속동작이 수행된다. 또, HEMT(High-Electron Mobility Transistor)와 HBT(Hetero Bipolar Transistor)와 같이 고속동작이 가능한 장치들도 개발되어 있다.
종래기술에 있어서 본딩와이어는 반도체장치패키지의 와이어들을 칩상의 본딩패드와 접속시키기 위해 사용되는 바, 아아치형태로 접속되는 본딩와이어는 기가(G)비트/sec의 고속신호처리를 수행하는 집적회로에서 오픈스터브(open stub)로서 기능하게 되어, 각 본딩와이어의 길이는 무시할 수 없다는 문제가 있고, 다른 문제로서는 본딩와이어의 길이의 변화에 기인하여 전기적인 특성의 균일성이 손상된다는 것이다. 만일 집적회로의 집적도가 보다 높아짐에 따라 본딩패드의 밀도가 증가되면, 본딩공구와 인접한 와이어 사이의 접촉에 기인하여 본딩이 불가능하게 되고, 더욱이 패드의 크기와 피치는 어느 정도 이상으로 축소될 수 없으므로 칩 크기의 축소가 제한되며, 이에 따라 칩상의 신호선의 길이가 단축될 수 없게 된다.
제1도는 상기한 문제가 초래되지 않으면서 고속동작형 집적회로를 실장하기 위해 개발된 기술을 설명하는 도면으로, 이 기술은 소위 TAB(Tape Automated Bonding)라 칭해지고, 금속박편와이어(metal foil wire)가 연장된 유연성 필름기판(이하, "필름"이라 함)상에 형성된다. 또, 와이어는 돌기전극(bumps)을 경유하여 칩상의 입력/출력전극패드에 접속된다. 이러한 TAB 기술을 이용하는 실장모드는 통상 "필름캐리어"로 칭해지고 있다.
제1도는 연장된 테이프형상 필름(10)의 주요부를 나타내는 바, 칩실장영역으로서 작용하는 개구부(12)가 상기 필름(10)에 연속적으로 형성되고, 각 개구부(12)내에는 칩(14)이 실장되며, 상기 개구부(12)의 주변에 제공된 다수의 리드선(34)이 칩(14)에 접속된다. 또, 4개의 개구부(20)가 필름(10)상에 제공된 개구부(12)와 리드선(34)을 에워싸도록 형성되고, 상기 개구부(20)에 의해 에워싸인 필름영역(22)상에도 제2도(a)에 도시된 바와 같이 수지모울드(24)가 가해지고, 이후 필름(10)의 4개의 브리지부(bridge 部 ; 26)가 절단되어 제3도에 도시된 바와 같이 필름영역(22)이 분리됨에 따라 반도체장치가 제조된다. 이 반도체장치는 제2도(a)에 도시된 바와 같이 기판(28)상에 재치되고, 리이드선(34)이 외부전극(30)에 접속되며, 칩(14)의 저부상에는 방열플레이트(32)가 장착된다.
제2도(b)는 제2도(a)에 도시된 외부리이드(38)가 기판(28)상의 외부전극(30)에 접속된 접속영역의 확대도로서, 필름영역(22)은 수지모울드(24)에 의해 에워싸여 지고, 필름(10)상의 와이어가 연장됨과 더불어, 하부에 필름이 제공되지 않은 와이업분이 수지모울드(24)의 외부로 연장되어 지며, 이들 와이어부분은 기판(28)상의 외부전극(30)에 외부리이드(38)로서 접속된다.
리이드선(34)은 신호선으로서 작용하게 되는 바, 각 리이드선(34)은 칩에 접속되는 내부리이드(36)와 외부전극(30)에 직접 접속되는 외부리이드(38) 및 이들 내부 및 외부리이드(36, 38)사이에 위치되는 부분(40 ; 이하 중간리이드라함)으로 구성되고, 상기 내부리이드(36)는 필름(10)으로부터 돌출되어 전극패드(도시되지 않음)까지 연장되고, 그 내부리이드(36)와 전극패드는 돌기전극을 경유하여 접속된다.
또, 상기 4개의 개구부(20)는 외부리이드(38)의 저면을 노출시키는 기능을 하는 바, 제3도에 도시된 바와 같이 반도체장치가 제조된 경우 외부리이드(38)의 저면의 대부분이 필름(10)과 접촉되지 않도록 할 필요가 있음에 따라 외부리이드(38)는 미리 개구부(20)상에 배치된다. 그리고, 상기 연장된 브리지부(26)는 4개의 개구부(20)사이에 제공되어 이들 4개의 브리지부(26)가 필름영역(22)상의 리이드선(34)을 지지하게 된다. 또, 제1도에 도시된 바와 같이 필름(10)을 이송하기 위한 이송구멍(42)이 필름(10)의 양 측면 모서리부에 일정한 간격으로 형성되어 있다. 여기서, 상기한 고속동작형 집적회로칩(14)이 실제로 실장되는 경우 필름기판(10)상에서의 신호선(34)의 특성임피던스를 일정하게 유지시킬 필요가 있는 바, 최근에는 필름(10)상에 금속박편와이어(34)의 특성임피던스가 신호의 고속전송을 위해 일정하게 되도록 설계된 필름캐리어가 제안되어 있다. 예컨대, 무심사 공고된 일본국 특허공보(PUJPA) 제64-14933호와 제64-14934호 및 제63-302531호에 개시된 기술에 따르면 필름(10)상의 전송선(34)의 특성임피던스는 실용상 50Ω으로 설정되어 있다.
제4도는 소위 접지부유 공동평면 전송선의 단면도이고, 제5도는 마이크로스트립선의 단면도로서, 제4도와 제5도는 모두 제1도의 A-A선을 따르는 단면도이다.
제4도에서 신호선도체(34)의 폭은 W이고, 접지도체(52)와 신호선도체(34)사이에는 소정의 간격(G)이 제공되며, 하부접지도체(54)와 상부도체패턴(34, 52)사이에는 필름(10)과 접착시트(56)가 개재되는 한편, 하부접지도체패턴(54)과 상부도체패턴(34, 52)사이에는 폭(H)이 제공되고, 상기 필름(10)은 중간에 개재된 접착시트(56)에 의해 도체패턴(34, 면도체패턴(34, 52)의 넓이(W)와 간격(G), 폭(H), 두께(M) 및 필름(10)의 비유전율(εr)에 의해 결정되는 바, 예컨대 필름(10)이 비유전율 εr=3.5의 폴리이미드로 형성되는 한편, 도체(34, 52)가 두께 M=18㎛의 Cu로 구성되며, W=50㎛로 설정되고 G는 30㎛로 설정되며 H는 75㎛로 설정되는 경우, 특성임피던스는 약 50Ω으로 되고, 이 경우 접착시트(56)의 두께 A는 25㎛이고 필름(10)의 두께(P)는 25㎛이다.
종래의 기술에 있어서, 외부리이드(38)는 대략 3∼5mm 길이의 어느 것으로도 덮혀지지 않고 노출된 금속도체로 형성되고, 제2도(b)에 도시된 바와 같이 소정의 특성임피던스를 갖는 전송선은 수지모울드내의 필름(10)상에 제공된 중간리이드(40)로 되며, 이 중간리이드(40)로부터 어느 것으로도 덮여지지 않고 노출된 외부리이드(38)가 연장되어 기판(28)상의 외부전극(30)에 접속된다. 이 노출된 외부리이드(38)는 소정의 특성임피던스를 갖지는 않게 되고, 그 노출된 외부리이드(38) 아래에는 필름이 존재하지 않는다. 이러한 구성을 갖는 패키지가 기판(28)상에 장착된다 하더라도 노출외부리이드(38)의 특성임피던스는 제6도의 등가회로에 도시된 바와 같이 중간리이드(40)와 외부전극(30)의 특성임피던스와는 다르게 되고, 이에 따라 특성임피던스의 불균일성에 의해 전기신호에서 파형의 왜곡이 발생된다.
여기서, 입력신호가 정상적인 속도로 인가되는 경우 특성임피던스의 불균일성은 실제 아무런 영향을 주지는 않지만, 예컨대 고 속의 입력신호가 신호선(34)을 통해 리이드선(34)의 특성임피던스가 균일하지 않은 GaAs 논리집적회로의 신호입력장치의 MOSFET에 인가되는 경우, 임피던스가 불균일한 부분에서 신호가 반사되고, 이에 따라 파형이 왜곡되어 정상적인 논리동작이 실행될 수 없게 된다.
이상에서 명백하게 설명한 바와 같이 TAB 기술을 이용하는 필름캐리어에 따르면, 특성임피던스가 일정하게 되도록 조정되지 않은 외부리이드부가 형상화되어 외부실장기판상의 전극에 접속되면, 그 외부리이드부의 특성임피던스가 필름캐리어상의 전송선 및 외부실장기판상의 전송선의 특성임피던스와 다르므로 고속의 신호가 그 외부리이드부에 의해 반사되어 전기신호의 파형이 왜곡된다는 문제가 있다.
[발명의 목적]
본 발명은 전송선의 특성임피던스가 일정하게 될 수 있는 반도체장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명에 따르면, 다수의 단자를 구비한 반도체소자와 ; 제1표면과 제2표면을 갖추고 있으면서 상기 반도체소자가 장착되는 개구부를 구비한 수지필름 및 ; 상기 수지필름의 제1표면상에 형성되어 있으면서, 상기 반도체소자의 다수의 단자중 대응하는 단자에 접속되어 있는 내부리이드와, 대응하는 외부전극에 접속되어 있는 외부리이드 및, 상기 내부리이드와 외부리이드사이에 위치되어 최소한 상기 필름의 제1표면상에 형성된 중간리이드를 각각 갖추고 있으면서, 상기 외부리이드와 이 외부리이드에 인접한 중간리이드의 부분이 외부전극과 동일한 레벨로 되어 있는 다수의 리이드선으로 구성된 반도체장치가 제공된다.
(작용)
상기한 구성에 따르면, 외부실장기판상의 외부전극의 특성임피던스와 필름상의 전송선의 특성임피던스가 균일하게 되도록 조정될 수 있음에 따라 전기적인 불연속성이 배제될 수 있다.
또, 보강용 금속필름이 더 제공되는 경우에는 필름의 가공성이 향상될 수 있다.
본 발명에 따르면, 고속동작형 반도체장치가 장착되는 필름캐리어상의 전송선의 특성임피던스의 불연속성이 최소로 감소될 수 있고, 이에 따라 필름캐리어에 부착되는 금속필름은 필름의 가공성이 현저하게 향상될 수 있다.
본 발명의 부가적인 목적 및 특징들은 이하의 상세한 설명에서 언급되어 지고, 어느 정도 그 설명으로부터 명백해지게 되거나 발명의 실시예에 의해 알 수 있게 된다.
[실시예]
이하, 본 발명에 따른 반도체장치의 실시예들에 대해 첨부도면을 참조하여 설명한다.
제7도는 본 발명의 제1실시예에 따른 반도체장치의 주요부의 부분절개사시도이고, 제8도는 그 반도체장치의 단면도로서, 본 발명의 반도체장치는 기판(128)과 이 기판(128)상에 제공된 다수의 외부전극(130), 방열기판(132), 반도체칩(114), 필름캐리어(158) 및 절연체모울드(124)로 구성되어 있다. 그중 상기 반도체칩(114)은 접착제에 의해 방열기판(132)상에 부착되고, 그 반도체칩(114)상에는 다수의 패드가 제공된다. 상기 방열기판(132)은 동판(copper plate)등으로 제조되어 상기 기판(128)상에 제공되는 한편, 그 방열기판(132)은 반도체칩(114)으로 부터의 열을 방사하는 작용을 하게 되는 바, 이 방열기판(132)은 본 발명에서 필수적인 것은 아니므로 제거될 수 있다. 그러한 경우 반도체칩(114)과 필름캐리어(158)를 수지밀봉하기 위한 에폭시 또는 실리콘의 수지모울드(124)에 융화실리카 또는 결정실리카등과 같이 양호한 열전도성 갖는 충전재를 부가함으로써 수지의 열전도성이 향상되도록 할 수 있다.
제9도에 도시된 바와 같이 필름캐리어(158)는 수지필름(110)과 이 수지필름(110)의 양측상에 형성된 접착시트(156), 이 접착시트(156)중 어느 하나의 시트상에 형성된 하부접지도체(154), 상기 접착시트(156)중 다른 시트상에 형성된 리이드선(134) 및 이 리이드선(134)의 양측에 배치된 금속필름(160)으로 구성되고, 이 금속필름(160)은 수지필름(110)을 보강하기 위해 형성된다. 이러한 금속필름(160)이 제공되지 않는 경우에 수지필름(110)의 노출부분(162)이 구부러지더라도 필름은 소위 "역탄성현상"에 의해 점차 본래의 형상으로 회복되지만, 보강용 금속필름(160)의 제공에 의해 필름은 그 본래의 형상으로 회복되지 않고 쉽게 형상화된다. 이 금속필름(160)은 필름(110)의 여유영역상에 형성되므로 금속필름(160)의 존재가 필름캐리어(158)의 크기의 증대로 되지는 않는다. 이 필름캐리어(15)는 마이크로스트립형 전송선으로서, 그 필름캐리어(158)의 특성임피던스는 50Ω이다.
또, 수지필름(110)에는 GaAs 집적회로와 같은 반도체칩(114)이 실장되는 개구부(112)가 제공되고, 상기 리이드선(134)은 금속박편으로 제조되어 상기 반도체칩(114)이 실장되는 개구부(112)까지 연장되는데, 이 리이드선(134)은 내부리이드(136)와 중간리이드(140) 및 외부리이드(138)로 구성된다. 상기 내부리이드(136)는 상기 개구부(112)내의 반도체칩(14)상에 제공된 대응하는 패드에 접속되는 한편, 그 내부리이드(136)와 반도체칩(114)상의 패드는 패드상에 형성된 돌기전극을 매개하여 접속되고, 상기 돌기전극은 Ti-Ni-Pd, Ti-W-Au, Ti-Pt-Au 또는 Cr-Cu-Au와 같은 Au 평탄화 장벽금속이다.
또, 대응하는 내부리이드(136)는 Au 또는 Sn에 의해 구리박편을 도금함으로써 형성되고, 상기 돌기전극과 내부리이드 (136)는 공융본딩(eutectic bonding) 또는 열아박본딩에 의해 결합되는데, 이 경우 350-500℃로 가열된 공구가 30∼80g/lead로 압박된다.
상기, 외부리이드(138)는 기판(128)상에 형성된 대응하는 외부전극에 접속되고, 중간리이드(140)가 내부리이드(136)와 외부리이드(138)사이에 삽입된다. 상기 수지모울드(124)는 필름캐리어(158)를 완전히 덮지는 않게 되고, 외부리이드(138)근처에 위치된 전송선을 갖춘 노출부(162)가 덮여지지 않고 노출된다. 이 필름캐리어(158)의 노출부분은 구부러지게 되고, 이에 따라 외부리이드(138)와 이 외부리이드(138)근처의 중간 리이드(140)는 실제 반도체장치가 실장되는 기판(128)의 외부전극(130)과 동일한 레벨로 위치된다.
상기한 구성에 의하면, 제10도에 도시된 바와 같이 외부전극(13)과 수지필름(110)상의 리이드선(134)사이에서의 특성임피던스의 불균일성은 외부전극(130)이 리이드선(134)에 접속되는 경우 저감될 수 있고, 이에 따라 유리하게 외부전극(130)과 리이드선(134)사이의 신호의 반사가 감소될 수 있다.
제11도 내지 제16도를 참조하여 노출영역(162)에서 외부리이드(138)와 외부전극(130) 사이의 위치관계를 상세하게 설명한다.
제11도에 있어서, 수지필름(110)은 외부전극(130)으로부터 분리됨과 더불어 기판(128)상에 위치되고, 리이드선(134)은 수지필름(110)의 상부표면상에 형성되며, 상기 하부접지도체(154)는 수지필름(110)의 하부표면상에 형성되고, 외부리이드(138)가 외부전극(130)에 전기적으로 접속된다. 이러한 구성에 따르면, 외부리이드(138)와 수지필름(110)상에 배치되어 외부리이드(138)에 인접하는 중간리이드의 부분이 외부전극(130)과 동일한 레벨로 위치될 수 있다. 이러한 구성에 있어서, 수지필름(110)의 단부와 외부전극(130) 사이의 부분(164)은 매우 작게 형성될 수 있으므로, 리이드선(134)의 특성임피던스와 외부전극의 특성 임피던스가 거의 균일하게 될 수 있음 따라 상기 부분(164)에서 전기적인 신호의 반사가 방지될 수 있다.
제21도는 제11도와 유사한 도면으로, 이 제21도에서 수지필름(110)은 외부전극(130)으로부터 분리되어 기판(128)상에 제공되고, 리이드선(134)이 수지필름(110)의 상부표면상에 형성되는 한편 접지도체(154)가 수지필름(110)의 하부표면상에 형성된다. 또, 외부리이드(138)와 이 외부리이드에 인접하면서 수지필름(110)상에 존재하는 중간리이드(140)의 부분이 외부전극(130)에 더 인접되어 위치될 수 있다. 이러한 구성에 의하면, 수지필름(110)의 단부와 외부전극(130) 사이의 분리영역(164)이 제11도의 실시예에서 보다 더 길어지게 되지만 제2도(b)에 도시된 종래에 비해 상당히 작아지게 된다. 따라서, 리이드선(134)과 외부전극(130)의 특성임피던스의 불균일성이 감소될 수 있으므로 분리영역(164)에서의 신호의 반사가 방지될 수 있다.
제12도에서 리이드선(134)은 수지필름(110)의 하부표면상에 형성되고, 접지도체(154)가 수지필름(110)의 상부표면상에 형성되며, 수지필름(110)의 단부가 외부전극(130)의 표면상에 위치된다. 이러한 구성에 따르면, 수지필름(110)이 외부전극(130)상에 위치될 수 있고, 외부전극(130)과 리이드선(134)의 특성임피던스가 더욱 정확하게 일정해 질 수 있는 바, 이는 제11도에 도시된 바와 같이 분리영역(164)이 존재하지 않기 때문이다. 또 외부리이드(138)의 대부분은 외부전극(130)과 면접촉된다.
제13도에서 리이드선(134)은 수지필름(110)의 하부표면상에 형성되고, 전체의 외부리이드(138)은 수지필름(110)의 하부표면상에 형성된다. 이러한 구성에 따르면, 수지필름(110)이 외부전극(130)상에 위치될 수 있고, 외부전극(130)과 외부리이드(134)의 특성임피던스가 보다 정확하게 일정해 질 수 있는데, 이는 제11도에 도시된 바와 같이 분리영역(164)이 존재하지 않기 때문이다. 또 상기 외부리이드(138)의 대부분은 외부전극(130)과 면접촉된다.
제14도에서 기판(18)상에는 수지모울드(124)가 제공되지 않고, 필름캐리어(158)의 하부표면이 대체적으로 외부전극(130)의 표면과 동일한 레벨로 배치된다. 즉, 이 실시예에서는 필름캐리어(158)의 노출부분(162)이 평탄하게 형성된다. 또 리이드선(138)이 수지필름(110)의 하부표면상에 제공되고, 접지도체(154)가 필름(110)의 표면상에 형성되며, 전체의 외부리이드(138)가 수지필름(110)의 하부면상에 형성된다. 이 실시예에서도 제13도의 실시예와 동일한 장점이 얻어질 수 있다.
제15도에서는 접지도체(154)가 수지필름(110)의 하부면상에 형성되고, 리이드선(134)이 필름(110)의 상부면상에 형성되는데, 상기 수지필름(110)가 외부전극(130)은 상호분리되어 있다. 또, 상기 외부리이드(138)는 수지필름(110)으로부터 연장되어 외부전극(130)에 전기적으로 접속된다. 그리고, 다른 구조적인 특징은 제14도의 실시예와 동일하므로 공통적인 구성요소는 동일한 참조부호에 의해 표시하면서 그에 대한 상세한 설명은 생략하기로 한다. 또 제11도의 실시예에서 사용된 영역과 동일한 분리영역이 이 실시예에도 제공되므로 제11도의 실시예와 동일한 장점이 얻어질 수 있다.
그리고, 제16도에서 수지필름(110)의 단부의 상부면이 실제적으로 외부전극(130)의 표면과 동일한 면에 형성되고, 리이드선(134)은 수지필름(110)의 상부면상에 형성되며, 하부접지도체(154)가 필름(110)의 하부면상에 형성되고, 외부리이드(138)가 수지필름(110)으로부터 연장되어 외부전극(130)에 전기적으로 접속된다. 그리고, 제11도의 실시예에서 사용된 영역과 동일한 분리영역(164)이 이 실시예에서도 제공되므로 제13도의 실시예와 동일한 장점이 얻어질 수 있다.
제9도와 제17도를 참조하여 필름캐리어(158)의 형성단계를 설명하기로 하는 바, 제9도는 제17도의 IX-IX선을 따르는 단면도이다.
먼저, 35mm의 폭을 갖는 폴리이미드필름(110)에는 반도체칩(114)을 내부에 실장하기 위한 개구부(112)와 외부리이드(138)를 지지하기 위한 개구부(120) 및 이송절취구멍(142)이 제공하고, 18㎛의 두께를 가지는 동박편(銅 foil)이 아크릴 또는 에폭시접착시트(156)에 의해 수지필름(110)의 하부면에 부착되며, 동코일이 포토에칭에 의해 소정 패턴을 갖도록 가공처리됨으로써 하부접지도체(154)가 형성된다. 이후, 18㎛ 두께를 갖는 동박편이 아크릴 또는 에폭시접착시트(156)에 의해 수지필름(110)의 상부면에도 부착되고, 이어 수지필름(110)의 하부면이 포토레지스트로 덮여지며, 소정패텅의 포토레지스트가 수지필름(110)의 상부면상에 형성된다. 이후, 포토에칭이 수행되어 리이드선(134)과 금속필름(160)이 형성된 다음 수지필름의 상부 및 하부면상의 포토레지스트가 제거된다. 이러한 방법으로 다수의 리이드선(134)이 포토에칭에 의해 유연성 폴리이미드 또는 에폭시수지의 수지필름(110)상에 형성된다. 도면의 참조부호 126은 브리지부를 나타낸다.
그리고, 제17도에 도시된 필름캐리어의 모울드영역(122)이 모울드수지로 덮여지게 되는데, 제17도에서 모울드영역(122)은 사선으로 표시되어 있다.
연장된 수지필름(110)의 절단부(166)가 절단됨과 더불어 외부리이드(138)가 절단되는 경우 제18도에 도시된 바와 같은 형상이 얻어질 수 있다. 또, 절단부(166)는 제17도에 도시된 바와 같이 모서리에 위치되므로 그 절단부(166)들이 확실하게 분리될 수 있게 됨과 더불어 필름캐리어(170)가 용이하게 형상화될 수 있고, 모울드영역(122)을 제외한 영역은 노출영역(162)으로 된다.
제19도는 브리지부(126)와 절단부(166)의 위치에 관해 제18도의 필름캐리어(158)와 구별되는 또 다른 필름캐리어(158)를 나타내는 바, 절단부(166)를 분리하고 나서 얻어지는 필름캐리어는 제18도의 필름캐리어와 동일한 형상을 갖게 되고, 필름캐리어(158)는 브리지부의 용이한 절단이 가능한 형상으로 특징지어진다.
제20도를 참조하여 본 발명의 제2실시예에 따른 반도체장치를 설명한다. 이 제2실시예에서 제1실시예와 동일한 필름캐리어가 사용되지만 수지모울드(124)의 영역이 다르게 되어 있다. 이 제2실시예에서 전체의 수지필름(110)은 수지에 의해 모울드되고, 제1실시예와 마찬가지로 외부리이드(138) 근방의 영역(172)이 실장기판(128)의 외부전극(130)과 동일한 레벨로 되도록 구부러지게 된다. 이러한 구성에 따르면, 외부리이드는 특성임피던스의 불균일성이 배제된 채 기판(128)이 외부전극(130)에 접속될 수 있다.
이상에서 설명한 바와 같이 본 발명의 필름캐리어의 사용에 의해 특성임피던스의 불균일성이 배제될 수 있고, 외부전극과 리이드선이 유효하게 접속될 수 있다. 상기한 실시예들에서 각 외부리이드(138)의 길이는 약 3∼5mm이고, 상기 외부리이드(138)와 대체로 동일한 레벨인 중간리이드(140)의 부분의 길이는 약 5mm 또는 그 이하이다. 이 설명에 있어서 외부전극(130)과 외부리이드(138)등이 상호 "대체로 동일한 레벨"이라는 특징은 외부전극(130)과 외부리이드(138)등이 동일한 면에 접속되는 상태를 의미할 뿐만 아니라 전극(130)과 접촉되면서 그 전극(130)상에 부착되는 상태를 의미한다.
본 발명의 추가적인 장점 및 변형은 당해 분야에서 숙달된 기술자에 의해 용이하게 실시될 수 있으므로, 본 발명은 그 보다 넓은 관점에서 본 발명에 도시되고 설명한 특정의 상세 및 구체적인 장치로 한정되지는 않고, 첨부된 특허청구의 범위와 그 대응물에 의해 규정되는 바와 같이 일반적인 발명의 개념의 사상이나 관점을 일탈함 없이 실행될 수 있다.

Claims (20)

  1. 다수의 단자가 구비된 반도체소자(114)와, 제1표면과 제2표면을 갖추고서 내부에 반도체소자(114)가 실장되는 개구부(112)를 갖춘 수지필름(110) 및, 각각 반도체소자의 단자중 대응하는 단자에 접속되는 내부리이드(136)와 대응하는 외부전극(130)에 접속되는 외부리이드(138) 및 상기 내부리이드(136)와 외부리이드(138) 사이에 위치되는 중간리이드(140)로 이루어지되, 최소한 상기 중간리이드는 상기 수지필름(110)의 제1표면상에 형성되고 상기 각 외부리이드와 이 외부리이드에 근접하는 중간리이드의 부분은 대체적으로 외부전극과 동일한 레벨로 되어 있는 다수의 리이드선(134)으로 구성된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  2. 제1항에 있어서, 상기 수지필름(110)의 단부는 외부전극(130)으로부터 분리되고, 제1표면상에 형성된 중간리이드(140)로부터 연장되는 외부리이드(138)가 대응하는 외부전극(130)에 접속된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  3. 제2항에 있어서, 제1표면상에 형성된 중간리이드(140)로부터 연장되는 외부리이드(138)가 대응하는 외부전극과 동일한 레벨로 위치한 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  4. 제1항에 있어서, 제1표면의 단부가 외부전극(130)의 표면상에 위치되고, 제1표면상에 형성된 중간리이드(140)로부터 연장되는 외부리이드(138)가 대응하는 외부전극에 접속된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  5. 제4항에 있어서, 상기 외부리이드(138)는 제1표면상에 형성되어 대응하는 외부전극(130)과 면접촉되는 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  6. 제1항에 있어서, 상기 수지필름(110)의 제1 또는 제2표면상에 형성되어 상기 수지필름을 보강하여 그 수지필름의 변형을 방지하는 금속필름(160)이 더 구성된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  7. 제1항에 있어서, 내부리이드와 중간리이드가 형성된 최소한 수지필름의 부분(122)을 덮는 절연체(124)가 더 구성된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  8. 제7항에 있어서, 수지필름(110)의 대부분이 상기 절연체(124)로 덮여지는 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  9. 제1기판(132)과, 이 제1기판(132)상에 실장되어 다수의 단자를 구비한 반도체소자(114), 제1표면과 제2표면을 구비하고 있으면서 상기 반도체소자가 실장되는 개구부(112)를 갖춘 수지필름(110), 상기 반도체소자의 단자중 대응하는 단자에 접속되어 있는 내부리이드(136)와 외부리이드(138) 및 상기 내부리이드와 외부리이드 사이에 위치되어 있으면서 최소한 상기 수지필름의 제1표면상에 형성되는 중간리이드(140)를 각각 구비한 다수의 리이드선(134), 상기 대응하는 외부리이드에 접속되어 각각 상기 외부리이드 및 이 외부리이드에 인접한 중간리이드의 부분과 동일한 레벨로 되어 있는 다수의 외부전극(130) 및, 상기 외부전극이 설치되는 제2기판(128)으로 구성된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  10. 제9항에 있어서, 상기 수지필름(110)의 단부가 상기 외부전극(130)으로부터 분리되고, 상기 제1표면상에 형성된 중간리이드(140)로부터 연장되는 외부리이드(138)가 대응하는 외부전극에 접속된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  11. 제10항에 있어서, 제1표면상에 형성된 중간리이드(140)로부터 연장되는 외부리이드(138)가 대체로 대응하는 외부전극(130)과 동일한 레벨로 위치한 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  12. 제10항에 있어서, 상기 수지필름(110)의 제1표면의 단부는 대체로 제2기판(128)의 표면과 동일한 레벨이고, 상기 제1표면상에 형성된 중간리이드(140)로부터 연장되는 외부리이드(138)가 대체로 대응하는 외부전극(130)과 동일한 레벨인 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  13. 제10항에 있어서, 상기 수지필름(110)의 제2표면의 단부는 제2기판(128)의 표면상에 위치하고, 상기 제1표면상에 형성된 중간리이드(140)로부터 연장되는 외부리이드(138)가 대응하는 외부전극(130)과 동일 레벨인 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  14. 제9항에 있어서, 제1표면의 단부는 외부전극(130)의 표면상에 위치하고, 상기 제1표면상에 형성된 중간리이드(140)로부터 연장되는 외부리이드(138)가 대응하는 외부전극에 접속된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  15. 제14항에 있어서, 상기 외부리이드(138)는 제1표면상에 형성되어 대응하는 외부전극(130)과 면접촉되는 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  16. 제9항에 있어서, 상기 수지필름(110)의 제1 또는 제2표면상에 형성되어 수지필름를 보강하여 그 수지필름의 변형을 방지하는 금속필름(160)이 더 구성된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  17. 제9항에 있어서, 내부리이드와 중간리이드가 형성된 최소한 수지필름의 부분(122)의 덮는 절연체(124)가 더 구성된 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  18. 제17항에 있어서, 수지필름(110)의 대부분이 상기 절연체(124)에 의해 덮여지는 것을 특징으로 하는 필름캐리어를 이용한 반도체장치.
  19. 제1표면과 제2표면을 구비하고 있으면서 반도체소자가 실장되는 제1개구부(112)를 갖춘 수지필름(110)과, 상기 반도체소자의 단자중 대응하는 단자와의 접속을 위해 설치된 내부리이드(136)와, 대응하는 외부전극(130)과의 접속을 위해 설치된 외부리이드(138) 및, 상기 내부리이드(136)와 외부리이드(138) 사이에 위치하면서 최소한 수지필름의 제1표면상에 형성되어 있는 중간리이드(140)를 각각 갖추고 있는 다수의 리이드선(134)으로 구성되고, 상기 수지필름(110)은 상기 외부리이드(138)의 아래에 위치하면서 상기 수지필름으로부터 상기 외부리이드의 주요부를 분리시킴과 더불어 상기 제1개구부를 감싸도록 위치하는 제2개구부(120)를 갖추고 있고, 이 제2개구부(12)에 의해 에워싸인 상기 수지필름의 영역은 절연체에 의해 모울드된 수지필름의 영역(122)보다 큰 것을 특징으로 하는 필름캐리어.
  20. 제19항에 있어서, 상기 제2개구부(12)에 의해 에워싸인 수지필름의 영역은 거의 장방형상으로 되어 있고, 그 영역의 4모서리에는 그 영역의 단부를 구부릴 수 있도록 하는 절단부(166)가 설치된 것을 특징으로 하는 필름캐리어.
KR1019910008869A 1990-06-01 1991-05-30 필름캐리어를 이용한 반도체장치 KR940008342B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14130490 1990-06-01
JP02-141304 1990-06-01
JP2251990A JP2848682B2 (ja) 1990-06-01 1990-09-25 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
JP02-251990 1990-09-25

Publications (1)

Publication Number Publication Date
KR940008342B1 true KR940008342B1 (ko) 1994-09-12

Family

ID=26473565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008869A KR940008342B1 (ko) 1990-06-01 1991-05-30 필름캐리어를 이용한 반도체장치

Country Status (2)

Country Link
KR (1) KR940008342B1 (ko)
DE (1) DE4117761A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4337921C2 (de) * 1993-11-06 1998-09-03 Ods Gmbh & Co Kg Kontaktlose Chipkarte mit Antennenspule
DE10142483B4 (de) * 2001-08-31 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit Außenflachleitern und ein Verfahren zu seiner Herstellung
DE10339762B4 (de) * 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
JP2529967B2 (ja) * 1987-04-15 1996-09-04 株式会社東芝 半導体集積回路装置
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
JPH0682714B2 (ja) * 1987-05-11 1994-10-19 日本電気株式会社 リ−ドフレ−ム
JP2543894B2 (ja) * 1987-07-09 1996-10-16 株式会社東芝 半導体集積回路装置
US4953173A (en) * 1987-08-08 1990-08-28 Kabushiki Kaisha Toshiba Semiconductor device
JPH0793402B2 (ja) * 1987-08-08 1995-10-09 株式会社東芝 半導体装置
JPS6484626A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
JP2507476B2 (ja) * 1987-09-28 1996-06-12 株式会社東芝 半導体集積回路装置
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures

Also Published As

Publication number Publication date
DE4117761A1 (de) 1991-12-05

Similar Documents

Publication Publication Date Title
US5304843A (en) Semiconductor device using film carrier
US10490486B2 (en) Semiconductor device
KR100215517B1 (ko) 전자장치모듈
EP0247775B1 (en) Semiconductor package with high density i/o lead connection
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US5349317A (en) High frequency signal transmission tape
US5541446A (en) Integrated circuit package with improved heat dissipation
US5796159A (en) Thermally efficient integrated circuit package
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
EP0878025B1 (en) Semiconductor device with a high-frequency bipolar transistor on an insulating substrate
KR950014677B1 (ko) Ic 실장장치
KR940008342B1 (ko) 필름캐리어를 이용한 반도체장치
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
US7042053B2 (en) Semiconductor device with polymer insulation of some electrodes
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
US6825549B2 (en) Electronic component with external flat conductors and a method for producing the electronic component
JPH05251513A (ja) 半導体装置
JPH03185751A (ja) マイクロ波半導体素子用キャリアプレート
JPH09283690A (ja) 半導体集積回路用リードフレーム
KR19980021720A (ko) 절연 금속 기판을 갖는 파워 트랜지스터 패키지
JPH06120293A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee