JP2001250983A - 発光素子およびその製造方法 - Google Patents

発光素子およびその製造方法

Info

Publication number
JP2001250983A
JP2001250983A JP2000058542A JP2000058542A JP2001250983A JP 2001250983 A JP2001250983 A JP 2001250983A JP 2000058542 A JP2000058542 A JP 2000058542A JP 2000058542 A JP2000058542 A JP 2000058542A JP 2001250983 A JP2001250983 A JP 2001250983A
Authority
JP
Japan
Prior art keywords
metal layer
type semiconductor
light emitting
plating
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000058542A
Other languages
English (en)
Other versions
JP4011257B2 (ja
Inventor
Kiyohisa Ota
清久 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000058542A priority Critical patent/JP4011257B2/ja
Publication of JP2001250983A publication Critical patent/JP2001250983A/ja
Application granted granted Critical
Publication of JP4011257B2 publication Critical patent/JP4011257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 安価なSn−Pbハンダによって配線基板に
接続し得る発光素子を提供する。 【解決手段】 p型半導体12、p型半導体に接合する
n型半導体11、p型半導体上に形成される正電極5
1、およびn型半導体上に形成される負電極52を備え
る発光素子50において、負電極52および正電極51
はそれぞれ、n型半導体11またはp型半導体12上の
オーミックコンタクト層13、14、その上のNiから
なる厚さ1000nm〜3000nmのメッキ層15、
16、およびその上のAuまたはAu合金からなる厚さ
40nm〜300nmのメッキ層17、18からなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発光素子およびそ
の製造方法、ならびに発光素子の実装構造に関し、特
に、Sn−Pbハンダによって接続が可能な発光素子お
よびその製造方法、ならびにSn−Pbハンダによって
発光素子が接続された実装構造に関する。
【0002】
【従来の技術】接合されたp型半導体結晶およびn型半
導体結晶のそれぞれに正電極および負電極が付与された
構造を有する発光素子は、ハンダを介して電気配線基板
に実装することができる。そして、電極に対しハンダ付
可能な発光素子は、通常、In−Pbハンダ(In:P
b=50:50〜20:80)を用いて配線に接続され
ている。In−Pbハンダは、発光素子電極との反応性
が低く、電気的接続に使用しても発光素子の性能に影響
を与えないからである。
【0003】一方、Sn−Pbハンダは、従来、発光素
子の接続に用いられてこなかった。Sn−Pbハンダ
は、発光素子電極との反応性が高く、ハンダ付けに際し
て電極をその中に溶解させ、電極構造を消失させてしま
うおそれがあったためである。しかしながら、従来使用
されてきたIn−Pbハンダは、Sn−Pbハンダに比
べて高価であり、ハンダ付けのコストを押上げている。
【0004】
【発明が解決しようとする課題】本発明の目的は、Sn
−Pbハンダによって接続し得る発光素子およびその製
造方法を提供することである。
【0005】本発明のさらなる目的は、ハンダ付けのコ
ストを引き下げることができる、発光素子およびその製
造方法、ならびに発光素子の実装構造を提供することで
ある。
【0006】
【課題を解決するための手段】本発明者は、発光素子の
電極を厚くすることで、Sn−Pbハンダを接続に用い
ても電極構造を維持できることを見出した。ただし、発
光素子の電極形成に一般的に用いられているスパッタ法
や蒸着層では、そのような厚い電極の形成は困難であ
る。本発明者は、メッキによる電極形成法を採用するこ
とにより、この課題を解決し、本発明を完成させるに至
った。メッキでは、数100nmから数万nmの厚みの
形成が可能であり、本発明では、1000nm〜300
0nmのNi層またはNi合金層を電極の一部として形
成することで、Sn−Pbハンダでも接続が可能な電極
構造を提供している。
【0007】本発明により提供される発光素子は、p型
半導体、p型半導体に接合するn型半導体、p型半導体
上に形成される正電極、およびn型半導体上に形成され
る負電極を備え、該正電極および該負電極がそれぞれ、
p型半導体またはn型半導体にオーミック接触する第1
の金属層、第1の金属層上に形成され、NiまたはNi
合金からなりかつ1000nm〜3000nmの厚みを
有する第2の金属層、および第2の金属層上に形成さ
れ、AuまたはAu合金からなりかつ40nm〜300
nmの厚みを有する第3の金属層からなることを特徴と
する。
【0008】本発明による発光素子の正電極または負電
極において、第1の金属層と第2の金属層との間に、半
導体からの成分の拡散を防止するためのバリア金属層を
さらに形成してもよい。バリア金属層は、モリブデンお
よびタングステンよりなる群から選ばれた少なくとも1
つの金属からなることができる。本発明において、第1
の金属層は、Au合金からなることが好ましい。また本
発明において、正電極および負電極は、p型半導体の表
面およびn型半導体の表面の一部にそれぞれ形成するこ
とができ、それにより、正電極および負電極がそれぞれ
形成されている半導体の面は、部分的に露出させること
ができる。
【0009】本発明により提供される発光素子の実装構
造は、上記発光素子、および上記発光素子が装着される
電気配線基板を備え、上記発光素子は、電気配線基板に
Sn−Pb合金ハンダを介して電気的に接続されてい
る。この実装構造において、電気配線基板に対しpn接
合面が略垂直になるよう、発光素子を横置きにして電気
配線基板に装着することができる。
【0010】本発明により、p型半導体、p型半導体に
接合するn型半導体、p型半導体上に形成される正電
極、およびn型半導体上に形成される負電極を備える発
光素子の製造方法が提供され、該製造方法は、接合され
たn型半導体およびp型半導体のそれぞれ上にオーミッ
ク接触する第1の金属層を形成する工程、第1の金属層
上に、NiまたはNi合金からなる第2の金属層をメッ
キにより形成する工程、および第2の金属層上に、Au
またはAu合金からなる第3の金属層をメッキにより形
成する工程を備える。
【0011】本発明による製造方法は、正電極または負
電極の第1の金属層上に半導体からの成分の拡散を防止
するためのバリア金属層を形成する工程をさらに備えて
もよく、この場合、第2の金属層は、バリア金属層に接
して形成される。本発明による製造方法において、メッ
キすべき面は、希釈したフッ化水素酸により処理するこ
とが好ましい。また本発明による製造方法において、第
1の金属層がAu合金からなる場合、メッキの前に、第
1の金属層の表面をヨウ化アンモニウム水溶液により処
理することが好ましい。本発明の好ましい態様におい
て、メッキは電解メッキである。また、第3の金属層を
メッキにより形成する工程の後に熱処理を行わないこと
が好ましい。
【0012】本発明による製造方法では、半導体ウェハ
上に上記工程に従って複数の前記発光素子を形成した
後、ダイシングにより半導体ウェハを切断して、電極面
が0.1mm〜0.3mm×0.1mm〜0.3mmの
サイズである発光素子を得ることができる。ダイシング
により得られる素子の側面は、平坦なものとすることが
できる。
【0013】
【発明の実施の形態】以下、図を参照して本発明をより
詳細に説明する。図1(a)〜(e)は、本発明による
製造方法の一例を示している。図1(a)に示すよう
に、pn接合体10において、n型半導体11上にオー
ミックメタル層13が形成される。pn接合体は、通
常、n型半導体基板上にp型半導体層が形成された構造
を有する。n型半導体には、たとえばGaP(n型)が
使用され、p型半導体には、たとえばGaP(p型)が
使用される。オーミックメタル層13は、たとえばAu
Si層とAu層との積層体とされる。オーミックメタル
層13の厚みは、たとえば300〜600nmの範囲で
あり、より具体的に450nm程度が好ましい。次い
で、図1(b)に示すように、p型半導体層上にもオー
ミックメタル層14を形成する。オーミックメタル層1
4は、たとえばAuBe層であり、その厚みは、たとえ
ば100〜400nmの範囲であり、より具体的に20
0nm程度が好ましい。これらのオーミックメタル層
は、たとえばスパッタリング、蒸着等により形成され
る。次に、好ましくは、図2(a)に示すように、オー
ミックメタル層で被覆された半導体基板20を、希釈さ
れたフッ化水素酸21に接触させ、オーミックメタル層
の表面処理を行う。希フッ化水素酸におけるフッ化水素
濃度は、たとえば3〜20%である。希フッ化水素酸に
よって表面の酸化膜を除去することができ、次工程で形
成されるメッキ層の密着性を高めることができる。ま
た、メッキの下地がAu合金などのAuを含む層の場
合、好ましくは、図2(b)に示すように、オーミック
メタル層で被覆された半導体基板20を、ヨウ化アンモ
ニウム水溶液22(たとえばヨウ化アンモニウム1重量
部に対し脱イオン水7重量部の溶液)に接触させ、オー
ミックメタル層の表面処理を行う。これにより、Auを
含むオーミックメタル層がわずかにエッチングされ、表
面に凹凸ができるため、次工程で形成されるメッキ層の
密着性を高めることができる。好ましくは、図2(a)
および(b)に示すように、希フッ化水素酸による処理
の後、ヨウ化アンモニウム水溶液による処理を行う。
【0014】次いで、図1(c)に示すように、メッキ
により、オーミックメタル層13上にNiまたはNi合
金からなるメッキ層15を形成する。メッキ層15の厚
みは、1000〜3000nmであり、好ましくは20
00nmである。Ni合金には、Ni−Au合金等があ
る。メッキは、電解メッキおよび無電解メッキを含む
が、特に電解メッキ(電気メッキ)が好ましい。電解メ
ッキにおいて、たとえば、メッキ液は、スルファミン酸
ニッケルおよび硼酸を含有するものであり、メッキ温度
は、50±10℃である。さらに、図1(c)に示すよ
うに、メッキ層15上にAuまたはAu合金からなるメ
ッキ層16を形成する。メッキ層16の厚みは、40〜
300nmであり、好ましくは100nmである。メッ
キ層16も電解メッキまたは無電解メッキによって形成
されるが、特に電解メッキが好ましい。電解メッキにお
いて、たとえば、メッキ液は、Auを含有するものであ
り、メッキ温度は、60±10℃である。次いで、図1
(d)に示すように、オーミックメタル層14上にNi
またはNi合金からなるメッキ層17を形成する。メッ
キ層17の厚みは、1000〜3000nmであり、好
ましくは2000nmである。メッキ層17も好ましく
は電解メッキによりメッキ層15と同様の条件で形成す
る。さらにメッキ層17上にAuまたはAu合金からな
るメッキ層18を形成する。メッキ層18の厚みは、4
0〜300nmであり、好ましくは100nmである。
メッキ層18も好ましくは電解メッキによりメッキ層1
6と同様の条件で形成する。
【0015】Auを含むメッキ層16または18を形成
した後は、好ましくは熱処理を行わない。熱処理を行う
と、Niがその上のAuの表面まで拡散し、Au表面に
酸化膜を形成し得る。熱処理を行わないことによりNi
の拡散を無くし、酸化膜の形成を防止する。
【0016】上述したように、本発明においてNiを含
むメッキ層の厚みは1000〜3000nmである。1
000nm以上の厚いNiメッキ層で電極を構成するこ
とにより、Sn−Pb合金ハンダを接続に使用しても、
電極がハンダに食われきってしまうことがない。一方、
Niメッキ層の厚みが3000nmを超えると、当該メ
ッキ層からウェハにかかる応力が大きくなり、ウェハ割
れが発生しやすくなる。また、Auを含むメッキ層の厚
みは40〜300nmである。Auメッキ層は、Ni表
面の酸化を防ぐために形成するもので、40nm以上の
厚みであればその役割を十分に果たす。一方、Auメッ
キ層の厚みが300nmを超えると、後に行われるダイ
シングでのブレードの目詰まりの原因となる。
【0017】図1(e)に示すように、メッキ層を形成
した基板を粘着シート19に貼り付けてフルダイシング
を行う。粘着シート19として、たとえばUC100M
(古河電工社製)を用いる。ダイシングのピッチは、得
られる素子のサイズが0.1〜0.3mm×0.1〜
0.3mmとなるよう設定する。たとえばダイシングブ
レードとしてディスコ社製NBC−ZB2050(厚み
0.02mm)を用いる場合、ダイシングの切りしろ
(ダイシング溝20の幅)は約0.03mmとなるの
で、ダイシングピッチは0.13〜0.33mmに設定
する。このようにして所望の発光素子が得られる。ダイ
シング加工を採用することで結晶材料のロスを少なくす
ることができ、方法も簡便になる。また、ダイシングに
よって得られる切断面は平坦であり、得られた素子を横
に倒した後、チップテスト時や配線基板へのチップ搭載
時に、切断面をコレットで吸着することができる。平坦
な切断面(側面)は、素子を横置きにしてプリント配線
基板上に安定に載置することを可能にする。
【0018】図3(a)〜(f)に本発明によるもう一
つの製造方法を示す。図3(a)および(b)に示すよ
うに、pn接合体10において、n型半導体11上にオ
ーミックメタル層13、p型半導体12にオーミックメ
タル層14をそれぞれ形成する。この方法が図1に示す
方法と異なる点は、図3(c)に示すように、オーミッ
クメタル層14上にバリアメタル層31を形成すること
である。バリアメタル層31は、たとえばMoまたはW
からなる。バリアメタル層31の厚みは、たとえば20
0〜400nmであり、好ましくは250〜350nm
である。バリアメタル層31は、たとえば、Moにより
形成される。メッキの下地としてバリアメタルを形成す
ることによって、そのバリアメタルより下側にある元素
が上側(メッキすべき表面)に出でくることを防止でき
る。たとえば、ウェハ結晶としてGaAsを用いる場
合、Gaは拡散によりオーミックメタルの表面に出やす
いが、その後、バリアメタルによって拡散は遮断され
る。なお、図1に示すようにバリアメタル層を形成せず
に素子構造を形成することによって、最小限の層構造で
ウェハ電極を形成することができ、ダイシングが簡便に
なる。バリアメタル層を形成した後、図1の方法と同様
に、図3(d)〜(f)に示すとおり、メッキ層15、
16、17および18を形成し、ダイシングを行って素
子を得る。
【0019】図4は、発光素子のサイズを示している。
直方体である発光素子40において、電極面41のサイ
ズは、0.1〜0.3mm×0.1〜0.3mmであ
る。また、厚みtは、たとえば0.28〜0.3mmで
ある。
【0020】図5に図1の方法により得られる素子の構
造を示す。発光素子50において、pn接合を有する半
導体結晶50の正電極51として、AuBe合金からな
るオーミックコンタクト層14、NiまたはNi合金か
らなるメッキ層17およびAuまたはAu合金からなる
メッキ層18が設けられ、負電極52としてAuSi+
Auからなるオーミックコンタクト層13、Niまたは
Ni合金からなるメッキ層15およびAuまたはAu合
金からなるメッキ層16が設けられる。Niを含むメッ
キ層の厚みは1000〜3000nmであり、Auを含
むメッキ層の厚みは40〜300nmである。
【0021】図6に図3の方法により得られる素子の構
造を示す。発光素子60において、pn接合を有する半
導体結晶60の正電極61として、AuBe合金からな
るオーミックコンタクト層14、Moからなるバリアメ
タル層31、NiまたはNi合金からなるメッキ層17
およびAuまたはAu合金からなるメッキ層18が設け
られ、負電極62としてAuSi+Auからなるオーミ
ックコンタクト層13、NiまたはNi合金からなるメ
ッキ層15およびAuまたはAu合金からなるメッキ層
16が設けられる。Niを含むメッキ層の厚みは100
0〜3000nmであり、Auを含むメッキ層の厚みは
40〜300nmである。
【0022】図7に示すように、pn接合を有する半導
体結晶70の面71上に、電極72を部分的に形成して
もよい。電極72は、面71の一部に形成され、面71
の他の部分は電極に覆われることなく露出している。こ
のような部分的な電極の形成は、正極および負極のいず
れかまたは両方について行うことができる。電極が形成
される面について半導体結晶を露出させることにより、
露出部分からも発光が得られ、光出力を高めることがで
きる。
【0023】図8に本発明による発光素子の実装構造の
一例を示す。発光素子80の正電極81および負電極8
2はそれぞれ、電気配線基板90の配線パターン91に
Sn−Pb合金ハンダ(たとえばSn:Pb=60:4
0)92を介して接続されている。発光素子80は、p
n接合面83が基板90に垂直となるよう、横置きにさ
れている。発光素子80の基板90に接する側面84
は、ダイシング時に形成された切削面である。側面84
は平坦であるため、接続時に基板上に載置される素子8
0の安定性はよい。上記構造の電極は、Sn−Pbハン
ダによって食われきってしまうことがないため、Sn−
Pbハンダにより低コストで接続を行うことができる。
【0024】
【発明の効果】以上示してきたように、本発明による発
光素子はSn−Pbハンダにより電気配線基板に接続で
きるため、ハンダ付けのコストを従来より低いものにす
ることができる。本発明による発光素子の製造方法は、
メッキにより簡便に厚い電極層を形成でき、コストの抑
制に寄与し得る。本発明による発光素子は、主にチップ
部品型LEDとして有用であり、たとえば、携帯電話機
のボタン照明等に利用される。
【図面の簡単な説明】
【図1】 本発明による製造方法の一例を模式的に示す
断面図である。
【図2】 本発明による製造方法においてウェハを希フ
ッ化水素酸およびヨウ化アンモニウム水溶液で処理する
工程を示す斜視図である。
【図3】 本発明による製造方法のもう一つの例を模式
的に示す断面図である。
【図4】 本発明により得られる発光素子のサイズを示
す斜視図である。
【図5】 本発明による発光素子の一例を示す概略断面
図である。
【図6】 本発明による発光素子のもう一つの例を示す
概略断面図である。
【図7】 本発明により電極を部分的に設けた発光素子
の例を示す斜視図である。
【図8】 本発明による発光素子の実装構造を示す概略
断面図である。
【符号の説明】
10 pn接合体、11 n型半導体、12 p型半導
体、13,14 オーミックコンタクト層、15,1
6,17,18 メッキ層。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 p型半導体、前記p型半導体に接合する
    n型半導体、前記p型半導体上に形成される正電極、お
    よび前記n型半導体上に形成される負電極を備える発光
    素子において、 前記正電極および前記負電極がそれぞれ、前記p型半導
    体または前記n型半導体にオーミック接触する第1の金
    属層、前記第1の金属層上に形成され、NiまたはNi
    合金からなりかつ1000nm〜3000nmの厚みを
    有する第2の金属層、および前記第2の金属層上に形成
    され、AuまたはAu合金からなりかつ40nm〜30
    0nmの厚みを有する第3の金属層からなることを特徴
    とする、発光素子。
  2. 【請求項2】 前記正電極または前記負電極において、
    前記第1の金属層と前記第2の金属層との間に、前記半
    導体からの成分の拡散を防止するためのバリア金属層が
    さらに形成されていることを特徴とする、請求項1に記
    載の発光素子。
  3. 【請求項3】 前記バリア金属層が、モリブデンおよび
    タングステンよりなる群から選ばれた少なくとも1つの
    金属からなることを特徴とする、請求項2に記載の発光
    素子。
  4. 【請求項4】 前記第1の金属層がAu合金からなるこ
    とを特徴とする、請求項1〜3のいずれか1項に記載の
    発光素子。
  5. 【請求項5】 前記正電極および前記負電極は、前記p
    型半導体の表面および前記n型半導体の表面の一部にそ
    れぞれ形成されており、それにより、前記正電極および
    前記負電極がそれぞれ形成されている半導体の面は、部
    分的に露出していることを特徴とする、請求項1〜4の
    いずれか1項に記載の発光素子。
  6. 【請求項6】 請求項1〜5のいずれか1項に記載の発
    光素子、および前記発光素子が装着される電気配線基板
    を備え、 前記発光素子が前記電気配線基板にSn−Pb合金ハン
    ダを介して電気的に接続されている、発光素子の実装構
    造。
  7. 【請求項7】 前記電気配線基板に対してpn接合面が
    略垂直になるよう、前記発光素子が横置きにして前記電
    気配線基板に装着される、請求項6に記載の実装構造。
  8. 【請求項8】 p型半導体、前記p型半導体に接合する
    n型半導体、前記p型半導体上に形成される正電極、お
    よび前記n型半導体上に形成される負電極を備える発光
    素子の製造方法であって、 接合されたn型半導体およびp型半導体のそれぞれ上に
    オーミック接触する第1の金属層を形成する工程、 前記第1の金属層上に、NiまたはNi合金からなる第
    2の金属層をメッキにより形成する工程、および前記第
    2の金属層上に、AuまたはAu合金からなる第3の金
    属層をメッキにより形成する工程を備えることを特徴と
    する、発光素子の製造方法。
  9. 【請求項9】 前記正電極または前記負電極の前記第1
    の金属層上に前記半導体からの成分の拡散を防止するた
    めのバリア金属層を形成する工程をさらに備え、前記第
    2の金属層は、前記バリア金属層に接して形成されるこ
    とを特徴とする、請求項8に記載の製造方法。
  10. 【請求項10】 メッキすべき面を希釈したフッ化水素
    酸により処理する工程をさらに備えることを特徴とす
    る、請求項8または9に記載の製造方法。
  11. 【請求項11】 前記第1の金属層がAu合金からな
    り、前記メッキの前に、前記第1の金属層の表面をヨウ
    化アンモニウム水溶液により処理する工程をさらに備え
    ることを特徴する、請求項8に記載の製造方法。
  12. 【請求項12】 前記メッキが電解メッキであることを
    特徴とする、請求項8〜11のいずれか1項に記載の製
    造方法。
  13. 【請求項13】 第3の金属層をメッキにより形成する
    工程の後に熱処理を行わないことを特徴とする、請求項
    8〜12のいずれか1項の記載の製造方法。
  14. 【請求項14】 半導体ウェハ上に前記工程に従って複
    数の前記発光素子を形成した後、ダイシングにより前記
    半導体ウェハを切断して、電極面が0.1mm〜0.3
    mm×0.1mm〜0.3mmのサイズである発光素子
    を得ることを特徴とする、請求項8〜13のいずれか1
    項に記載の製造方法。
JP2000058542A 2000-03-03 2000-03-03 発光素子およびその製造方法 Expired - Fee Related JP4011257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000058542A JP4011257B2 (ja) 2000-03-03 2000-03-03 発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000058542A JP4011257B2 (ja) 2000-03-03 2000-03-03 発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001250983A true JP2001250983A (ja) 2001-09-14
JP4011257B2 JP4011257B2 (ja) 2007-11-21

Family

ID=18579124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000058542A Expired - Fee Related JP4011257B2 (ja) 2000-03-03 2000-03-03 発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP4011257B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024778A (ja) * 2004-07-08 2006-01-26 Tokuyama Corp サブマウントチップ貼付シート及びその製造方法
JP2006059881A (ja) * 2004-08-17 2006-03-02 Sharp Corp 半導体レーザ素子及びその製造方法
JP2006100369A (ja) * 2004-09-28 2006-04-13 Sharp Corp 半導体レーザ素子およびその製造方法
JP2006173275A (ja) * 2004-12-14 2006-06-29 Sharp Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024778A (ja) * 2004-07-08 2006-01-26 Tokuyama Corp サブマウントチップ貼付シート及びその製造方法
JP4559787B2 (ja) * 2004-07-08 2010-10-13 株式会社トクヤマ サブマウントチップ貼付シートの製造方法
JP2006059881A (ja) * 2004-08-17 2006-03-02 Sharp Corp 半導体レーザ素子及びその製造方法
JP2006100369A (ja) * 2004-09-28 2006-04-13 Sharp Corp 半導体レーザ素子およびその製造方法
JP2006173275A (ja) * 2004-12-14 2006-06-29 Sharp Corp 半導体装置およびその製造方法
JP4570453B2 (ja) * 2004-12-14 2010-10-27 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4011257B2 (ja) 2007-11-21

Similar Documents

Publication Publication Date Title
JP3896044B2 (ja) 窒化物系半導体発光素子の製造方法およびその製品
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
US20140217457A1 (en) Light-emitting element chip and manufacturing method therefor
JP2011061127A (ja) 半導体発光装置および半導体発光装置の製造方法
JP4411695B2 (ja) 窒化物半導体発光素子
TWI514627B (zh) 發光二極體的光電化學(pec)偏壓技術
JP4061005B2 (ja) 発光ダイオードおよびその製造方法並びに発光ダイオードの電気配線基板への搭載方法
JP2005117035A (ja) フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法
JP4146527B2 (ja) 半導体発光素子およびその製法
JP5287837B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその負極
JP4011257B2 (ja) 発光素子およびその製造方法
JP2013058707A (ja) 半導体発光素子の製造方法
JP2004103975A (ja) 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置
JP2000315819A (ja) 半導体発光素子の製法
JPH11150302A (ja) 窒化物半導体発光素子
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
JP3617929B2 (ja) 半導体発光素子及びその製造方法
JP3917619B2 (ja) 半導体発光素子の製法
JP5520638B2 (ja) 半導体発光素子およびその製造方法
JP2005203765A (ja) 窒化ガリウム系化合物半導体発光素子およびその負極
JPH05291186A (ja) 半導体チップの表面上に金属コンタクトを形成する方法
JP3455086B2 (ja) 発光素子およびその製造方法ならびに発光素子の接続構造
TWI806750B (zh) 發光裝置
US20230411439A1 (en) Semiconductor light-emitting device
JP4125858B2 (ja) 発光ダイオードおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees