JP3617929B2 - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP3617929B2 JP3617929B2 JP26925498A JP26925498A JP3617929B2 JP 3617929 B2 JP3617929 B2 JP 3617929B2 JP 26925498 A JP26925498 A JP 26925498A JP 26925498 A JP26925498 A JP 26925498A JP 3617929 B2 JP3617929 B2 JP 3617929B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- emitting device
- light emitting
- layer
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、超小型で高性能の半導体発光素子に関し、特に、チップ型半導体発光素子に関する。
【０００２】
【従来の技術】
従来例のチップ型半導体発光素子として、例えば、特開平７−２８３４３９号公報に示されるようなものがあり、これを図５に示す。図５（ａ）は従来例のチップ型半導体発光素子の外観図であり、図５（ｂ）は図５（ａ）のＢ−Ｂ′面における略断面図であり、図５（ｃ）はプリント基板等上に横型実装した場合の略断面図である。
【０００３】
図５において、チップ型半導体発光素子１００の構造は、ＧａＰやＧａＡｓ等よりなるＮ型の半導体層８０上に、同じくＧａＰやＧａＡｓ等よりなるＰ型の半導体層８１を積層形成した後、ＰＮ接合面８２に平行な両端面上に、ＡｕやＭｏ等よりなる金属薄膜を順次積層して、Ｐ電極層８３とＮ電極層８４が形成される。
【０００４】
図５（ｃ）はプリント基板等上に横型実装した略断面図であり、プリント基板８６上の導体電極パターン８７、８８に異方導電性樹脂接着剤８９により接着した構造図である。
【０００５】
異方導電性樹脂接着剤８９は、熱可塑性樹脂、熱硬化性樹脂或いはこれら両方の混合物のいずれかの樹脂の中に、金属粉等の導電性物質（粒状又は鱗片状、最大径：約数μｍ〜１０μｍ程度）を所定量混練して接着性と導電性を併せ持たせたもので、Ａｇ−エポキシ樹脂等に代表される導電性樹脂接着剤と同じである。ただ、導電性樹脂接着剤が常に導電性を持っているのに対し、異方導電性樹脂接着剤は、無負荷の状態で硬化させた場合には絶縁性樹脂接着剤として作用し、荷重下の状態で硬化させた場合には導電性樹脂接着剤として作用する点で異なっている。従って、図５（ｃ）における異方導電性樹脂接着剤９０は、絶縁性樹脂接着剤として作用し、ＰＮ接合面８２の絶縁性を確保している。
【０００６】
次に、従来例の半導体発光素子の製造方法について説明すると、
（１） ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体或いはＳｉＣ等の半導体材料よりなるＮ型の半導体層８０上に、同じくＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体或いはＳｉＣ等の半導体材料よりなるＰ型の半導体層８１を積層形成（層厚：約２００〜３００μｍ、ＰＮ接合面８２はＰ型半導体層表面より約数乃至数十μｍ）した後、ＰＮ接合面８２に平行な両端面の全面上に、例えばＡｕやＭｏ等よりなる金属薄膜９１、９２を積層形成（層厚：約３μｍ）する。
【０００７】
（２） 次に、ウエハー状態の半導体発光素子１００′（図示せず）のＰ型半導体層８１側の表面より、ＰＮ接合面８２を越えてＮ型半導体層８０に至るまでの深さに、例えばダイヤモンドブレード等を用いて複数の垂直に交差する２種類の平行な溝部を形成する。この時の溝部の幅は約５０〜８０μｍであり、深さはＰ型半導体層８１側の表面より約５０〜１５０μｍ、又隣り合う溝部間のピッチは約２００〜５００μｍである。尚、これらの寸法は最終に得られる個々の半導体発光素子の外形寸法や量産性等を考慮して適宜設定される。
【０００８】
（３） 例えば、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝３：１：１の組成のエッチング液等で、溝部９７の表面に化学処理を施して、微細なクラックの除去を行う。
【０００９】
（４） 化学処理を行った後のウエハー状態の半導体発光素子１００′は、金属薄膜９１、９２各々の表面上に例えば、ハイソール社製の「モーフィット ＴＧ−９０００Ｒ」やその類似品で液状の透光性エポキシ樹脂に数乃至数十ｗｔ％の導電性粗粒子（粒径：約１０μｍ以下）を配合した樹脂材料等の異方導電性樹脂接着剤９３、９４を塗布（膜厚：約数〜１０μｍ）する。
【００１０】
（５） 更に異方導電性樹脂接着剤９３、９４を塗布した両表面上に、Ａｕ、Ｍｏ等からなる金属箔９５、９６を張り付ける。これらの金属箔９５、９６の膜厚は、後工程での実装状態等を考慮して、少なくとも２０μｍ以上、望ましくは３０〜１００μｍの間に設定される。何故ならば、金属箔９５、９６の膜厚が２０μｍ以下の場合は、絶縁基板又はリードフレーム等の基体の電極部との導通が充分に取れず、逆に１００μｍ以上の場合は、応力破壊や電極剥離等が発生しやすくなるからである。上記導通は膜厚が２０μｍ以上あれば取れるが、３０μｍ以上ある方がより確実である。又、１５０μｍ程度までの膜厚であれば本発明における上記不良の発生頻度はそれほど高くない。
【００１１】
（６） 次にウエハー状態の半導体発光素子１００′の両面から荷重（約２〜２０ｋｇ／ｃｍ２）を架けながら異方導電性樹脂接着剤９３、９４の硬化（１５０℃−２分乃至２００℃−３０秒）を行う。
【００１２】
（７） 次に例えばダイヤモンドブレード等を用いて、複数の垂直に交差する２種類の平行な溝部（幅：約５０〜８０μｍ）の中央に沿ってウエハー状態の半導体発光素子１００′を個々のチップ状の半導体発光素子１００に分割する。この時、後工程での実装状態等を考慮して溝部９７に形成される凹状部分の深さが、少なくとも異方導電性樹脂接着剤９３、９４中に含まれる導電性物質の最大径よりも大きくなるように分割幅が設定される。この従来例では、導電性粗粒子等の導電性物質の最大径が約１０μｍ以下であるので分割精度等も加味して、凹状部分の深さが少なくとも２０μｍ以上になるように分割幅は４０μｍ以下に設定されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来例のチップ型半導体発光素子においては、以下に述べるような問題点があった。
【００１４】
（１） 従来例において、溝部９７の加工は先ずダイヤモンドブレード等を用いたダイシングの機械加工により、切り込みを入れた後、例えば、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝３：１：１の組成のエッチング液等で、溝部９７の表面に化学処理を施して、微細なクラックの除去を行うのみであり、化学処理を主体とした外形加工処理ではなく、機械加工のダメージを完全に除去することは困難であり、ＰＮ接合面８２の表面リークを完全に除去することは困難であった。
【００１５】
（２） 溝部９７の形状は段差のある平面で形成されているため、横置き型ＬＥＤとして、横置き実装した場合、実装基板表面上の導体パターンとＰＮ接合面８２との距離を大きくとることが困難であった。
【００１６】
【課題を解決するための手段】
本発明の請求項１記載の半導体発光素子は、ＰＮ接合を有する半導体層が積層形成され、該半導体層を挟んで電極層が形成されてなる半導体発光素子であり、且つ、前記半導体層のＰＮ接合面に垂直な端面のうち少なくとも一端面が周囲の前記電極層端面よりも内方となるように形成されてなる半導体発光素子において、
該一端面は、弓なりの外形曲面を持つ凹みであり、
該ＰＮ接合面の端部は、該凹みの表面に露出していることを特徴とするものである。
【００１７】
また、本発明の請求項２記載の半導体発光素子は、前記電極層の一方の層厚は、前記電極層の他方の層厚と異なることをことを特徴とするものである。
【００１８】
また、本発明の請求項３記載の半導体発光素子は、前記電極層の一方の色彩または表面模様は、前記電極層の他方の色彩または表面模様と異なることを特徴とするものである。
【００１９】
また、本発明の請求項４記載の半導体発光素子は、前記電極層の層厚は、前記ＰＮ接合の両側の半導体層の層厚の差に応じて、半導体層が薄い側で厚く、半導体層が厚い側で薄くなり、該ＰＮ接合面の位置が厚み方向のほぼ中央となることを特徴とするものである。
【００２０】
さらに、本発明の請求項５記載の半導体発光素子の製造方法は、前記電極層を、金を含む金属薄膜で形成し、または半田メッキを行い、
エッチング液につける際には、粘着シートに半導体発光素子を貼り付けた状態で、リン酸−過酸化水素系水溶液につけることを特徴とするものである。
【００２１】
【発明の実施の形態】
［製造方法の工程フロー］
本発明の一実施の形態に関わるチップ型半導体発光素子の製造方法を図２に示す。チップの作成、及びチップの搭載を、以下の手順によって実施した。本実施例では、−例として、端子電極を半田メッキで形成する方法で示した。
【００２２】
（１）ウエハー貼付
図２（ａ）は、ウエハー貼付工程を示す。ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体或いはＳｉＣ等の半導体材料よりなるＮ型の半導体層１１上に、同じくＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体或いはＳｉＣ等の半導体材料よりなるＰ型の半導体層１２が積層形成（層厚：約２００〜３００μｍ、ＰＮ接合面１３はＰ型半導体層表面より約数〜数十μｍ）されたＬＥＤウエハーの両面に、上に、ＡｕやＭｏ等よりなる金属薄膜（１〜３μｍ程度）を順次積層し、パターン化して、Ｐ電極層及びＮ電極層が形成される。
【００２３】
（２）メッキ
ＬＥＤウエハーのＰ側、Ｎ側にメッキを行う。パターン化されたＰ電極層及びＮ電極層のＡｕやＭｏ等よりなる金属薄膜に対して、半田メッキを行うので、半田メッキ層はパターン化される。後の（４）ダイシング工程のため、ダイシングラインには、半田メッキ層が形成されない金属薄膜のパターンを用いることが望ましい。メッキ厚みについては、結晶のＰＮ接合部の位置がチップの中央にくるように、どちらか一方を厚く形成しても良い。本実施例では、Ｐ電極の厚み＝約５０μｍ、Ｎ電極の厚み＝約５０μｍ、とする。メッキ工程は通常のもので、例えば、スルホン酸浴のＰｂ：Ｓｎ＝６：４の電界メッキによる半田メッキを用い、ＬＥＤウエハーのＡｕやＭｏ等よりなる金属薄膜（例えば、Ａｕ蒸着膜）上に施す。
【００２４】
（３）ＬＥＤウエハーの貼り付け
半田メッキ層が形成されたＬＥＤウエハー１４を粘着シート又はＵＶ硬化型粘着シート（シート（Ａ））１５に貼り付ける。粘着シートは、ウエハー貼り付け用（粘着力：１５０ｇ／２５ｍｍ程度）あるいは、ＵＶ硬化型粘着シート（ウエハー貼り付け用、粘着力：１５０ｇ／２５ｍｍ以上）を用いる。ＬＥＤウエハー１４の両面には、（２）メッキ工程により、半田メッキ層が形成されているが、図２の工程図においては、その図示を省略してある。
【００２５】
（４）ダイシング
図２（ｂ）は、ダイシング工程を示す。（３）の状態のものを、ダイシング装置にセットし、ブレードを用いてフルダイスカット（結晶、Ｐ電極、Ｎ電極共カットする）をする。ダイシングビッチは、０．３ｍｍ程度で、ダイシングブレードの厚みは３０μｍ程度である。この結果、シート上にチップ１６が出来上がる。
【００２６】
（５）シート拡大
図２（ｃ）は、シート拡大工程を示す。（４）のチップを別のシート（Ｂ）（延伸用貼着シート）１７に転写し、シート（Ｂ）を引き伸ばすことにより、各チップ間の間隔を広げる。
【００２７】
（６）転写
（５）のチップを別のシート（Ｃ）（エッチング用粘着シート、例えば、住友スリーＭ製 ８５／Ｔ等）１８に転写する。
【００２８】
（７）チップ側面のエッチング
図２（ｄ）は、チップ側面のエッチング工程を示す。露出するＰＮ接合部及びその近傍１９を端子電極２０、２１よりも引っ込ませる（低くする）と共に、ダイシング工程で発生した結晶のダメージや、微細なクラック層を除去する。
【００２９】
本実施例では、ＧａＰ系のＬＥＤウエーハを用いているので、エッチング液としては、燐酸：過酸化水素＝３：１、６０℃溶液を用いる。エッチングレートは、１μｍ／分程度であり、エッチング時間は、数分〜数十分程度行う。エッチング用粘着シート（例えば、住友スリーＭ製 ８５／Ｔ使用）を用いており、Ａｕ系の金属薄膜及び半田メッキ層は、燐酸−過酸化水素系エッチング液に侵されないので、図２（ｄ）に示されるように、弓なりの外形曲面を持つＬＥＤチップが形成される。弓なりの外形曲面の凹みは、必要に応じて、数μｍ〜３０数μｍ程度に選ばれる。この工程後、チップを更に別のシート（Ｄ）に転写する場合もある。
【００３０】
（８）チップ横倒し
図２（ｅ）は、チップ横倒し工程を示す。各チップ間に、仕切り板を挿入し、この仕切り板をスライドすることにより、チップの横倒しを行うこともできる。チップ横倒しすることにより、次の実装工程との繋ぎを容易にすることができる。
【００３１】
このようにして得られたチップ型半導体発光素子（チップ）は、外部発光効率を約２０％程度向上することができた。
【００３２】
図１は、本発明の一実施の形態に関わるチップ型半導体発光素子２５を説明する図であり、図１（ａ）はその外観図を示し、図１（ｂ）はその略断面図を示す。図１において、１１はＮ型の半導体層、１２はＰ型の半導体層、１３はＰＮ接合面、１６はチップ（半導体発光素子のチップ）、１９は露出するＰＮ接合部及びその近傍、２０は端子電極（Ｐ側）、２１は端子電極（Ｎ側）、である。チップ型半導体発光素子２５の外形サイズは、０．２〜０．３ｍｍ角程度であり、端子電極（Ｐ側）２０及び端子電極（Ｎ側）２１は、ＡｕやＭｏ等よりなる金属薄膜に約５０μｍ程度の半田メッキ層が形成されている。露出するＰＮ接合部及びその近傍１９は、数μｍ〜３０数μｍ程度の弓なりの外形曲面の凹みとなっている。
【００３３】
また、端子電極（Ｐ側）及び端子電極（Ｎ側）は、半田メッキ層以外に、Ａｇペースト層、半田デップ層、厚板金属片、等によって形成されている。
【００３４】
［実装方法の工程フロー］
図３は、本発明の一実施の形態に関わるチップ型半導体発光素子の実装方法の一例を説明する図である。
【００３５】
（９）接着剤塗布
図３（ａ）は接着剤塗布工程を示し、基板３１上の導体パターン３２、３３間に、仮止め用の接着剤３４を塗布し、その上にチップ型半導体発光素子３０を横置きする。
【００３６】
（１０）チップ型半導体発光素子のダイボンド接着剤硬化
図３（ｂ）はチップ型半導体発光素子のダイボンド接着剤硬化工程を示し、熱可塑性樹脂、熱硬化性樹脂または、これら両方の混合物、或いはＵＶ硬化樹脂等の種類に応じて、硬化処理を行う。この工程により、露出するＰＮ接合部及びその近傍３５は、導体パターン３２、３３と完全に隔離された状態で、基板上に仮固定される。
【００３７】
（１１）クリーム半田塗布
図３（ｃ）はクリーム半田塗布工程を示し、チップ型半導体発光素子３０の両端に配設された電極層３６、３７上に、クリーム半田３８を塗布する。
【００３８】
（１２）半田リフロー
図３（ｄ）は半田リフロー工程を示し、図３（ｃ）に示される基板をリフロー炉に入れ、端子電極の半田３９を溶融し、基板３１上の導体パターン３２、３３と半導体発光素子のチップ型半導体発光素子３０とを接続し、実装工程を終了する。
【００３９】
図３において、露出するＰＮ接合部及びその近傍は弓なりの外形形状と基板表面の導体パターン上面との間には、数μｍ〜３０数μｍ程度の間隔があるため、搭載後、露出するＰＮ接合部及びその近傍と基板表面の導体パターンとは電気的接触を生ぜず、電気的にリークすることが無い。
【００４０】
図４は、本発明の一実施の形態に関わるチップ型半導体発光素子の電極層の厚さとその実装方法の一例を説明する図である。
【００４１】
図４において、電極層の厚さが異なるチップ型半導体発光素子４０は、基板３１上の導体パターン３２、３３に、半田３９により固定されている。
【００４２】
例えば、チップ型半導体発光素子４０がＧａＰ系の半導体発光素子の場合、Ｐ層及びＮ層は、それぞれ、約３０〜１００μｍ、１５０〜２７０μｍ程度である。薄い方の電極層４７は、例えばＡｕやＭｏ等よりなる金属薄膜のオーミック電極層４１、Ａｕ、Ｍｏ等からなる金属箔４５と、電極層４１と金属箔４５とを接着する導電接着層４３、とからなる。
【００４３】
一方、厚い方の電極層４８は、例えばＡｕやＭｏ等よりなる金属薄膜のオーミック電極層４２、Ａｕ、Ｍｏ等からなる金属箔４６と、電極層４２と金属箔４６とを接着する導電接着層４４、とからなる。
【００４４】
そして、厚い方の電極層４８の厚さをＷ１、薄い方の電極層４７の厚さをＷ２、とする時、Ｗ１＞＞Ｗ２の関係にあり、図４に示すように、導体パターン３２と露出するＰＮ接合部及びその近傍３５との距離をＬ１、導体パターン３３と露出するＰＮ接合部及びその近傍３５との距離をＬ２とする時、Ｌ１≒Ｌ２の関係となるように、Ｗ１とＷ２の関係が調整される。Ｗ１及びＷ２の大きさは適宜選択されるが、ＧａＰ系の半導体発光素子の場合、Ｗ１＝２０〜３００μｍ程度、Ｗ２＝２０〜１００μｍ程度である。
【００４５】
この結果、Ｌ１≒Ｌ２の関係となり、露出するＰＮ接合部及びその近傍の位置を半導体発光素子の外形のほぼ中央に位置するできると共に、ＰＮ接合部の発光領域を実装基板のほぼ中央に位置するように実装することができる。
【００４６】
また、Ｐ側電極およびＮ側電極の識別が容易となり、極性間違いによる誤配線、誤実装を避けることができる。
【００４７】
さらに、電極層４６、４７の電極層の一方の色彩または表面模様を、電極層の他方の色彩または表面模様と異なるようにすれば、Ｐ側電極およびＮ側電極の識別が容易となり、極性間違いによる誤配線、誤実装を避けることができる。
【００４８】
【発明の効果】
以上のように、本発明の請求項１記載の半導体発光素子によれば、ＰＮ接合を有する半導体層が積層形成され、該半導体層を挟んで電極層が形成されてなる半導体発光素子であり、且つ、前記半導体層のＰＮ接合面に垂直な端面のうち少なくとも一端面が周囲の前記電極層端面よりも内方となるように形成されてなる半導体発光素子において、
該一端面は、弓なりの外形曲面を持つ凹みであり、
該ＰＮ接合面の端部は、該凹みの表面に露出していることを特徴とするものである。従って、前記露出するＰＮ接合部及びその近傍に加工ダメージが残存せず、ＰＮ接合面の表面リークを完全に除去することができ、特性の優れた半導体発光素子を得ることができる。
【００４９】
また、本発明の請求項２記載の半導体発光素子によれば、前記電極層の一方の層厚は、前記電極層の他方の層厚と異なることをことを特徴とするものである。従って、Ｐ側電極およびＮ側電極の識別が容易となり、極性間違いによる誤配線、誤実装を避けることができる。
【００５０】
また、本発明の請求項３記載の半導体発光素子によれば、前記電極層の一方の色彩または表面模様は、前記電極層の他方の色彩または表面模様と異なることを特徴とするものである。
従って、Ｐ側電極およびＮ側電極の識別が容易となり、実装機械を用いた場合でも、極性間違いによる誤配線、誤実装を避けることができる。
【００５１】
また、本発明の請求項４記載の半導体発光素子によれば、前記電極層の層厚は、前記ＰＮ接合の両側の半導体層の層厚の差に応じて、半導体層が薄い側で厚く、半導体層が厚い側で薄くなり、該ＰＮ接合面の位置が厚み方向のほぼ中央となることを特徴とするものである。
【００５２】
従って、溝部の形状が弓張り面の曲面とできるため、横置き実装した場合、実装基板表面上の導体パターンとＰＮ接合面との距離を大きくとる容易となり、実装基板表面上の導体パターンとの電気的な接触や電気的なリークによる実装不良率を低減することができる。
【００５３】
さらに、本発明の請求項５記載の半導体発光素子の製造方法によれば、前記電極層を、金を含む金属薄膜で形成し、または半田メッキを行い、
エッチング液につける際には、粘着シートに半導体発光素子を貼り付けた状態で、リン酸−過酸化水素系水溶液につけることを特徴とするものである。従って、半導体発光素子の製造方法を容易にすると共に、半導体結晶のエッチング量やエッチング面の弓なりの外形形状の制御が容易である。
【図面の簡単な説明】
【図１】本発明の一実施の形態に関わるチップ型半導体発光素子を説明する図であり、（ａ）はその外観図を示し、（ｂ）はその略断面図を示す。
【図２】本発明の一実施の形態に関わるチップ型半導体発光素子の製造方法を説明する図であり、（ａ）はウエハー貼付工程を示し、（ｂ）はダイシング工程を示し、（ｃ）はシート拡大工程を示し、（ｄ）はチップ側面のエッチング工程を示し、（ｅ）はチップ横倒し工程を示す。
【図３】本発明の一実施の形態に関わるチップ型半導体発光素子の実装方法を説明する図であり、（ａ）は接着剤塗布工程を示し、（ｂ）はチップダイボンド接着剤硬化工程を示し、（ｃ）はクリーム半田塗布工程を示し、（ｄ）は半田リフロー工程を示す。
【図４】本発明の一実施の形態に関わるチップ型半導体発光素子の電極層の厚さとその実装方法の一例を説明する図である。
【図５】従来例のチップ型半導体発光素子を説明する図であり、（ａ）は外観図であり、（ｂ）は（ａ）のＢ−Ｂ′面における略断面図であり、（ｃ）はプリント基板等上に横型実装した場合の略断面図である。
【符号の説明】
１１ Ｎ型の半導体層
１２ Ｐ型の半導体層
１３ ＰＮ接合面
１４ ＬＥＤウエハー
１５ 粘着シート（シートＡ）
１６ チップ
１７ 延伸用粘着シート（シートＢ）
１８ エッチング用粘着（シートＣ）
１９ 露出するＰＮ接合部及びその近傍
２０ 端子電極
２１ 端子電極
２５ チップ型半導体発光素子
３０ 半導体発光素子のチップ
３１ 基板
３２ 導体パターン
３３ 導体パターン
３４ 仮止め用の接着剤
３５ 露出するＰＮ接合部及びその近傍
３６ 電極層
３７ 電極層、
３８ クリーム半田
３９ 半田
４０ 半導体発光素子
４１ 電極層
４２ 電極層
４３ 導電接着層
４４ 導電接着層
４５ 金属箔
４６ 金属箔
４７ 薄い方の電極層
４８ 厚い方の電極層
【発明の属する技術分野】
本発明は、超小型で高性能の半導体発光素子に関し、特に、チップ型半導体発光素子に関する。
【０００２】
【従来の技術】
従来例のチップ型半導体発光素子として、例えば、特開平７−２８３４３９号公報に示されるようなものがあり、これを図５に示す。図５（ａ）は従来例のチップ型半導体発光素子の外観図であり、図５（ｂ）は図５（ａ）のＢ−Ｂ′面における略断面図であり、図５（ｃ）はプリント基板等上に横型実装した場合の略断面図である。
【０００３】
図５において、チップ型半導体発光素子１００の構造は、ＧａＰやＧａＡｓ等よりなるＮ型の半導体層８０上に、同じくＧａＰやＧａＡｓ等よりなるＰ型の半導体層８１を積層形成した後、ＰＮ接合面８２に平行な両端面上に、ＡｕやＭｏ等よりなる金属薄膜を順次積層して、Ｐ電極層８３とＮ電極層８４が形成される。
【０００４】
図５（ｃ）はプリント基板等上に横型実装した略断面図であり、プリント基板８６上の導体電極パターン８７、８８に異方導電性樹脂接着剤８９により接着した構造図である。
【０００５】
異方導電性樹脂接着剤８９は、熱可塑性樹脂、熱硬化性樹脂或いはこれら両方の混合物のいずれかの樹脂の中に、金属粉等の導電性物質（粒状又は鱗片状、最大径：約数μｍ〜１０μｍ程度）を所定量混練して接着性と導電性を併せ持たせたもので、Ａｇ−エポキシ樹脂等に代表される導電性樹脂接着剤と同じである。ただ、導電性樹脂接着剤が常に導電性を持っているのに対し、異方導電性樹脂接着剤は、無負荷の状態で硬化させた場合には絶縁性樹脂接着剤として作用し、荷重下の状態で硬化させた場合には導電性樹脂接着剤として作用する点で異なっている。従って、図５（ｃ）における異方導電性樹脂接着剤９０は、絶縁性樹脂接着剤として作用し、ＰＮ接合面８２の絶縁性を確保している。
【０００６】
次に、従来例の半導体発光素子の製造方法について説明すると、
（１） ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体或いはＳｉＣ等の半導体材料よりなるＮ型の半導体層８０上に、同じくＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体或いはＳｉＣ等の半導体材料よりなるＰ型の半導体層８１を積層形成（層厚：約２００〜３００μｍ、ＰＮ接合面８２はＰ型半導体層表面より約数乃至数十μｍ）した後、ＰＮ接合面８２に平行な両端面の全面上に、例えばＡｕやＭｏ等よりなる金属薄膜９１、９２を積層形成（層厚：約３μｍ）する。
【０００７】
（２） 次に、ウエハー状態の半導体発光素子１００′（図示せず）のＰ型半導体層８１側の表面より、ＰＮ接合面８２を越えてＮ型半導体層８０に至るまでの深さに、例えばダイヤモンドブレード等を用いて複数の垂直に交差する２種類の平行な溝部を形成する。この時の溝部の幅は約５０〜８０μｍであり、深さはＰ型半導体層８１側の表面より約５０〜１５０μｍ、又隣り合う溝部間のピッチは約２００〜５００μｍである。尚、これらの寸法は最終に得られる個々の半導体発光素子の外形寸法や量産性等を考慮して適宜設定される。
【０００８】
（３） 例えば、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝３：１：１の組成のエッチング液等で、溝部９７の表面に化学処理を施して、微細なクラックの除去を行う。
【０００９】
（４） 化学処理を行った後のウエハー状態の半導体発光素子１００′は、金属薄膜９１、９２各々の表面上に例えば、ハイソール社製の「モーフィット ＴＧ−９０００Ｒ」やその類似品で液状の透光性エポキシ樹脂に数乃至数十ｗｔ％の導電性粗粒子（粒径：約１０μｍ以下）を配合した樹脂材料等の異方導電性樹脂接着剤９３、９４を塗布（膜厚：約数〜１０μｍ）する。
【００１０】
（５） 更に異方導電性樹脂接着剤９３、９４を塗布した両表面上に、Ａｕ、Ｍｏ等からなる金属箔９５、９６を張り付ける。これらの金属箔９５、９６の膜厚は、後工程での実装状態等を考慮して、少なくとも２０μｍ以上、望ましくは３０〜１００μｍの間に設定される。何故ならば、金属箔９５、９６の膜厚が２０μｍ以下の場合は、絶縁基板又はリードフレーム等の基体の電極部との導通が充分に取れず、逆に１００μｍ以上の場合は、応力破壊や電極剥離等が発生しやすくなるからである。上記導通は膜厚が２０μｍ以上あれば取れるが、３０μｍ以上ある方がより確実である。又、１５０μｍ程度までの膜厚であれば本発明における上記不良の発生頻度はそれほど高くない。
【００１１】
（６） 次にウエハー状態の半導体発光素子１００′の両面から荷重（約２〜２０ｋｇ／ｃｍ２）を架けながら異方導電性樹脂接着剤９３、９４の硬化（１５０℃−２分乃至２００℃−３０秒）を行う。
【００１２】
（７） 次に例えばダイヤモンドブレード等を用いて、複数の垂直に交差する２種類の平行な溝部（幅：約５０〜８０μｍ）の中央に沿ってウエハー状態の半導体発光素子１００′を個々のチップ状の半導体発光素子１００に分割する。この時、後工程での実装状態等を考慮して溝部９７に形成される凹状部分の深さが、少なくとも異方導電性樹脂接着剤９３、９４中に含まれる導電性物質の最大径よりも大きくなるように分割幅が設定される。この従来例では、導電性粗粒子等の導電性物質の最大径が約１０μｍ以下であるので分割精度等も加味して、凹状部分の深さが少なくとも２０μｍ以上になるように分割幅は４０μｍ以下に設定されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来例のチップ型半導体発光素子においては、以下に述べるような問題点があった。
【００１４】
（１） 従来例において、溝部９７の加工は先ずダイヤモンドブレード等を用いたダイシングの機械加工により、切り込みを入れた後、例えば、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝３：１：１の組成のエッチング液等で、溝部９７の表面に化学処理を施して、微細なクラックの除去を行うのみであり、化学処理を主体とした外形加工処理ではなく、機械加工のダメージを完全に除去することは困難であり、ＰＮ接合面８２の表面リークを完全に除去することは困難であった。
【００１５】
（２） 溝部９７の形状は段差のある平面で形成されているため、横置き型ＬＥＤとして、横置き実装した場合、実装基板表面上の導体パターンとＰＮ接合面８２との距離を大きくとることが困難であった。
【００１６】
【課題を解決するための手段】
本発明の請求項１記載の半導体発光素子は、ＰＮ接合を有する半導体層が積層形成され、該半導体層を挟んで電極層が形成されてなる半導体発光素子であり、且つ、前記半導体層のＰＮ接合面に垂直な端面のうち少なくとも一端面が周囲の前記電極層端面よりも内方となるように形成されてなる半導体発光素子において、
該一端面は、弓なりの外形曲面を持つ凹みであり、
該ＰＮ接合面の端部は、該凹みの表面に露出していることを特徴とするものである。
【００１７】
また、本発明の請求項２記載の半導体発光素子は、前記電極層の一方の層厚は、前記電極層の他方の層厚と異なることをことを特徴とするものである。
【００１８】
また、本発明の請求項３記載の半導体発光素子は、前記電極層の一方の色彩または表面模様は、前記電極層の他方の色彩または表面模様と異なることを特徴とするものである。
【００１９】
また、本発明の請求項４記載の半導体発光素子は、前記電極層の層厚は、前記ＰＮ接合の両側の半導体層の層厚の差に応じて、半導体層が薄い側で厚く、半導体層が厚い側で薄くなり、該ＰＮ接合面の位置が厚み方向のほぼ中央となることを特徴とするものである。
【００２０】
さらに、本発明の請求項５記載の半導体発光素子の製造方法は、前記電極層を、金を含む金属薄膜で形成し、または半田メッキを行い、
エッチング液につける際には、粘着シートに半導体発光素子を貼り付けた状態で、リン酸−過酸化水素系水溶液につけることを特徴とするものである。
【００２１】
【発明の実施の形態】
［製造方法の工程フロー］
本発明の一実施の形態に関わるチップ型半導体発光素子の製造方法を図２に示す。チップの作成、及びチップの搭載を、以下の手順によって実施した。本実施例では、−例として、端子電極を半田メッキで形成する方法で示した。
【００２２】
（１）ウエハー貼付
図２（ａ）は、ウエハー貼付工程を示す。ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体或いはＳｉＣ等の半導体材料よりなるＮ型の半導体層１１上に、同じくＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体或いはＳｉＣ等の半導体材料よりなるＰ型の半導体層１２が積層形成（層厚：約２００〜３００μｍ、ＰＮ接合面１３はＰ型半導体層表面より約数〜数十μｍ）されたＬＥＤウエハーの両面に、上に、ＡｕやＭｏ等よりなる金属薄膜（１〜３μｍ程度）を順次積層し、パターン化して、Ｐ電極層及びＮ電極層が形成される。
【００２３】
（２）メッキ
ＬＥＤウエハーのＰ側、Ｎ側にメッキを行う。パターン化されたＰ電極層及びＮ電極層のＡｕやＭｏ等よりなる金属薄膜に対して、半田メッキを行うので、半田メッキ層はパターン化される。後の（４）ダイシング工程のため、ダイシングラインには、半田メッキ層が形成されない金属薄膜のパターンを用いることが望ましい。メッキ厚みについては、結晶のＰＮ接合部の位置がチップの中央にくるように、どちらか一方を厚く形成しても良い。本実施例では、Ｐ電極の厚み＝約５０μｍ、Ｎ電極の厚み＝約５０μｍ、とする。メッキ工程は通常のもので、例えば、スルホン酸浴のＰｂ：Ｓｎ＝６：４の電界メッキによる半田メッキを用い、ＬＥＤウエハーのＡｕやＭｏ等よりなる金属薄膜（例えば、Ａｕ蒸着膜）上に施す。
【００２４】
（３）ＬＥＤウエハーの貼り付け
半田メッキ層が形成されたＬＥＤウエハー１４を粘着シート又はＵＶ硬化型粘着シート（シート（Ａ））１５に貼り付ける。粘着シートは、ウエハー貼り付け用（粘着力：１５０ｇ／２５ｍｍ程度）あるいは、ＵＶ硬化型粘着シート（ウエハー貼り付け用、粘着力：１５０ｇ／２５ｍｍ以上）を用いる。ＬＥＤウエハー１４の両面には、（２）メッキ工程により、半田メッキ層が形成されているが、図２の工程図においては、その図示を省略してある。
【００２５】
（４）ダイシング
図２（ｂ）は、ダイシング工程を示す。（３）の状態のものを、ダイシング装置にセットし、ブレードを用いてフルダイスカット（結晶、Ｐ電極、Ｎ電極共カットする）をする。ダイシングビッチは、０．３ｍｍ程度で、ダイシングブレードの厚みは３０μｍ程度である。この結果、シート上にチップ１６が出来上がる。
【００２６】
（５）シート拡大
図２（ｃ）は、シート拡大工程を示す。（４）のチップを別のシート（Ｂ）（延伸用貼着シート）１７に転写し、シート（Ｂ）を引き伸ばすことにより、各チップ間の間隔を広げる。
【００２７】
（６）転写
（５）のチップを別のシート（Ｃ）（エッチング用粘着シート、例えば、住友スリーＭ製 ８５／Ｔ等）１８に転写する。
【００２８】
（７）チップ側面のエッチング
図２（ｄ）は、チップ側面のエッチング工程を示す。露出するＰＮ接合部及びその近傍１９を端子電極２０、２１よりも引っ込ませる（低くする）と共に、ダイシング工程で発生した結晶のダメージや、微細なクラック層を除去する。
【００２９】
本実施例では、ＧａＰ系のＬＥＤウエーハを用いているので、エッチング液としては、燐酸：過酸化水素＝３：１、６０℃溶液を用いる。エッチングレートは、１μｍ／分程度であり、エッチング時間は、数分〜数十分程度行う。エッチング用粘着シート（例えば、住友スリーＭ製 ８５／Ｔ使用）を用いており、Ａｕ系の金属薄膜及び半田メッキ層は、燐酸−過酸化水素系エッチング液に侵されないので、図２（ｄ）に示されるように、弓なりの外形曲面を持つＬＥＤチップが形成される。弓なりの外形曲面の凹みは、必要に応じて、数μｍ〜３０数μｍ程度に選ばれる。この工程後、チップを更に別のシート（Ｄ）に転写する場合もある。
【００３０】
（８）チップ横倒し
図２（ｅ）は、チップ横倒し工程を示す。各チップ間に、仕切り板を挿入し、この仕切り板をスライドすることにより、チップの横倒しを行うこともできる。チップ横倒しすることにより、次の実装工程との繋ぎを容易にすることができる。
【００３１】
このようにして得られたチップ型半導体発光素子（チップ）は、外部発光効率を約２０％程度向上することができた。
【００３２】
図１は、本発明の一実施の形態に関わるチップ型半導体発光素子２５を説明する図であり、図１（ａ）はその外観図を示し、図１（ｂ）はその略断面図を示す。図１において、１１はＮ型の半導体層、１２はＰ型の半導体層、１３はＰＮ接合面、１６はチップ（半導体発光素子のチップ）、１９は露出するＰＮ接合部及びその近傍、２０は端子電極（Ｐ側）、２１は端子電極（Ｎ側）、である。チップ型半導体発光素子２５の外形サイズは、０．２〜０．３ｍｍ角程度であり、端子電極（Ｐ側）２０及び端子電極（Ｎ側）２１は、ＡｕやＭｏ等よりなる金属薄膜に約５０μｍ程度の半田メッキ層が形成されている。露出するＰＮ接合部及びその近傍１９は、数μｍ〜３０数μｍ程度の弓なりの外形曲面の凹みとなっている。
【００３３】
また、端子電極（Ｐ側）及び端子電極（Ｎ側）は、半田メッキ層以外に、Ａｇペースト層、半田デップ層、厚板金属片、等によって形成されている。
【００３４】
［実装方法の工程フロー］
図３は、本発明の一実施の形態に関わるチップ型半導体発光素子の実装方法の一例を説明する図である。
【００３５】
（９）接着剤塗布
図３（ａ）は接着剤塗布工程を示し、基板３１上の導体パターン３２、３３間に、仮止め用の接着剤３４を塗布し、その上にチップ型半導体発光素子３０を横置きする。
【００３６】
（１０）チップ型半導体発光素子のダイボンド接着剤硬化
図３（ｂ）はチップ型半導体発光素子のダイボンド接着剤硬化工程を示し、熱可塑性樹脂、熱硬化性樹脂または、これら両方の混合物、或いはＵＶ硬化樹脂等の種類に応じて、硬化処理を行う。この工程により、露出するＰＮ接合部及びその近傍３５は、導体パターン３２、３３と完全に隔離された状態で、基板上に仮固定される。
【００３７】
（１１）クリーム半田塗布
図３（ｃ）はクリーム半田塗布工程を示し、チップ型半導体発光素子３０の両端に配設された電極層３６、３７上に、クリーム半田３８を塗布する。
【００３８】
（１２）半田リフロー
図３（ｄ）は半田リフロー工程を示し、図３（ｃ）に示される基板をリフロー炉に入れ、端子電極の半田３９を溶融し、基板３１上の導体パターン３２、３３と半導体発光素子のチップ型半導体発光素子３０とを接続し、実装工程を終了する。
【００３９】
図３において、露出するＰＮ接合部及びその近傍は弓なりの外形形状と基板表面の導体パターン上面との間には、数μｍ〜３０数μｍ程度の間隔があるため、搭載後、露出するＰＮ接合部及びその近傍と基板表面の導体パターンとは電気的接触を生ぜず、電気的にリークすることが無い。
【００４０】
図４は、本発明の一実施の形態に関わるチップ型半導体発光素子の電極層の厚さとその実装方法の一例を説明する図である。
【００４１】
図４において、電極層の厚さが異なるチップ型半導体発光素子４０は、基板３１上の導体パターン３２、３３に、半田３９により固定されている。
【００４２】
例えば、チップ型半導体発光素子４０がＧａＰ系の半導体発光素子の場合、Ｐ層及びＮ層は、それぞれ、約３０〜１００μｍ、１５０〜２７０μｍ程度である。薄い方の電極層４７は、例えばＡｕやＭｏ等よりなる金属薄膜のオーミック電極層４１、Ａｕ、Ｍｏ等からなる金属箔４５と、電極層４１と金属箔４５とを接着する導電接着層４３、とからなる。
【００４３】
一方、厚い方の電極層４８は、例えばＡｕやＭｏ等よりなる金属薄膜のオーミック電極層４２、Ａｕ、Ｍｏ等からなる金属箔４６と、電極層４２と金属箔４６とを接着する導電接着層４４、とからなる。
【００４４】
そして、厚い方の電極層４８の厚さをＷ１、薄い方の電極層４７の厚さをＷ２、とする時、Ｗ１＞＞Ｗ２の関係にあり、図４に示すように、導体パターン３２と露出するＰＮ接合部及びその近傍３５との距離をＬ１、導体パターン３３と露出するＰＮ接合部及びその近傍３５との距離をＬ２とする時、Ｌ１≒Ｌ２の関係となるように、Ｗ１とＷ２の関係が調整される。Ｗ１及びＷ２の大きさは適宜選択されるが、ＧａＰ系の半導体発光素子の場合、Ｗ１＝２０〜３００μｍ程度、Ｗ２＝２０〜１００μｍ程度である。
【００４５】
この結果、Ｌ１≒Ｌ２の関係となり、露出するＰＮ接合部及びその近傍の位置を半導体発光素子の外形のほぼ中央に位置するできると共に、ＰＮ接合部の発光領域を実装基板のほぼ中央に位置するように実装することができる。
【００４６】
また、Ｐ側電極およびＮ側電極の識別が容易となり、極性間違いによる誤配線、誤実装を避けることができる。
【００４７】
さらに、電極層４６、４７の電極層の一方の色彩または表面模様を、電極層の他方の色彩または表面模様と異なるようにすれば、Ｐ側電極およびＮ側電極の識別が容易となり、極性間違いによる誤配線、誤実装を避けることができる。
【００４８】
【発明の効果】
以上のように、本発明の請求項１記載の半導体発光素子によれば、ＰＮ接合を有する半導体層が積層形成され、該半導体層を挟んで電極層が形成されてなる半導体発光素子であり、且つ、前記半導体層のＰＮ接合面に垂直な端面のうち少なくとも一端面が周囲の前記電極層端面よりも内方となるように形成されてなる半導体発光素子において、
該一端面は、弓なりの外形曲面を持つ凹みであり、
該ＰＮ接合面の端部は、該凹みの表面に露出していることを特徴とするものである。従って、前記露出するＰＮ接合部及びその近傍に加工ダメージが残存せず、ＰＮ接合面の表面リークを完全に除去することができ、特性の優れた半導体発光素子を得ることができる。
【００４９】
また、本発明の請求項２記載の半導体発光素子によれば、前記電極層の一方の層厚は、前記電極層の他方の層厚と異なることをことを特徴とするものである。従って、Ｐ側電極およびＮ側電極の識別が容易となり、極性間違いによる誤配線、誤実装を避けることができる。
【００５０】
また、本発明の請求項３記載の半導体発光素子によれば、前記電極層の一方の色彩または表面模様は、前記電極層の他方の色彩または表面模様と異なることを特徴とするものである。
従って、Ｐ側電極およびＮ側電極の識別が容易となり、実装機械を用いた場合でも、極性間違いによる誤配線、誤実装を避けることができる。
【００５１】
また、本発明の請求項４記載の半導体発光素子によれば、前記電極層の層厚は、前記ＰＮ接合の両側の半導体層の層厚の差に応じて、半導体層が薄い側で厚く、半導体層が厚い側で薄くなり、該ＰＮ接合面の位置が厚み方向のほぼ中央となることを特徴とするものである。
【００５２】
従って、溝部の形状が弓張り面の曲面とできるため、横置き実装した場合、実装基板表面上の導体パターンとＰＮ接合面との距離を大きくとる容易となり、実装基板表面上の導体パターンとの電気的な接触や電気的なリークによる実装不良率を低減することができる。
【００５３】
さらに、本発明の請求項５記載の半導体発光素子の製造方法によれば、前記電極層を、金を含む金属薄膜で形成し、または半田メッキを行い、
エッチング液につける際には、粘着シートに半導体発光素子を貼り付けた状態で、リン酸−過酸化水素系水溶液につけることを特徴とするものである。従って、半導体発光素子の製造方法を容易にすると共に、半導体結晶のエッチング量やエッチング面の弓なりの外形形状の制御が容易である。
【図面の簡単な説明】
【図１】本発明の一実施の形態に関わるチップ型半導体発光素子を説明する図であり、（ａ）はその外観図を示し、（ｂ）はその略断面図を示す。
【図２】本発明の一実施の形態に関わるチップ型半導体発光素子の製造方法を説明する図であり、（ａ）はウエハー貼付工程を示し、（ｂ）はダイシング工程を示し、（ｃ）はシート拡大工程を示し、（ｄ）はチップ側面のエッチング工程を示し、（ｅ）はチップ横倒し工程を示す。
【図３】本発明の一実施の形態に関わるチップ型半導体発光素子の実装方法を説明する図であり、（ａ）は接着剤塗布工程を示し、（ｂ）はチップダイボンド接着剤硬化工程を示し、（ｃ）はクリーム半田塗布工程を示し、（ｄ）は半田リフロー工程を示す。
【図４】本発明の一実施の形態に関わるチップ型半導体発光素子の電極層の厚さとその実装方法の一例を説明する図である。
【図５】従来例のチップ型半導体発光素子を説明する図であり、（ａ）は外観図であり、（ｂ）は（ａ）のＢ−Ｂ′面における略断面図であり、（ｃ）はプリント基板等上に横型実装した場合の略断面図である。
【符号の説明】
１１ Ｎ型の半導体層
１２ Ｐ型の半導体層
１３ ＰＮ接合面
１４ ＬＥＤウエハー
１５ 粘着シート（シートＡ）
１６ チップ
１７ 延伸用粘着シート（シートＢ）
１８ エッチング用粘着（シートＣ）
１９ 露出するＰＮ接合部及びその近傍
２０ 端子電極
２１ 端子電極
２５ チップ型半導体発光素子
３０ 半導体発光素子のチップ
３１ 基板
３２ 導体パターン
３３ 導体パターン
３４ 仮止め用の接着剤
３５ 露出するＰＮ接合部及びその近傍
３６ 電極層
３７ 電極層、
３８ クリーム半田
３９ 半田
４０ 半導体発光素子
４１ 電極層
４２ 電極層
４３ 導電接着層
４４ 導電接着層
４５ 金属箔
４６ 金属箔
４７ 薄い方の電極層
４８ 厚い方の電極層
Claims (5)
- ＰＮ接合を有する半導体層が積層形成され、該半導体層を挟んで電極層が形成されてなる半導体発光素子であり、且つ、前記半導体層のＰＮ接合面に垂直な端面のうち少なくとも一端面が周囲の前記電極層端面よりも内方となるように形成されてなる半導体発光素子において、
該一端面は、弓なりの外形曲面を持つ凹みであり、
該ＰＮ接合面の端部は、該凹みの表面に露出していることを特徴とする半導体発光素子。 - 請求項１記載の半導体発光素子において、
前記電極層の一方の層厚は、前記電極層の他方の層厚と異なることをことを特徴とする半導体発光素子。 - 請求項２記載の半導体発光素子において、
前記電極層の一方の色彩または表面模様は、前記電極層の他方の色彩または表面模様と異なることを特徴とする半導体発光素子。 - 請求項２記載の半導体発光素子において、
前記電極層の層厚は、前記ＰＮ接合の両側の半導体層の層厚の差に応じて、半導体層が薄い側で厚く、半導体層が厚い側で薄くなり、該ＰＮ接合面の位置が厚み方向のほぼ中央となることを特徴とする半導体発光素子。 - 請求項１記載の半導体発光素子の製造方法において、
前記電極層を、金を含む金属薄膜で形成し、または半田メッキを行い、
エッチング液につける際には、粘着シートに半導体発光素子を貼り付けた状態で、リン酸−過酸化水素系水溶液につけることを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26925498A JP3617929B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26925498A JP3617929B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101141A JP2000101141A (ja) | 2000-04-07 |
| JP3617929B2 true JP3617929B2 (ja) | 2005-02-09 |
Family
ID=17469802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26925498A Expired - Fee Related JP3617929B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617929B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202181B2 (en) * | 2004-03-26 | 2007-04-10 | Cres, Inc. | Etching of substrates of light emitting devices |
| US7385228B2 (en) | 2005-02-14 | 2008-06-10 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting element and light-emitting device |
| JP4956014B2 (ja) * | 2005-02-14 | 2012-06-20 | 株式会社東芝 | 半導体発光素子及び発光装置 |
| JP5449039B2 (ja) * | 2010-06-07 | 2014-03-19 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
| JP5657591B2 (ja) | 2011-03-23 | 2015-01-21 | 株式会社東芝 | 半導体発光装置およびその製造方法 |
-
1998
- 1998-09-24 JP JP26925498A patent/JP3617929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101141A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
| US7264997B2 (en) | Semiconductor device including inclined cut surface and manufacturing method thereof | |
| JP2008016818A (ja) | 半導体装置およびその製造方法 | |
| CN109494287B (zh) | 微发光二极管结构及微发光二极管的制造方法 | |
| JP2023166372A (ja) | 発光装置の製造方法および発光装置 | |
| TW200522231A (en) | Method of manufacturing a semiconductor device | |
| EP3163638A1 (en) | Light emitting device and method of manufacturing light emitting module | |
| KR20040097899A (ko) | 반도체 장치의 제조 방법 | |
| US3747202A (en) | Method of making beam leads on substrates | |
| JP3617929B2 (ja) | 半導体発光素子及びその製造方法 | |
| TW201946231A (zh) | 半導體裝置及其製造方法 | |
| JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06302864A (ja) | 発光デバイスの製造方法 | |
| US10854474B2 (en) | Pre-cut plating lines on lead frames and laminate substrates for saw singulation | |
| JP2018085487A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2002026069A (ja) | 半導体素子の実装方法 | |
| JPH10173117A (ja) | 電子部品およびその製造方法 | |
| JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3455086B2 (ja) | 発光素子およびその製造方法ならびに発光素子の接続構造 | |
| JP3199923B2 (ja) | 半導体装置およびその製造方法 | |
| JP3525808B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3708342B2 (ja) | 発光ダイオード素子の製造方法 | |
| JP4125858B2 (ja) | 発光ダイオードおよびその製造方法 | |
| JPH07283439A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |