TW201946231A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201946231A
TW201946231A TW108100818A TW108100818A TW201946231A TW 201946231 A TW201946231 A TW 201946231A TW 108100818 A TW108100818 A TW 108100818A TW 108100818 A TW108100818 A TW 108100818A TW 201946231 A TW201946231 A TW 201946231A
Authority
TW
Taiwan
Prior art keywords
lead
semiconductor device
cutting
etching
manufacturing
Prior art date
Application number
TW108100818A
Other languages
English (en)
Inventor
門井聖明
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201946231A publication Critical patent/TW201946231A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

本發明提供一種易於辨認封裝至封裝基板後的半導體裝置的端子的連接狀態，且基板封裝性亦良好的半導體裝置及製造方法。半導體裝置4是在具有晶粒座遮簷部6a的晶粒座6上載置半導體晶片10，在晶粒座6的周圍隔開地設置引線9，將引線9與半導體晶片10加以電性連接，且包覆著密封樹脂8，在遠離晶粒座之側的引線9的外側設置有凹部7e，面向凹部7e的引線凹面7d成為正錐形形狀的引線傾斜面7h。又，密封樹脂8的側面8a、側面8b呈階梯狀，形成為引線9的前部較第1樹脂側面8a突出的結構。

Description

半導體裝置及其製造方法
本發明是有關於一種半導體裝置及半導體裝置的製造方法。
在引線框架（lead frame）的多個晶粒座（die pad）上分別搭載半導體晶片，利用密封樹脂統一封入引線框架及多個半導體晶片，藉此形成統一封入塊。在所述統一封入塊中呈矩陣狀排列有多個半導體晶片，利用劃片法在分界線上將所述統一封入塊加以切斷，藉此可獲得經單片化的小型半導體裝置。
在統一封入塊中，引線是以跨相鄰的半導體裝置之間延伸的方式埋入於密封樹脂內。而且，引線藉由單片化而在分界部被切斷，在各個半導體裝置內作為引線而殘留，作為將半導體裝置封裝至封裝基板時的引線而發揮作用。在此種半導體裝置中，與密封樹脂一併，引線亦一起被切斷，因此引線切斷面會露出於經切斷的密封樹脂的側面。在切斷時有時會在密封樹脂上產生金屬毛邊。所述金屬毛邊包含構成引線框架的金屬材料，沿切斷面延伸，有時在多個引線之間會產生短路。又，當因為某種原因而使得金屬毛邊落下時，在封裝至封裝基板時，有可能引起半導體裝置或封裝基板中任一者的配線間的短路。在專利文獻1、專利文獻2中記載有抑制此種金屬毛邊的產生的技術。
此外，在藉由劃片而單片化的半導體裝置的情況下，半導體裝置的封裝強度必須依賴於引線底面及焊料濡濕性差的引線側面。作為改善引線的焊料濡濕性的方法，有如非專利文獻1的如下技術：將配置於半導體裝置的外周的引線的下表面的一部分設為凹型而對引線實施鍍敷。藉由設為凹型，而對半導體裝置的外周的引線面的一部分進行鍍敷，因此不僅可焊接引線底面，而且可焊接引線側面的一部分，從而可改善半導體裝置的封裝強度。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2008-218469號公報
[專利文獻2]日本專利特開2011-216615號公報
[非專利文獻]
[非專利文獻1]針對自動方形扁平無引腳封裝技術的可濕性側面的可鍍鋅側壁的機械部分切割的可行性測試的系統研究法（Systematic Approach in Testing the Viability of Mechanical Partial-cut Singulation Process towards Tin-Plateable Sidewalls for Wettable Flank on Automotive QFN Technology），2016電氣與電子工程師協會（Institute of Electrical and Electronics Engineers， IEEE）全國輸配電技術協作網（EPTC），254頁-258頁）
[發明所欲解決之課題]
但是，當對藉由專利文獻1、專利文獻2及非專利文獻1所述的製造方法而獲得的半導體裝置已進行基板封裝時，無法容易地確認焊接狀態。又，半導體裝置的引線的上表面與樹脂相接並無法經過焊料而連接，故半導體封裝的封裝強度不得不只依賴於引線底面及焊料濡濕性差的側面，封裝強度有限。
本發明是鑒於所述問題而完成的，目的在於提供一種基板封裝性良好，亦容易進行焊接狀態的辨認的半導體裝置及其製造方法。
[解決課題之手段]
為了解決所述問題，在本發明中使用以下的方法。
設為一種半導體裝置，其包括：
晶粒座，載置半導體晶片；
多個引線，配置於所述晶粒座的周圍；以及
密封樹脂，使所述引線的下表面及所述引線的遠離所述晶粒座之側的引線的外側露出；且
在所述引線的外側的上部設置有凹部，
面向所述凹部的引線凹面至少包含正錐形形狀的傾斜面，
所述引線的外側的一部分較所述密封樹脂的側面突出。
使用一種半導體裝置的製造方法，其包括如下的步驟：
準備引線框架，所述引線框架包括晶粒座及配置於所述晶粒座的周圍的多個引線；
在所述晶粒座上載置半導體晶片，將所述半導體晶片與所述引線加以電性連接；
至少對所述晶粒座、所述半導體晶片及所述引線進行樹脂密封而形成統一封入塊；
在所述統一封入塊的底面上黏附保護薄膜；
第1切削步驟，自所述統一封入塊的與底面為相反側的上表面至所述引線的一部分為止，利用第1寬度的劃片刀進行切削而形成第1切削區域；
第1蝕刻步驟，對在所述第1切削步驟中露出的所述引線各向同性地進行蝕刻；
第2切削步驟，自所述第1切削區域的底面至所述統一封入塊的底面為止，利用較所述第1寬度更窄的第2寬度的劃片刀進行切削；以及
去除所述保護薄膜。
[發明的效果]
藉由使用所述方法，可獲得易於辨認封裝至封裝基板後的半導體裝置的端子的連接狀態，且基板封裝性亦良好的半導體裝置及製造方法。
以下，利用圖式對本發明的實施方式進行說明。
[第1實施方式]
圖1是說明本發明的第1實施方式的半導體裝置的製造方法的立體圖。統一封入塊1是密封樹脂8的塊體，其中密封有半導體晶片等。在統一封入塊1中呈格子狀圖示有切斷線1c、切斷線1d，沿所述切斷線在各個半導體裝置中進行單片化。
圖2是本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖。統一封入塊1利用密封樹脂8包覆包含晶粒座6及引線構成部7的引線框架5、載置於晶粒座6的晶粒座上表面6c上的半導體晶片10、以及將半導體晶片10上的電極與引線構成部7加以電性連接的接合線11。具有如下的結構：晶粒座6的厚壁部的晶粒座底面6b及引線構成部7的厚壁部的引線底面7b自統一封入塊1的樹脂底面1a露出。又，在晶粒座6的上表面的周圍設置薄壁部而形成晶粒座遮簷部6a，在引線構成部7的上表面的周圍設置薄壁部而形成引線遮簷部7a。
形成統一封入塊時，首先，準備引線框架5，所述引線框架5包括晶粒座6及配置於晶粒座6的周圍的多個引線構成部7。其次，在晶粒座6上載置半導體晶片10，將半導體晶片10與引線構成部7經由接合線11加以電性連接之後，對晶粒座6、半導體晶片10、引線構成部7及接合線11進行樹脂密封。經由以上的步驟而形成統一封入塊。
圖3是繼圖2之後的本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖，表示了在樹脂底面1a上黏附有保護薄膜2的狀態。保護薄膜2包含具有耐蝕刻性的有機材料等，既可如劃片膠帶（dicing tape）般預先形成為薄片狀而黏附於統一封入塊1的底面，亦可在統一封入塊1的底面上塗佈具有耐蝕刻性的有機材料之後使其硬化。
其次，如圖4所示，自樹脂上表面1b側沿切斷線1d使用寬闊的第1劃片刀12切削統一封入塊1的一部分。切斷線1d是穿過引線構成部7的中心，對引線構成部7左右等量地進行分割的線。第1劃片刀12沿切斷線1d自樹脂上表面開始切削，切削至引線構成部7的中途的深度，例如，切削至引線構成部7的相當於薄壁部的底部的深度為止之後，自統一封入塊1抽出第1劃片刀12。此處使用的劃片刀的厚度越厚越好，較佳的是100 μm厚以上。再者，所述切削是沿圖1所示的橫行的各條切斷線1c、及縱行的各條切斷線1d而分別進行。
圖5表示自圖4的紙面沿進深方向排列的多個引線構成部7的剖面圖。第1切削下表面12b表示藉由第1劃片刀而切削的區域的下表面。當第1劃片刀對密封樹脂8及引線構成部7兩者進行切削時，具有延伸性的引線構成部7表面的金屬（此處為銅Cu）被旋轉的劃片刀以硬扯的方式而切削，有時會在密封樹脂上形成金屬毛邊3。若金屬毛邊3長而形成為跨鄰接的引線構成部7，則會導致特性不良，因此必須去除金屬毛邊3。
圖6是繼圖4之後的本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖，表示了蝕刻步驟。在本實施方式中，為了去除藉由切削而產生的金屬毛邊3，使用各向同性蝕刻的濕式蝕刻（wet etching）。所使用的蝕刻液是硫酸/過氧化氫溶液或氯化亞鐵水溶液，可不蝕刻密封樹脂8而選擇性地蝕刻銅。當使統一封入塊1浸漬於蝕刻液中時，蝕刻液會進入至藉由切削而形成的第1切削區域12a，對露出於第1切削區域12a的底面及側面的引線構成部7各向同性地開始蝕刻。繼而，在殘留引線構成部7的深度方向上的一部分的狀態下結束蝕刻。如上所述在引線構成部7上進行半蝕刻（half etching）處理，是為了防止後來形成的引線的長度不均。藉由所述蝕刻，在第1切削區域12a與引線構成部7的表面即引線凹面7d之間形成蝕刻區域14。引線凹面7d包含正錐形形狀的傾斜面及與所述傾斜面相連的平面。平面是引線水平面7f及引線垂直面7i，分別反映出第1切削區域12a的底面及側面的形狀。而且，正錐形形狀的引線傾斜面7h是形成凹陷的曲面的形狀。未蝕刻而殘留的引線構成部7的厚度理想的是總厚度的1/3～1/10左右。再者，在本實施方式中，在蝕刻時晶粒座底面6b或引線底面7b由保護薄膜2包覆著，故該些部位可不凹陷而保持平坦性。
圖7是自圖6的紙面沿進深方向排列的多個引線構成部7的剖面圖。圖5中圖示的金屬毛邊3為薄的毛邊，故可與蝕刻引線構成部7同時去除。圖中的引線構成部7的上部是經蝕刻而形成的引線凹面7d，引線構成部7的下部是在蝕刻時殘留，未切斷而連接著的部分。
圖8是繼圖6之後的本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖，表示了利用第2劃片刀13將統一封入塊1完全切斷，而在各個半導體裝置4中進行單片化的步驟。此處使用的第2劃片刀13是寬度較第1劃片刀12更窄的刀（刀厚30 μm～80 μm），自統一封入塊1的樹脂上表面1b側侵入，自第1切削區域12a的中央部附近開始切削，對密封樹脂8及引線構成部7的剩餘部分以左右等分的方式進行切削，而形成引線9（圖示於圖9）。此時，第2劃片刀13的前端抵達至黏附於引線底面7b上的保護薄膜2的中途為止。
再者，所述切削是沿圖1所示的橫行的各個切斷線1c、以及縱行的各個切斷線1d而分別進行。當藉由所述完全切斷而產生第2金屬毛邊（未圖示）時，只要進行用以去除第2金屬毛邊的輕微的第2蝕刻處理即可，但若完全切斷的引線構成部7的下部薄，第2金屬毛邊的產生少，則亦可無需第2蝕刻處理。此處使用的蝕刻液是硫酸/過氧化氫溶液或氯化亞鐵水溶液，不蝕刻密封樹脂8而選擇性地蝕刻銅。
其後，當去除保護薄膜2而實施電解鍍敷時，在引線凹面7d及引線底面7b的表面上形成Ni/Pd/Au積層膜的鍍敷膜。藉由設置鍍敷膜，引線9的封裝性提高，然而即使不進行鍍敷，亦可獲得本發明的效果。再者，去除保護薄膜2，既可利用自統一封入塊1剝離的方法，亦可利用藉由溶解液來溶解保護薄膜2的方法。
經由所述步驟，獲得本發明的半導體裝置。
圖9是本發明的第1實施方式的半導體裝置的剖面圖。半導體裝置4具有如下的結構：在上部具有包含薄壁部的晶粒座遮簷部6a的晶粒座6上載置半導體晶片10，在晶粒座6的周圍與晶粒座隔開地設置引線9，利用接合線11將引線9與半導體晶片10加以電性連接，包括包覆半導體晶片10、接合線11、晶粒座6及引線9的密封樹脂8，在遠離晶粒座之側的引線9的外側設置凹部7e，面向凹部7e的引線凹面7d包括引線垂直面7i、正錐形形狀的引線傾斜面7h及接於其後的引線水平面7f。又，引線水平面7f是與引線底面7b平行地形成，並且，位於引線9的最外端的引線切斷面7g是搭接於引線水平面7f及引線底面7b而形成。又，密封樹脂8的側面呈階梯狀。密封樹脂8的側面形成為如下的結構：包括上部的第1樹脂側面8a及與引線切斷面7g形成相同的面的下部的第2樹脂側面8b，引線9的一部分即前端較第1樹脂側面8a更突出。
圖10是本發明的第1實施方式的半導體裝置的引線部的立體圖。密封樹脂8是由第1樹脂側面8a及第2樹脂側面8b形成為階梯狀。設置於引線9的外側的引線凹部7e由密封樹脂8包圍兩側，凹部7e呈底切（under cut）狀形成於密封樹脂8下。
圖11是本發明的第1實施方式的半導體裝置的頂視圖。由於能夠在密封樹脂8之間確認引線9，當對半導體裝置4進行有基板封裝時，可在外觀檢查中容易地確認焊料濡濕性。
在所述說明中，是將鍍敷步驟設為保護薄膜去除後，但亦可在圖6的蝕刻步驟後進行鍍敷步驟。但是，在此情況下，鍍敷所覆蓋著的部位僅為引線凹面7d，在引線底面7b上則未覆蓋。鍍敷覆蓋至引線底面7b只要是在保護薄膜2黏附步驟前、或保護薄膜2去除步驟後追加進行即可。
根據以上所述的第1實施方式，可藉由蝕刻而去除藉由利用第1劃片刀12進行切斷而產生於切斷面上的金屬毛邊3。藉此，可抑制多個引線間的短路的產生。又，當將單片化後的半導體裝置4封裝至封裝基板上時，亦可抑制半導體裝置4或封裝基板上的任一導體間的短路的產生。又，藉由蝕刻而形成的引線具有正錐形的形狀，因此當封裝至封裝基板時焊料容易爬升至引線凹面7d上，從而可獲得良好的連接強度。此外，可自半導體裝置4的上表面觀察焊料的連接狀態而可進行品質確認。又，經爬升的焊料由引線側面的密封樹脂8包圍著，因此在鄰接的引線間難以發生短路。又，密封樹脂8的尺寸或引線9的尺寸是藉由利用第2劃片刀13的切斷而確定，因此可獲得尺寸精度高的半導體裝置4。
[第2實施方式]
圖12是本發明的第2實施方式的半導體裝置的製造方法的步驟剖面圖。若與第1實施方式的圖6進行對比，則與第1實施方式的不同點是：在第1切削區域12a的前端，設置細而深的第3切削區域12c，與第3切削區域12c相對應的蝕刻區域14抵達至引線底面7b。為了形成第1切削區域12a及第3切削區域12c，首先，利用寬闊的第1劃片刀（刀厚100 μm以上）切削至引線構成部7的薄壁部的底面附近為止而形成第1切削區域12a，其次，利用寬度較第1實施方式中所使用的第2劃片刀更窄的第3劃片刀（刀厚20 μm～30 μm）對第1切削區域12a的中心部進行下挖而形成第3切削區域12c。該些切削步驟亦可藉由使用在寬闊的第1劃片刀（刀厚100 μm以上）的前端設置有極薄的第3劃片刀（刀厚20 μm～30 μm）的劃片刀，而同時在一個步驟中進行。
藉由設為如上所述的製造方法，形成於引線的外端的引線切斷面（參照圖9的符號7g）變得極小，因此焊料的爬升良好，基板封裝時的焊料濡濕性進一步良好。又，藉由第2劃片刀而完全切斷時的引線構成部7的下部的切斷量極小，因而無需針對此時產生的第2金屬毛邊的第2蝕刻處理。
以上說明的步驟以外的步驟均按照第1實施方式。並且，所獲得的半導體裝置的結構亦為在第1實施方式的半導體裝置中添加有所述不同點的結構。
根據以上所述的第2實施方式，可藉由蝕刻而去除由利用第1劃片刀12的切斷而產生於切斷面上的金屬毛邊3。藉此，可抑制多個引線之間的短路的產生。又，當將單片化後的半導體裝置4封裝於封裝基板上時，可抑制半導體裝置4或封裝基板上的任一個導體間的短路的產生。又，藉由蝕刻而形成的引線9具有正錐形形狀，因此當封裝至封裝基板時焊料容易爬升至引線凹面7d上，可獲得良好的連接強度。在本實施方式中，引線9的前面的切斷面極小，因此焊料更容易爬升，可進一步獲得良好的連接。此外，可自半導體裝置的上表面觀察焊料的連接狀態。又，經爬升的焊料由引線側面的密封樹脂包圍著，因此在鄰接的引線之間難以發生短路。又，密封樹脂8的尺寸或引線9的尺寸是藉由利用第2劃片刀13的切斷而確定，因此可獲得尺寸精度高的半導體裝置4。
1‧‧‧統一封入塊
1a‧‧‧樹脂底面
1b‧‧‧樹脂上表面
1c‧‧‧切斷線
1d‧‧‧切斷線
2‧‧‧保護薄膜
3‧‧‧金屬毛邊
4‧‧‧半導體裝置
5‧‧‧引線框架
6‧‧‧晶粒座
6a‧‧‧晶粒座遮簷部
6b‧‧‧晶粒座底面
6c‧‧‧晶粒座上表面
7‧‧‧引線構成部
7a‧‧‧引線遮簷部
7b‧‧‧引線底面
7c‧‧‧引線上表面
7d‧‧‧引線凹面
7e‧‧‧引線凹部（凹部）
7f‧‧‧引線水平面
7g‧‧‧引線切斷面
7h‧‧‧引線傾斜面
7i‧‧‧引線垂直面
8‧‧‧密封樹脂
8a‧‧‧第1樹脂側面（側面）
8b‧‧‧第2樹脂側面（側面）
9‧‧‧引線
10‧‧‧半導體晶片
11‧‧‧接合線
12‧‧‧第1劃片刀
12a‧‧‧第1切削區域
12b‧‧‧第1切削下表面
12c‧‧‧第3切削區域
13‧‧‧第2劃片刀
14‧‧‧蝕刻區域
圖1是說明本發明的第1實施方式的半導體裝置的製造方法的立體圖。
圖2是本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖。
圖3是繼圖2之後的本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖。
圖4是繼圖3之後的本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖。
圖5是表示藉由第1切斷而產生於引線框架的切斷面上的金屬毛邊的圖。
圖6是繼圖4之後的本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖。
圖7是表示已藉由蝕刻而去除金屬毛邊的狀態的剖面圖。
圖8是繼圖6之後的本發明的第1實施方式的半導體裝置的製造方法的步驟剖面圖。
圖9是本發明的第1實施方式的半導體裝置的剖面圖。
圖10是本發明的第1實施方式的半導體裝置的引線部的立體圖。
圖11是本發明的第1實施方式的半導體裝置的頂視圖。
圖12是本發明的第2實施方式的半導體裝置的製造方法的步驟剖面圖。

Claims (6)

  1. 一種半導體裝置，其特徵在於包括： 晶粒座，載置半導體晶片； 多個引線，配置於所述晶粒座的周圍；以及 密封樹脂，使所述引線的下表面及所述引線的遠離所述晶粒座之側的引線的外側露出；且 在所述引線的外側的上部設置有凹部， 面向所述凹部的引線凹面至少包含正錐形形狀的傾斜面， 所述引線的外側的一部分較所述密封樹脂的側面突出。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述引線凹面除了正錐形的傾斜面以外，還包含水平面。
  3. 一種半導體裝置的製造方法，其特徵在於包括如下的步驟： 準備引線框架，所述引線框架包括晶粒座及配置於所述晶粒座的周圍的多個引線構成部； 在所述晶粒座上載置半導體晶片，將所述半導體晶片與所述引線構成部加以電性連接； 至少對所述晶粒座、所述半導體晶片及所述引線構成部進行樹脂密封而形成統一封入塊； 在所述統一封入塊的底面上黏附保護薄膜； 第1切削步驟，自所述統一封入塊的與底面為相反側的上表面至所述引線構成部的一部分為止，利用第1寬度的劃片刀進行切削而形成第1切削區域； 第1蝕刻步驟，對在所述第1切削步驟中露出的所述引線構成部各向同性地進行蝕刻； 第2切削步驟，自所述第1切削區域的底面至所述統一封入塊的底面為止，利用較所述第1寬度更窄的第2寬度的劃片刀進行切削而形成引線；以及 去除所述保護薄膜。
  4. 如申請專利範圍第3項所述的半導體裝置的製造方法，其中在所述第2切削步驟之後，進行蝕刻量少於所述第1蝕刻步驟的第2蝕刻步驟。
  5. 如申請專利範圍第3項所述的半導體裝置的製造方法，其中在所述第1切削步驟與所述第1蝕刻步驟之間，設置利用較所述第2寬度更窄的劃片刀進行切削的第3切削步驟， 在所述第1蝕刻步驟中，進行抵達至所述引線構成部的底面的蝕刻。
  6. 如申請專利範圍第3項至第5項中任一項所述的半導體裝置的製造方法，其中在去除所述保護薄膜的步驟之後，進行在所述引線的表面上進行鍍敷的步驟。
TW108100818A 2018-03-08 2019-01-09 半導體裝置及其製造方法 TW201946231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-042271 2018-03-08
JP2018042271A JP7144157B2 (ja) 2018-03-08 2018-03-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201946231A true TW201946231A (zh) 2019-12-01

Family

ID=67842766

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100818A TW201946231A (zh) 2018-03-08 2019-01-09 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US11251110B2 (zh)
JP (1) JP7144157B2 (zh)
CN (1) CN110246826A (zh)
TW (1) TW201946231A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
JP7450575B2 (ja) 2021-03-18 2024-03-15 株式会社東芝 半導体装置及びその製造方法
US20220359352A1 (en) * 2021-05-10 2022-11-10 Texas Instruments Incorporated Electronic package with concave lead end faces

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429246B2 (ja) * 2000-03-21 2003-07-22 株式会社三井ハイテック リードフレームパターン及びこれを用いた半導体装置の製造方法
JP3500362B2 (ja) * 2001-02-14 2004-02-23 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
JP2003158235A (ja) 2001-11-20 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP3691790B2 (ja) * 2001-12-27 2005-09-07 株式会社三井ハイテック 半導体装置の製造方法及び該方法によって製造された半導体装置
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
JP2003332269A (ja) 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置の製造方法
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
JP2004228166A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP5232394B2 (ja) 2007-02-28 2013-07-10 ローム株式会社 半導体装置の製造方法
JP5126687B2 (ja) 2009-02-16 2013-01-23 大日本印刷株式会社 樹脂封止型半導体装置、リードフレーム、リードフレームの製造方法、および樹脂封止型半導体装置の製造方法
JP2011216615A (ja) 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置の製造方法
JP5959386B2 (ja) 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
US20150262919A1 (en) 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions
US10008472B2 (en) * 2015-06-29 2018-06-26 Stmicroelectronics, Inc. Method for making semiconductor device with sidewall recess and related devices
JP6524533B2 (ja) 2016-02-25 2019-06-05 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
JP7144157B2 (ja) 2022-09-29
JP2019160882A (ja) 2019-09-19
US11251110B2 (en) 2022-02-15
CN110246826A (zh) 2019-09-17
US20190279921A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7511379B1 (en) Surface mountable direct chip attach device and method including integral integrated circuit
TWI627721B (zh) 半導體裝置之製造方法
US8890301B2 (en) Packaging and methods for packaging
JP2022087155A (ja) 半導体装置
US20160225733A1 (en) Chip Scale Package
KR20060041997A (ko) 반도체 장치 및 그 제조 방법
TWI634634B (zh) 半導體裝置及其製造方法
TW201946231A (zh) 半導體裝置及其製造方法
JP6100396B2 (ja) 半導体素子の製造方法および半導体素子
US20220246475A1 (en) Component and Method of Manufacturing a Component Using an Ultrathin Carrier
US10109564B2 (en) Wafer level chip scale semiconductor package
JP6846117B2 (ja) 半導体装置および半導体装置の製造方法
CN106684119B (zh) 一种芯片封装结构及其制备方法
US10854474B2 (en) Pre-cut plating lines on lead frames and laminate substrates for saw singulation
US20170011979A1 (en) Chip Scale Package
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2005311117A (ja) 半導体装置及びその製造方法
JP2019102697A (ja) 半導体装置およびその製造方法
US20220084980A1 (en) Packaged semiconductor device having improved reliability and inspectionability and manufacturing method thereof
JP4845986B2 (ja) 半導体装置
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置
JP2004186644A (ja) 電子部品の個別分割方法