CN106684119B - 一种芯片封装结构及其制备方法 - Google Patents
一种芯片封装结构及其制备方法 Download PDFInfo
- Publication number
- CN106684119B CN106684119B CN201710118058.XA CN201710118058A CN106684119B CN 106684119 B CN106684119 B CN 106684119B CN 201710118058 A CN201710118058 A CN 201710118058A CN 106684119 B CN106684119 B CN 106684119B
- Authority
- CN
- China
- Prior art keywords
- chip
- pad
- active surface
- bonding pad
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims description 80
- 238000005538 encapsulation Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 230000000694 effects Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 122
- 239000000463 material Substances 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000011368 organic material Substances 0.000 description 3
- 239000004743 Polypropylene Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明实施例公开了一种芯片封装结构及其制备方法，涉及半导体封装技术领域，其中，所述芯片封装结构包括：芯片，所述芯片包括有源面、与所述有源面对向设置的非有源面以及连接所述有源面与所述非有源面的侧面，连接所述侧面上下两个边沿的平面与所述有源面不垂直；焊盘，位于所述芯片的有源面上；焊球，位于所述焊盘上，通过所述焊盘与所述芯片电连接；封装层，位于所述芯片上远离所述焊盘的一侧，且所述封装层包覆所述芯片的非有源面和侧面。采用上述技术方案，连接侧面上下两个边沿的平面与有源面不垂直，可以增大侧面的表面积，保证芯片的侧面与封装层保持较大的接触面积，提高芯片与封装层的粘接强度，提升封装效果。
Description
技术领域
本发明实施例涉及半导体封装技术领域，尤其涉及一种芯片封装结构及其制备方法。
背景技术
随着半导体技术的发展以及消费电子市场的驱动，封装技术向更轻、更薄、体积更小、电热性能更优良的方向发展。芯片封装工艺由逐个芯片封装向晶圆级封装转变，而晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，简称晶圆级芯片封装因具有高密度、体积小、可靠性高、电热性能优良等优点而正好满足封装工艺的要求而逐渐成为目前最先进也是最重要的封装形式之一。
但是，现有技术中，WLCSP存在封装效果较差的技术问题，封装造成的晶粒崩角现象比较严重，影响WLCSP的后续测试及使用。
发明内容
有鉴于此，本发明实施例提供一种芯片封装结构及其制备方法，以解决现有技术中WLCSP封装效果较差的技术问题。
第一方面，本发明实施例提供了一种芯片封装结构，包括：
芯片，所述芯片包括有源面、与所述有源面对向设置的非有源面以及连接所述有源面与所述非有源面的侧面，连接所述侧面上下两个边沿的平面与所述有源面不垂直；
焊盘，位于所述芯片的所述有源面上；
焊球，位于所述焊盘上，通过所述焊盘与所述芯片电连接；
封装层，位于所述芯片上远离所述焊盘的一侧，且所述封装层包覆所述芯片的非有源面和侧面。
可选的，所述芯片的所述侧面的截面形状为直线形、阶梯形或者弧形。
可选的，当所述芯片的所述侧面的截面形状为阶梯形时，所述侧面包括第一侧面和第二侧面，所述第一侧面靠近所述有源面，所述第二侧面远离所述有源面，所述第一侧面的垂直高度为200-400μm。
可选的，所述芯片封装结构还包括焊盘扩展层，位于所述芯片的所述有源面上且与所述焊盘电连接；所述焊球位于所述焊盘和所述焊盘扩展层上，通过所述焊盘和所述焊盘扩展层与所述芯片电连接。
可选的，所述焊盘包括边缘焊盘和中心焊盘，所述边缘焊盘位于所述有源面的边缘区域，所述中心焊盘位于所述有源面的中心区域；
所述焊盘扩展层包括边缘焊盘扩展层和中心焊盘扩展层，所述边缘焊盘扩展层位于所述边缘焊盘远离所述有源面的中心位置的一侧，所述中心焊盘扩展层包围所述中心焊盘且与所述中心焊盘中心对准。
可选的，所述边缘焊盘扩展层的长度范围为150μm-250μm。
第二方面，本发明实施例还提供了一种芯片封装结构的制备方法，包括：
提供一晶圆基板，并在所述晶圆基板上制备焊盘；
在所述晶圆基板的切割位置制备开口，并在所述开口位置对所述晶圆基板进行切割，得到多个芯片；每个所述芯片包括有源面、与所述有源面对向设置的非有源面以及连接所述有源面与所述非有源面的侧面，连接所述侧面上下两个边沿的平面与所述有源面不垂直；
将多个所述芯片以所述有源面朝下的方式贴装在衬底上；
在所述衬底上制备封装层，所述封装层包覆多个所述芯片的非有源面和侧面；
拆除所述衬底，露出所述芯片的所述有源面及所述焊盘；
在对应所述焊盘的位置制备焊球，所述焊球通过所述焊盘与所述芯片电连接，得到所述晶圆基板的封装结构；
将所述晶圆基板的封装结构进行切割，得到所述芯片的封装结构。
可选的，所述开口的截面形状为三角形、矩形、梯形或者圆弧形。
可选的，所述开口的深度为200-400μm。
可选的，所述在对应所述焊盘的位置制备焊球，所述焊球通过所述焊盘与所述芯片电连接，包括：
在每个所述芯片的有源面上制备焊盘扩展层，所述焊盘扩展层与所述焊盘电连接；
在对应所述焊盘和所述焊盘扩展层的位置制备焊球，所述焊球通过所述焊盘和所述焊盘扩展层与所述芯片电连接。
可选的，所述焊盘包括边缘焊盘和中心焊盘，所述边缘焊盘位于所述有源面的边缘区域，所述中心焊盘位于所述有源面的中心区域；
在每个所述芯片的有源面上制备焊盘扩展层，包括：
在所述边缘焊盘远离所述有源面中心位置的一侧制备边缘焊盘扩展层，所述边缘焊盘扩展层与所述边缘焊盘电连接；
在所述中心焊盘的四周制备中心焊盘扩展层，所述中心焊盘扩展层与所述中心焊盘电连接且与所述中心焊盘中心对准。
可选的，所述边缘焊盘扩展区的长度范围为150μm-250μm。
本发明实施例提供的芯片封装结构及其制备方法，芯片封装结构包括芯片、焊盘、焊球以及封装层，芯片包括有源面、与有源面对向设置的非有源面以及连接有源面与非有源面的侧面，封装层包覆芯片的非有源面和侧面，设置连接侧面上下两个边沿的平面与有源面不垂直以及封装层包覆芯片的非有源面和侧面，可以增加芯片的侧面的表面积，保证芯片的侧面与封装层保持较大的接触面积，提高芯片与封装层的粘接强度，提升封装效果，解决现有技术中WLCSP封装效果较差的技术问题。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例一提供的一种芯片封装结构的剖面结构示意图；
图2是本发明实施例二提供的一种芯片封装结构的剖面结构示意图；
图3是本发明实施例二提供的一种芯片封装结构的俯视结构示意图；
图4是本发明实施例三提供的一种芯片封装结构的制备方法的流程示意图；
图5是本发明实施例三提供的在晶圆基板上制备焊盘的剖面示意图；
图6是本发明实施例三提供的在晶圆基板的切割位置制备开口的剖面示意图；
图7是本发明实施例三提供的在开口位置对晶圆基板进行切割，得到多个芯片的剖面示意图；
图8是本发明实施例三提供的将芯片贴装在衬底上的剖面示意图；
图9是本发明实施例三提供的在衬底上制备封装层的剖面示意图；
图10是本发明实施例三提供的拆除衬底的剖面示意图；
图11是本发明实施例三提供的在对应焊盘的位置制备焊球的剖面示意图；
图12是本发明实施例三提供的切割晶圆基板的封装结构，得到芯片的封装结构的剖面示意图；
图13是本发明实施例四提供的一种芯片封装结构的制备方法的流程示意图；
图14是本发明实施例四提供的在芯片的有源面上制备焊盘扩展区的剖面示意图；
图15是本发明实施例四提供的在焊盘和焊盘扩展层的位置制备焊球的剖面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
实施例一
图1是本发明实施例一提供的一种芯片封装结构的剖面结构示意图，具体的，本发明实施例一提供一种芯片封装结构，如图1所示，本发明实施例提供的芯片封装结构可以包括：
芯片10，芯片10包括有源面101、与有源面101对向设置的非有源面102以及连接有源面101与非有源面102的侧面103，连接侧面103上下两个边沿的平面与有源面101不垂直；
焊盘20，位于芯片10的有源面101上；
焊球30，位于焊盘20上，通过焊盘20与芯片10电连接；
封装层40，位于芯片10上远离焊盘20的一侧，封装层40包覆芯片10的非有源面102和侧面103。
示例性的，芯片10包括有源面101、与有源面101对向设置的非有源面102以及连接有源面101和非有源面102的侧面103，有源面101和非有源面102可以是沿水平方向延伸；侧面103可以为平面，也可以为曲面，还可以为由多个平面组成的阶梯形曲面，连接侧面103的上下两个边沿的平面与有源面101不垂直。
可选的，如图1所示，侧面103的截面形状可以为直线形、阶梯形或者弧形中的任意一种，图1以侧面103的截面形状为阶梯形为例进行说明。连接侧面103上下两个边沿的平面与有源面101不垂直，反应在图1所示的剖面结构示意图中可以理解为连接侧面103上下两个端点的直线与有源面101不垂直。由于有源面101可以沿水平方向延伸，连接侧面103上下两个边沿的平面与有源面101不垂直，因此连接侧面103上下两个边沿的平面不是沿竖直方向延伸的，无论侧面103的截面形状为直线形、阶梯形或者弧形中的哪一种，其表示侧面103的表面积均比连接侧面103上下两个边沿且沿竖直方向延伸的平面的表面积要大，因此设置连接侧面103上下两个边沿的平面与有源面101不垂直，可以增加侧面103的表面积。
可选的，继续参考图1，当芯片10的侧面103的截面形状为阶梯形时，侧面103可以包括第一侧面1031和第二侧面1032，第一侧面1031靠近有源面101，第二侧面1032远离有源面101，靠近非有源面102，第一侧面1031的垂直高度H1可以为200-400μm。
可选的，焊盘20位于芯片10的有源面101上，芯片10的有源面101上设置有多个焊盘20，通过设置焊盘20，芯片10可以与外部器件进行电连接。可选的，焊盘20可为单层或多层金属，其材料可以为Ti，W，Al，Cu，Ni，Pt，Ag以及Au中的任意一种或者多种的合金。
可选的，焊球30位于焊盘20上，通过焊盘20与芯片10电连接。可选的，焊球30的材料可以为焊料金属，例如Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In及其合金。
可选的，封装层40位于芯片10上且远离焊盘20的一侧，封装层40包覆了芯片10的非有源面102的侧面103，露出有源面101及焊盘20。可选的，封装层40的材料可以为有机材料，例如ABF、FR-4、BT树脂或者聚丙烯。
综上，本发明实施例一提供的芯片封装结构，芯片封装结构包括芯片、焊盘、焊球以及封装层，芯片包括有源面、与有源面对向设置的非有源面以及连接有源面与非有源面的侧面，封装层包覆芯片的非有源面和侧面，设置连接侧面上下两个边沿的平面与有源面不垂直以及封装层包覆芯片的侧面，可以保证芯片的侧面具有较大的表面积，保证芯片的侧面与封装层保持较大的接触面积，提高芯片与封装层的粘接强度，提升封装效果，解决现有技术中WLCSP封装效果较差的技术问题。
实施例二
图2是本发明实施例二提供的一种芯片封装结构的剖面结构示意图，具体的，本发明实施例二提供一种芯片封装结构，本发明实施例二提供的芯片封装结构以上述实施例一提供的芯片封装结构为基础，在上述芯片封装结构上进行优化，具体为本发明实施例二提供的芯片封装结构还可以包括焊盘扩展层，如图2所示，本发明实施例二提供的芯片封装结构可以包括：
芯片10，芯片10包括有源面101、与有源面101对向设置的非有源面102以及连接有源面101与非有源面102的侧面103，连接侧面103上下两个边沿的平面与有源面101不垂直；
焊盘20，位于芯片10的有源面101上；
焊盘扩展层50，位于芯片10的有源面101上且与焊盘20电连接；
焊球30，位于焊盘20和焊盘扩展层50上，通过焊盘20和焊盘扩展层50与芯片10电连接；
封装层40，位于芯片10上远离焊盘20的一侧，封装层40包覆芯片10的非有源面102和侧面103。
示例性的，由于焊盘20的面积较小，例如为60*60μm，而焊球30的接触面积较大，例如焊球30的接触表面的直径可以为250μm，因此，直接将焊盘20单独与焊球30电连接，接触面积较小，可能造成接触不良的技术问题。因此，本发明实施例所述的芯片封装结构，还可以包括焊盘扩展层50，如图2所示。通过焊盘扩展层50扩大焊球30与焊盘20的接触面积，提高芯片封装结构的电传导性能，避免因接触不良造成芯片封装结构不能正常使用。
可选的，焊盘扩展层50的材料可以为焊盘20的材料相同，例如Ti，W，Al，Cu，Ni，Pt，Ag以及Au中的任意一种或者多种的合金。
可选的，焊盘20可以包括边缘焊盘201和中心焊盘202，边缘焊盘201位于有源面101的边缘区域，中心焊盘202位于有源面101的中心区域；
相应的，焊盘扩展层50可以包括边缘焊盘扩展层501和中心焊盘扩展层502，边缘焊盘扩展层501位于边缘焊盘201远离有源面101的中心位置的一侧，中心焊盘扩展层502包围中心焊盘202且与中心焊盘202中心对准。
可选的，图3是本发明实施例二提供的一种芯片封装结构的俯视结构示意图，如图3所示，边缘焊盘扩展层501位于边缘焊盘201远离有源层101中心位置的一侧，如此可以将焊盘20向着远离有源层101中心位置的方向扩展，再在边缘焊盘201和边缘焊盘扩展层501上设置焊球30，在保证芯片10面积不变的情况下，可以释放芯片10的有源面101中心位置附近的面积，在焊球30的节距固定不变的情况下，通过设置边缘焊盘扩展层501，在芯片10的有源面101中心位置附近可以布局更多的焊球30，提供更多芯片或者电源通路，增加设计的灵活性。
可选的，边缘焊盘扩展层501的长度范围可以为150μm-250μm。
可选的，继续参考图3，中心焊盘扩展层502可以位于中心焊盘202的任意一侧或者中心焊盘扩展层502包围中心焊盘202且与中心焊盘202中心对准，中心焊盘扩展层502与中心焊盘202中心对准可以理解为中心焊盘扩展层502的中心与中心焊盘202的中心重合。图3仅以中心焊盘扩展层502包围中心焊盘202且与中心焊盘202中心对准为例进行了说明。通过在中心焊盘202两侧或者四周设置中心焊盘扩展层502，可以增大中心焊盘202与焊球30的接触面积，提高芯片封装结构的电传导性能。
综上，本发明实施例二提供的芯片封装结构，芯片封装结构包括芯片、焊盘、焊盘扩展层、焊球以及封装层，不但通过设置连接侧面上下两个边沿的平面与有源面不垂直可以保证芯片的侧面与封装层保持较大的接触面积，提高芯片与封装层的粘接强度，提升封装效果；还通过设置芯片扩展层，焊球通过焊盘和焊盘扩展层与芯片电连接，扩大了焊球与焊盘的接触面积，提高芯片封装结构的电传导性能；同时，通过设置边缘芯片扩展层，将焊盘向着远离有源层中心位置的方向扩展，在保证芯片面积不变的情况下，可以释放芯片中心位置附近的面积，在焊球的节距固定不变的情况下，通过设置边缘焊盘扩展层，在芯片中心位置附近可以布局更多的焊球，提供更多芯片或者电源通路，增加设计灵活性。
实施例三
图4是本发明实施例三提供的一种芯片封装结构的制备方法的流程示意图，具体的，本发明实施例三提供一种芯片封装结构的制备方法，如图4所示，本发明实施例三提供的制备方法可以包括：
S110、提供一晶圆基板，并在所述晶圆基板上制备焊盘。
示例性的，晶圆基板100可以理解为未切割的较大面积的芯片，晶圆基板100即为WLCSP封装技术中的晶圆级芯片，因此，晶圆基板100的材料即可以为晶圆。
图5是本发明实施例三提供的在晶圆基板上制备焊盘的剖面示意图，如图5所示，焊盘20位于晶圆基板100的有源面上，可选的，可以通过焊接的方式在晶圆基板100的有源面上制备焊盘20，晶圆基板100上包含多个焊盘20。可选的，焊盘20可为单层或多层金属，其材料可以为Ti，W，Al，Cu，Ni，Pt，Ag以及Au中的任意一种或者多种的合金。
S120、在所述晶圆基板的切割位置制备开口，并在所述开口位置对所述晶圆基板进行切割，得到多个芯片；每个所述芯片包括有源面、与所述有源面对向设置的非有源面以及连接所述有源面与所述非有源面的侧面，连接所述侧面上下两个边沿的平面与所述有源面不垂直。
可选的，晶圆基板100中包括切割线，通过所述切割线可以确定晶圆基板100中的切割位置，进而可以将晶圆基板100切割为若干芯片10。图6是本发明实施例三提供的在晶圆基板的切割位置制备开口的剖面示意图，如图6所示，在所述切割位置制备开口200。可选的，在所述切割位置制备开口200，可以通过工业刻刀在切割位置制备开口200，还可以通过刻蚀的方式刻蚀得到开口200，例如光刻蚀，这里不对如何制备得到开口200进行限定。
可选的，开口200的截面形状可以为三角形、矩形、梯形或者圆弧形。
可选的，开口200的深度H2可以为200-400μm。
图7是本发明实施例三提供的在开口位置对晶圆基板进行切割，得到多个芯片的剖面示意图，如图7所示，在开口200的位置处对晶圆基板100进行切割，得到多个芯片10，每个芯片10包括有源面101、与有源面101对向设置的非有源面102以及连接有源面101与非有源面102的侧面103，连接侧面103上下两个边沿的平面与有源面101不垂直。
示例性的，在开口200位置对晶圆基板100进行切割，得到多个芯片10，当开口200完全贯穿晶圆基板100时，开口200的侧面可以作为芯片10的侧面103；当开口200部分贯穿晶圆基板100时，开口200的侧面以及切割面共同作为芯片10的侧面103，如图7所示，无论哪种方式得到的芯片10，连接侧面103上下两个边沿的平面与有源面101不垂直。由于有源面101可以沿水平方向延伸，连接侧面103上下两个边沿的平面与有源面101不垂直，因此连接侧面103上下两个边沿的平面不是沿竖直方向延伸的，无论侧面103的截面形状为直线形、阶梯形或者弧形中的哪一种，其表示的侧面103的表面积均比连接侧面103上下两个边沿且沿竖直方向延伸的平面的面积要大，因此设置连接侧面103上下两个边沿的平面与有源面101不垂直，可以增加侧面103的表面积。
S130、将多个所述芯片以所述有源面朝下的方式贴装在衬底上。
图8是本发明实施例三提供的将芯片贴装在衬底上的剖面示意图，如图8所示，将每个芯片10以有源面101朝下的方式贴装在衬底300上。可选的，可以是采用粘贴的方式将芯片10贴装在衬底300上，如此便需要在衬底300上预先涂覆一层粘结层（图中未示出），通过所述粘结层将芯片10贴装在衬底300上。可选的，粘结层的涂覆可使用旋涂、喷涂、滚压、印刷、非旋转涂覆、热压、真空压合以及压力贴合等方式，粘结层可以为有机材料或者复合材料。需要说明的是，本发明实施例不对如何将芯片10贴装在衬底300上进行限定，只是通过粘结层贴装进行举例说明，还可以是其他贴装方法，这里不进行限定。
S140、在所述衬底上制备封装层，所述封装层包覆多个所述芯片的非有源面和侧面。
图9是本发明实施例三提供的在衬底上制备封装层的剖面示意图，如图9所示，在衬底300上制备封装层40，封装层40包覆芯片10的非有源面102和侧面103。可选的，在衬底300上制备封装层40，可以通过在衬底300上填涂封装材料的方式制备得到封装层40，还可以是其他方式，这里不进行限定。可选的，封装层40的材料可以为有机材料，例如ABF、FR-4、BT树脂或者聚丙烯。
S150、拆除所述衬底，露出所述芯片的所述有源面及所述焊盘。
图10是本发明实施例三提供的拆除衬底的剖面示意图，如图10所示，拆除衬底300可以通过机械、加热、化学、激光等方式去除。优选的，由于可以通过粘结层将芯片10粘贴在衬底300上，因此可以使用紫外线加热或者激光的方式照射粘结层，使粘结层发生老化，粘结性能下降，从而可以比较容易地将衬底300进行拆除。
S160、在对应所述焊盘的位置制备焊球，所述焊球通过所述焊盘与所述芯片电连接，得到所述晶圆基板的封装结构。
图11是本发明实施例三提供的在对应焊盘的位置制备焊球的剖面示意图，如图11所示，在对应焊盘20的位置制备焊球30，具体可以是通过电镀、印刷、植球、放球等工艺，然后进行回流工艺，制备得到焊球30。可选的，焊球30的材料主要为焊料金属，如Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In、等及其合金。
S170、将所述晶圆基板的封装结构进行切割，得到所述芯片的封装结构。
图12是本发明实施例三提供的切割晶圆基板的封装结构，得到芯片的封装结构的剖面示意图，如图12所示，将晶圆基板100的封装结构切割得到芯片10的封装结构。可选的，可以使用切割工具对晶圆基板100的封装结构进行切割，得到多个芯片10的封装结构，例如可以使用玻璃切割刀对包含多个芯片10的封装结构进行切割，得到芯片10的封装结构，也可以使用激光切割的方法对包含多个芯片10的封装结构进行切割，得到芯片10的封装结构，优选的，可以使用激光切割的方法得到芯片10的封装结构，使用激光对包含多个芯片10的封装结构进行切割，可以保证切割精准度。
综上，本发明实施例提供的芯片封装结构的制备方法，通过首先在晶圆基板的切割位置制备开口，在开口位置对晶圆基板进行切割，得到多个芯片，连接芯片的侧面上下两个边沿的平面与芯片的有源面不垂直，保证可以增大芯片的侧面的表面积，当封装层包覆芯片时，封装层与芯片的侧面的接触面积较大，提高芯片与封装层的粘接强度，提升封装效果，解决现有技术中WLCSP封装效果较差的技术问题。
实施例四
图13是本发明实施例四提供的一种芯片封装结构的制备方法的流程示意图，本发明实施例提供一种芯片封装结构的制备方法，本发明实施例以上述实施例三为基础，在实施例三的基础上进行优化，具体为提供一种包含焊盘扩展层的芯片封装结构的制备方法，如图13所示，本发明实施例提供的芯片封装结构的制备方法可以包括：
S210、提供一晶圆基板，并在所述晶圆基板上制备焊盘。
S220、在所述晶圆基板的切割位置制备开口，并在所述开口位置对所述晶圆基板进行切割，得到多个芯片；每个所述芯片包括有源面、与所述有源面对向设置的非有源面以及连接所述有源面与所述非有源面的侧面，连接所述侧面上下两个边沿的平面与所述有源面不垂直。
S230、将多个所述芯片以所述有源面朝下的方式贴装在衬底上。
S240、在所述衬底上制备封装层，所述封装层包覆多个所述芯片的非有源面和侧面。
S250、拆除所述衬底，露出所述芯片的所述有源面及所述焊盘。
S260、在每个所述芯片的有源面上制备焊盘扩展层，所述焊盘扩展层与所述焊盘电连接。
图14是本发明实施例四提供的在芯片的有源面上制备焊盘扩展区的剖面示意图，如图14所示，在芯片10的有源面101上制备焊盘扩展层50，焊盘扩展层50与焊盘20电连接。可选的，在芯片10的有源面101上制备焊盘扩展层50可以与制备焊盘20的方向相同，例如通过焊接的方式在芯片10的有源面101上制备焊盘扩展层50。可选的，焊盘扩展层50的材料可以为焊盘20的材料相同，例如Ti，W，Al，Cu，Ni，Pt，Ag以及Au中的任意一种或者多种的合金。通过焊盘扩展层50扩大焊盘20的表面积，提高芯片封装结构的电传导性能。
可选的，焊盘20可以包括边缘焊盘201和中心焊盘202，边缘焊盘201位于有源面101的边缘区域，中心焊盘202位于有源面101的中心区域；
在每个芯片10的有源面101上制备焊盘扩展层50，可以包括：
在边缘焊盘201远离有源面101中心位置的一侧制备边缘焊盘扩展层501，边缘焊盘扩展层501与边缘焊盘201电连接；
在中心焊盘202的四周制备中心焊盘扩展层502，中心焊盘扩展层502与中心焊盘202电连接且与中心焊盘202中心对准。
可选的，如图14所示，在边缘焊盘201远离有源面101中心位置的一侧制备边缘焊盘扩展层501，如此可以将焊盘20向着远离有源层101中心位置的方向扩展，提高芯片10的有源面101的容纳面积。可选的，边缘焊盘扩展层501的长度范围可以为150μm-250μm。
可选的，继续参考图14，在中心焊盘202的四周或者任意一侧制备中心焊盘扩展层502，图14仅以在中心焊盘202的四周制备中心焊盘扩展层502为例进行了说明。可选的，中心焊盘扩展层502与中心焊盘202中心对准可以理解为中心焊盘扩展层502的中心与中心焊盘202的中心重合。通过在中心焊盘202两侧或者四周设置中心焊盘扩展层502，可以增大中心焊盘202的接触面积，提高芯片封装结构的电传导性能。
S270、在对应所述焊盘和所述焊盘扩展层的位置制备焊球，所述焊球通过所述焊盘和所述焊盘扩展层与所述芯片电连接，得到所述晶圆基板的封装结构。
图15是本发明实施例四提供的在焊盘和焊盘扩展层的位置制备焊球的剖面示意图，如图15所示，在焊盘20和焊盘扩展层50的位置制备焊球30，通过焊盘扩展区50提高了焊球30与焊盘20的接触面积，提高芯片封装结构的电传导性能。
可选的，如图15所示，边缘焊盘201和边缘焊盘扩展区501与焊球30电连接，可以在保证芯片10面积不变的情况下，可以释放芯片10中心位置附近的面积，在焊球30的节距固定不变的情况下，通过设置边缘焊盘扩展层501，在芯片10中心位置附近可以布局更多的焊球30，提供更多芯片或者电源通路，增加设计的灵活性。中心焊盘202和中心焊盘扩展区502与焊球30电连接，以增大中心焊盘202与焊球30的接触面积，提高芯片封装结构的电传导性能。
S280、将所述晶圆基板的封装结构进行切割，得到所述芯片的封装结构。
综上，本发明实施例提供的芯片封装结构的制备方法，首先通过首先在晶圆基板的切割位置制备开口，在开口位置对晶圆基板进行切割，得到多个芯片，连接芯片的侧面上下两个边沿的平面与芯片的有源面不垂直，保证可以增大芯片的侧面的表面积，当封装层包覆芯片时，封装层与芯片的侧面的接触面积较大，提高芯片与封装层的粘接强度，提升封装效果；其次通过制备焊盘扩展区，焊球通过焊盘和焊盘扩展层与芯片电连接，扩大了焊球与焊盘的接触面积，提高芯片封装结构的电传导性能；同时，通过制备边缘芯片扩展层，将焊盘向着远离有源层中心位置的方向扩展，在保证芯片面积不变的情况下，可以释放芯片中心位置附近的面积，在焊球的节距固定不变的情况下，通过设置边缘焊盘扩展层，在芯片中心位置附近可以布局更多的焊球，提供更多芯片或者电源通路，增加设计灵活性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (7)
1.一种芯片封装结构，其特征在于，包括：
芯片，所述芯片包括有源面、与所述有源面对向设置的非有源面以及连接所述有源面与所述非有源面的侧面，连接所述侧面上下两个边沿的平面与所述有源面不垂直；
焊盘，位于所述芯片的所述有源面上；
焊球，位于所述焊盘上，通过所述焊盘与所述芯片电连接；
封装层，位于所述芯片上远离所述焊盘的一侧，且所述封装层包覆所述芯片的非有源面和侧面；
焊盘扩展层，位于所述芯片的所述有源面上且与所述焊盘电连接；所述焊球位于所述焊盘和所述焊盘扩展层上，通过所述焊盘和所述焊盘扩展层与所述芯片电连接；
所述焊盘包括边缘焊盘和中心焊盘，所述边缘焊盘位于所述有源面的边缘区域，所述中心焊盘位于所述有源面的中心区域；
所述焊盘扩展层包括边缘焊盘扩展层和中心焊盘扩展层，所述边缘焊盘扩展层位于所述边缘焊盘远离所述有源面的中心位置的一侧，所述中心焊盘扩展层包围所述中心焊盘且与所述中心焊盘中心对准；
所述芯片的所述侧面的截面形状为直线形、阶梯形或者弧形。
2.根据权利要求1所述的芯片封装结构，其特征在于，当所述芯片的所述侧面的截面形状为阶梯形时，所述侧面包括第一侧面和第二侧面，所述第一侧面靠近所述有源面，所述第二侧面远离所述有源面，所述第一侧面的垂直高度为200-400μm。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述边缘焊盘扩展层的长度范围为150μm-250μm。
4.一种芯片封装结构的制备方法，其特征在于，包括：
提供一晶圆基板，并在所述晶圆基板上制备焊盘；
在所述晶圆基板的切割位置制备开口，并在所述开口位置对所述晶圆基板进行切割，得到多个芯片；每个所述芯片包括有源面、与所述有源面对向设置的非有源面以及连接所述有源面与所述非有源面的侧面，连接所述侧面上下两个边沿的平面与所述有源面不垂直；
将多个所述芯片以所述有源面朝下的方式贴装在衬底上；
在所述衬底上制备封装层，所述封装层包覆多个所述芯片的非有源面和侧面；
拆除所述衬底，露出所述芯片的所述有源面及所述焊盘；
在对应所述焊盘的位置制备焊球，所述焊球通过所述焊盘与所述芯片电连接，得到所述晶圆基板的封装结构；
将所述晶圆基板的封装结构进行切割，得到所述芯片的封装结构；
所述在对应所述焊盘的位置制备焊球，所述焊球通过所述焊盘与所述芯片电连接，包括：
在每个所述芯片的有源面上制备焊盘扩展层，所述焊盘扩展层与所述焊盘电连接；
在对应所述焊盘和所述焊盘扩展层的位置制备焊球，所述焊球通过所述焊盘和所述焊盘扩展层与所述芯片电连接；
所述焊盘包括边缘焊盘和中心焊盘，所述边缘焊盘位于所述有源面的边缘区域，所述中心焊盘位于所述有源面的中心区域；
在每个所述芯片的有源面上制备焊盘扩展层，包括：
在所述边缘焊盘远离所述有源面中心位置的一侧制备边缘焊盘扩展层，所述边缘焊盘扩展层与所述边缘焊盘电连接；
在所述中心焊盘的四周制备中心焊盘扩展层，所述中心焊盘扩展层与所述中心焊盘电连接且与所述中心焊盘中心对准。
5.根据权利要求4所述的制备方法，其特征在于，所述开口的截面形状为三角形、矩形、梯形或者圆弧形。
6.根据权利要求4所述的制备方法，其特征在于，所述开口的深度为200-400μm。
7.根据权利要求4所述的制备方法，其特征在于，所述边缘焊盘扩展区的长度范围为150μm-250μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710118058.XA CN106684119B (zh) | 2017-03-01 | 2017-03-01 | 一种芯片封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710118058.XA CN106684119B (zh) | 2017-03-01 | 2017-03-01 | 一种芯片封装结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106684119A CN106684119A (zh) | 2017-05-17 |
| CN106684119B true CN106684119B (zh) | 2024-02-20 |
Family
ID=58861692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710118058.XA Active CN106684119B (zh) | 2017-03-01 | 2017-03-01 | 一种芯片封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106684119B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109360860B (zh) * | 2018-09-25 | 2023-10-24 | 苏州科阳光电科技有限公司 | 一种晶圆封装结构及其制备方法 |
| CN109461666B (zh) * | 2018-11-05 | 2020-11-13 | 中芯集成电路（宁波）有限公司 | 一种芯片封装方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006075197A1 (en) * | 2005-01-12 | 2006-07-20 | Infineon Technologies Ag | Flip-chip semiconductor packages and methods for their production |
| CN101477955A (zh) * | 2008-01-04 | 2009-07-08 | 南茂科技股份有限公司 | 小片重新配置的封装结构及封装方法 |
| CN104495741A (zh) * | 2014-12-30 | 2015-04-08 | 华天科技（昆山）电子有限公司 | 表面传感芯片封装结构及制作方法 |
| CN105185882A (zh) * | 2014-06-04 | 2015-12-23 | 璨圆光电股份有限公司 | 发光二极管芯片、发光装置及发光二极管的晶圆级结构 |
| CN106229325A (zh) * | 2016-09-21 | 2016-12-14 | 苏州科阳光电科技有限公司 | 传感器模组及其制作方法 |
| CN206672937U (zh) * | 2017-03-01 | 2017-11-24 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构 |
-
2017
- 2017-03-01 CN CN201710118058.XA patent/CN106684119B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006075197A1 (en) * | 2005-01-12 | 2006-07-20 | Infineon Technologies Ag | Flip-chip semiconductor packages and methods for their production |
| CN101477955A (zh) * | 2008-01-04 | 2009-07-08 | 南茂科技股份有限公司 | 小片重新配置的封装结构及封装方法 |
| CN105185882A (zh) * | 2014-06-04 | 2015-12-23 | 璨圆光电股份有限公司 | 发光二极管芯片、发光装置及发光二极管的晶圆级结构 |
| CN104495741A (zh) * | 2014-12-30 | 2015-04-08 | 华天科技（昆山）电子有限公司 | 表面传感芯片封装结构及制作方法 |
| CN106229325A (zh) * | 2016-09-21 | 2016-12-14 | 苏州科阳光电科技有限公司 | 传感器模组及其制作方法 |
| CN206672937U (zh) * | 2017-03-01 | 2017-11-24 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106684119A (zh) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2852974B1 (en) | Method of making a substrate-less stackable package with wire-bond interconnect | |
| US7808060B2 (en) | MEMS microphone module and method thereof | |
| US9595453B2 (en) | Chip package method and package assembly | |
| JP5232394B2 (ja) | 半導体装置の製造方法 | |
| WO2009148768A2 (en) | Foil based semiconductor package | |
| KR101809521B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US20150091178A1 (en) | 3d device packaging using through-substrate pillars | |
| US20160111390A1 (en) | Method for manufacturing electronic devices | |
| JP2006261485A (ja) | 半導体装置およびその製造方法 | |
| JP5358089B2 (ja) | 半導体装置 | |
| CN103515254A (zh) | 芯片布置组件及用于形成芯片布置组件的方法 | |
| JP2018518827A (ja) | プリント形成パッケージ部品と導電パス再配線構造体のリードキャリア | |
| JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
| CN106684119B (zh) | 一种芯片封装结构及其制备方法 | |
| US10109564B2 (en) | Wafer level chip scale semiconductor package | |
| JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
| US20110241187A1 (en) | Lead frame with recessed die bond area | |
| TW201946231A (zh) | 半導體裝置及其製造方法 | |
| US20170278810A1 (en) | Embedded die in panel method and structure | |
| US11538734B2 (en) | Power semiconductor package with highly reliable chip topside | |
| KR101494411B1 (ko) | 반도체패키지 및 이의 제조방법 | |
| KR101445766B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2008198916A (ja) | 半導体装置及びその製造方法 | |
| CN110335851B (zh) | 一种新型的芯片封装结构及其制作方法 | |
| JP4979661B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |