JP3525808B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP3525808B2
JP3525808B2 JP18127899A JP18127899A JP3525808B2 JP 3525808 B2 JP3525808 B2 JP 3525808B2 JP 18127899 A JP18127899 A JP 18127899A JP 18127899 A JP18127899 A JP 18127899A JP 3525808 B2 JP3525808 B2 JP 3525808B2
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
forming
resin layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18127899A
Other languages
English (en)
Other versions
JP2001015535A (ja
Inventor
宏 土師
潔 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP18127899A priority Critical patent/JP3525808B2/ja
Publication of JP2001015535A publication Critical patent/JP2001015535A/ja
Application granted granted Critical
Publication of JP3525808B2 publication Critical patent/JP3525808B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の外部
接続用の電極上に導電部を形成する半導体装置の製造方
法および半導体装置に関するものである。
【0002】
【従来の技術】電子機器の基板などに実装される半導体
装置は、従来はウェハ状態で回路パターン形成が行わ
れ、個片に分割された後の半導体素子の外部接続用電極
に、リードフレームのピンや金属バンプなどを接続し、
この接続部分を含む半導体素子全体を樹脂モールドで封
止して半導体装置とするパッケージング工程を経て製造
されている。
【0003】ところで最近の電子機器の小型化に伴い、
半導体装置の小型化も一段と進展している。中でも半導
体素子を極限まで薄くする取り組みが活発であり、薄く
研磨された半導体ウェハを半導体素子毎に分割し、個片
の半導体をパッケージング工程に供給している。
【0004】
【発明が解決しようとする課題】しかしながら、薄型化
された半導体ウェハは外力に対する強度が弱く、分割時
の応力やひずみ等でダメージを受けやすいという問題が
あった。また無事個片に分割された半導体素子に対して
は、樹脂封止の際の熱応力によって発生するヒートクラ
ックなどの不具合が発生しやすく、製品の信頼性確保が
困難であるという問題点があった。
【0005】そこで本発明は、低コストで信頼性を確保
することができる半導体装置の製造方法および半導体装
置を提供することを目的とする。
【0006】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、半導体素子の外部接続用の電極が形成
された電極形成面上を樹脂で封止した半導体装置を製造
する半導体装置の製造方法であって、複数の半導体素子
が形成された半導体ウェハ表面に半導体素子の境界線と
なる溝を形成する工程と、前記溝が形成された半導体ウ
ェハの電極形成面に樹脂層を形成する工程と、前記樹脂
層が形成された半導体ウェハの裏面を前記溝が半導体ウ
ェハの裏面側から見えるまで削る工程と、前記樹脂層に
前記半導体素子の電極表面に到達する貫通孔を形成する
工程と、この貫通孔内に前記電極と導通する導電部を形
成する工程と、前記溝に沿って樹脂層を切断することに
より個片の半導体装置に分離する工程とを含む。
【0007】請求項2記載の半導体装置は、半導体素子
の外部接続用の電極が形成された電極形成面上を樹脂で
封止した半導体装置であって、複数の半導体素子が形成
された半導体ウェハ表面に半導体素子の境界線となる溝
を形成する工程と、前記溝が形成された半導体ウェハの
電極形成面に樹脂層を形成する工程と、前記樹脂層が形
成された半導体ウェハの裏面を前記溝が半導体ウェハの
裏面側から見えるまで削る工程と、前記樹脂層に前記半
導体素子の電極表面に到達する貫通孔を形成する工程
と、この貫通孔内に前記電極と導通する導電部を形成す
る工程と、前記溝に沿って樹脂層を切断することにより
個片の半導体装置に分離する工程とを含む半導体装置の
製造方法によって製造された。
【0008】本発明によれば、半導体ウェハ表面に半導
体素子の境界線となる溝を形成した後に半導体ウェハの
電極形成面に樹脂層を形成し、次いで前記溝が半導体ウ
ェハの裏面側から見えるまで半導体ウェハの裏面を削る
ことにより、半導体装置製造の早期段階で半導体素子を
封止した状態で個片に分割しかつ薄型にすることが可能
となる。すなわち、薄く加工される前の半導体ウェハに
対して切断(溝形成)と樹脂封止とを先に行い、その後
研磨して半導体素子を薄くするので、切断(分割)時の
応力や樹脂封止時の熱によるダメージを防止することが
できる。
【0009】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図1、図2は本発明の一実施の形態
の半導体装置の製造方法の工程説明図、図3は同樹脂膜
の断面図、図4は同半導体装置の製造方法の工程説明図
である。
【0010】図1(a)において、1は複数の半導体素
子が形成された半導体ウェハである。半導体ウェハ1の
上面には、外部接続用の電極2が形成されている。この
半導体ウェハは、この後の溝形成による加工ひずみ等の
応力や樹脂層形成での熱応力に十分耐える厚さ(約1m
m)を有している。次に、図1(b)に示すように、半
導体ウェハ1の上面の電極形成面上には、半導体素子の
境界線となる溝1aが形成される。この溝1aは、半導
体ウェハ1に対して、50〜200μm程度の深さで形
成される。この溝1aの深さ寸法は製品完成後の半導体
素子の厚さ寸法よりも大きくなっている。
【0011】次いで図1(c)に示すように、半導体ウ
ェハ1の電極形成面には樹脂層3が形成される。この樹
脂層3は、半導体ウェハ1の表面を保護するのみなら
ず、半導体ウェハ1から半導体素子が切り出された後に
おいてもそのまま封止用の樹脂として機能する。したが
って、樹脂層3に用いる樹脂材料には半導体素子を保護
するための封止機能を有するものが選ばれる。すなわ
ち、耐湿性、耐マイグレーション性、外力に対する十分
な強度、電気絶縁性等、封止材として満足できる性能を
有するものでなければならない。このような樹脂は、既
に半導体装置の製造に用いられているものでよい。ま
た、半導体装置を基板に実装した後の信頼性を高めるた
めに、上述した樹脂にSiO2等のフィラーを混合した
ものを使用してもよい。
【0012】次に図3、図4を用いて樹脂層形成の具体
的な例を説明する。樹脂層形成の方法として本実施の形
態では、図3に示すようにエポキシ樹脂やポリイミド樹
脂などの樹脂材料を200μm程度の厚さのシート状に
加工した樹脂膜3の片面に接着剤4をコートしたものを
使用し、この樹脂膜3を接着剤4によって半導体素子1
上面に貼付する方法が用いられる。具体的には、図4
(a)に示すように樹脂膜3の接着剤4がコートされた
面をテーブル40上に置かれた半導体ウェハ1の上面に
ローラ41等の貼付手段を用いて貼りつけ、次に図4
(b)に示す熱圧着ツール42等の熱圧着手段により加
圧しながら接着剤4を熱硬化させる。これにより、半導
体ウェハ1の表面に貼りつけられた樹脂膜3が樹脂層と
なる。
【0013】なお、樹脂層3を形成する方法として、樹
脂膜を用いる替わりに液状の樹脂を前記電極形成面上に
均一に塗布する方法や、半導体ウェハ1の電極形成面に
電着により樹脂を付着させる方法を用いてもよい。いず
れの方法においても、充分な厚さを有する樹脂層を簡便
な方法により低コストで形成することが出来る。ただ
し、樹脂層を均一な厚さで形成するという点では、シー
ト状の樹脂膜を接着剤を用いて貼りつける方法が好まし
い。
【0014】次に、樹脂層3が形成された半導体ウェハ
1の裏面を削る工程に送られる。図1(d)に示すよう
に、半導体ウェハ1の裏面、すなわち樹脂層3が形成さ
れた面の反対面側を研磨によって削り取る(破線で示す
半導体ウェハ1参照)。この研磨加工は、少なくとも電
極形成面側に形成された溝1aが反対面側から見えるよ
うになるまで行われる。すなわち、半導体ウェハ1が溝
1aによって分割されるまで半導体ウェハ1の裏面側が
削り取られ、複数の個片に分割された半導体素子1’が
樹脂層3によって連結された状態となる。なお研磨によ
って薄く加工されていく半導体ウェハ1(半導体素子
1’)に対しても加工時の応力が作用するが、樹脂層3
によって補強されているので破壊の心配がない。
【0015】次に、上記の状態の半導体素子1’に対し
て貫通孔形成が行われる。この貫通孔形成にはレーザ加
工が用いられ、電極2の位置に対応して樹脂層3を貫通
する貫通孔を形成する。樹脂層3の所定位置にレーザ光
を照射することにより、図2(a)に示すように樹脂層
3には開口部が底部よりも広いテーパ形状で電極2の表
面に到達する貫通孔3aが形成される。
【0016】次に、貫通孔3a内に導電部を形成する工
程について説明する。導電部を形成する工法としては、
電極2の表面に金属をメッキして成長させる方法や、ペ
ースト状の導電材を用いる方法、あるいは両者を組み合
わせた方法が適用できる。以下本明細書では、ペースト
状の導電材を貫通孔3aの内部に充填し、この導電材を
加熱することにより、導電部を形成する方法を例に説明
を行う。ペースト状の導電材としては、クリーム半田等
の金属ペーストや熱硬化性の導電性樹脂が用いられる。
金属ペーストの場合には、加熱によって金属成分を溶融
させて半導体素子の電極と接合して導電部となり、導電
性樹脂の場合は貫通孔内で熱硬化することによって電極
と電気的に導通した導電部となる。
【0017】まずはじめに、図2(b)に示すように金
属ペーストであるクリーム半田5がスキージ等のへら状
のものを用いて貫通孔3a内に充填される。次いで、貫
通孔3aに充填されたクリーム半田5上には、図2
(c)に示すように導電性ボールとしての半田ボール6
が搭載される。この半田ボール6はクリーム半田5と同
じ半田で形成されている。この後半導体素子1はリフロ
ー工程に送られここで加熱される。これにより、半田ボ
ール6およびクリーム半田5中の半田粒子がが溶融し、
電極2上面と半田接合される。これにより、図2(d)
に示すように、貫通孔3aには電極2と導通する導電部
7が形成される。なおリフロー工程による熱が樹脂層3
によって補強されているので、熱による破壊の心配がな
い。
【0018】以上のように導電部7が形成された半導体
素子1’の連結体は、切断手段にセットされる。ここで
溝1aに沿って樹脂層3を切断することにより、半導体
素子1’の連結体は各半導体素子1’ごとに分離され、
そして図2(e)に示すように、半導体素子1’の電極
形成面が樹脂層3により封止され、電極2と導通する導
電部7が形成された半導体装置15が完成する。
【0019】このようにして製造された半導体装置15
は、半導体素子の研磨工程において既に樹脂層3によっ
て補強された状態で研磨が行えることから研磨代を大き
くとることができ、したがって研磨後の半導体素子1’
の厚さを従来よりも大幅に薄くすることができる。また
半導体装置の製造工程の早期段階で半導体ウェハ1を封
止用の樹脂で保護してしまうことから、貫通孔形成工程
以降の工程において半導体ウェハの取り扱いが容易にな
り、しかもクリーンルームや特殊なキャリアを必ずしも
必要としないので、これらの設備に要する費用を削減で
き信頼性と低コストの両立を可能としている。
【0020】
【発明の効果】本発明によれば、半導体ウェハ表面に半
導体素子の境界線となる溝を形成した後に半導体ウェハ
の電極形成面に樹脂層を形成し、次いで前記溝が半導体
ウェハの裏面側から見えるまで半導体ウェハの裏面を削
るようにしているので、半導体装置製造の早期段階で半
導体素子を封止した状態で個片に分割しかつ薄型にする
ことが可能となる。すなわち、薄く加工される前の半導
体ウェハに対して切断(溝形成)と樹脂封止とを先に行
い、その後研磨して半導体素子を薄くするので、切断
(分割)時の応力や樹脂封止時の熱によるダメージを防
止することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
【図2】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
【図3】本発明の一実施の形態の樹脂膜の断面図
【図4】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
【符号の説明】
1 半導体ウェハ 1’ 半導体素子 1a 溝 2 電極 3 樹脂層 3a 貫通孔 5 クリーム半田 6 半田ボール 7 導電部 15 半導体装置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−121647(JP,A) 特開 昭55−52235(JP,A) 特開 昭61−112345(JP,A) 特開 昭63−261851(JP,A) 特開 平11−214434(JP,A) 特開 平1−173733(JP,A) 特開 平8−102466(JP,A) 特開 平11−74310(JP,A) 特開 平11−312710(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子の外部接続用の電極が形成され
    た電極形成面上を樹脂で封止した半導体装置を製造する
    半導体装置の製造方法であって、複数の半導体素子が形
    成された半導体ウェハ表面に半導体素子の境界線となる
    溝を形成する工程と、前記溝が形成された半導体ウェハ
    の電極形成面に樹脂層を形成する工程と、前記樹脂層が
    形成された半導体ウェハの裏面を前記溝が半導体ウェハ
    の裏面側から見えるまで削る工程と、前記樹脂層に前記
    半導体素子の電極表面に到達する貫通孔を形成する工程
    と、この貫通孔内に前記電極と導通する導電部を形成す
    る工程と、前記溝に沿って樹脂層を切断することにより
    個片の半導体装置に分離する工程とを含むことを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】半導体素子の外部接続用の電極が形成され
    た電極形成面上を樹脂で封止した半導体装置であって、
    複数の半導体素子が形成された半導体ウェハ表面に半導
    体素子の境界線となる溝を形成する工程と、前記溝が形
    成された半導体ウェハの電極形成面に樹脂層を形成する
    工程と、前記樹脂層が形成された半導体ウェハの裏面を
    前記溝が半導体ウェハの裏面側から見えるまで削る工程
    と、前記樹脂層に前記半導体素子の電極表面に到達する
    貫通孔を形成する工程と、この貫通孔内に前記電極と導
    通する導電部を形成する工程と、前記溝に沿って樹脂層
    を切断することにより個片の半導体装置に分離する工程
    とを含む半導体装置の製造方法によって製造されたこと
    を特徴とする半導体装置。
JP18127899A 1999-06-28 1999-06-28 半導体装置の製造方法および半導体装置 Expired - Fee Related JP3525808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18127899A JP3525808B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18127899A JP3525808B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2001015535A JP2001015535A (ja) 2001-01-19
JP3525808B2 true JP3525808B2 (ja) 2004-05-10

Family

ID=16097908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18127899A Expired - Fee Related JP3525808B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP3525808B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483651B1 (ko) * 2003-03-26 2005-04-19 (주)에스팩솔루션 에어캐비티형 웨이퍼레벨 패키지 및 그 제조방법
KR102077153B1 (ko) 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2001015535A (ja) 2001-01-19

Similar Documents

Publication Publication Date Title
JP3446825B2 (ja) 半導体装置およびその製造方法
US8394677B2 (en) Method of fabricating semiconductor device
JP2001144126A (ja) 半導体装置の製造方法および半導体装置
JP4141340B2 (ja) 半導体装置の製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2008130704A (ja) 半導体装置の製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2586344B2 (ja) キャリアフィルム
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2001144123A (ja) 半導体装置の製造方法および半導体装置
JP3466145B2 (ja) 半導体装置とその製造方法
JP2000077569A (ja) 基板および半導体装置とその製造方法
JP3892359B2 (ja) 半導体チップの実装方法
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置
US6852572B2 (en) Method of manufacturing semiconductor device
JP2002222824A (ja) 半導体装置及びその製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP3235586B2 (ja) 半導体装置及び半導体装置の製造方法
JP3489489B2 (ja) 半導体装置の製造方法および半導体装置
JP2001223232A (ja) 半導体装置の製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP2004186643A (ja) 半導体装置およびその製造方法
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JP2001144035A (ja) 半導体装置の製造方法および半導体装置
JP4115553B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees