JP2002222824A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002222824A
JP2002222824A JP2001019298A JP2001019298A JP2002222824A JP 2002222824 A JP2002222824 A JP 2002222824A JP 2001019298 A JP2001019298 A JP 2001019298A JP 2001019298 A JP2001019298 A JP 2001019298A JP 2002222824 A JP2002222824 A JP 2002222824A
Authority
JP
Japan
Prior art keywords
wire
resin
solder ball
resin layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001019298A
Other languages
English (en)
Other versions
JP3486872B2 (ja
Inventor
Naoto Kimura
直人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2001019298A priority Critical patent/JP3486872B2/ja
Priority to CN02102451A priority patent/CN1367533A/zh
Priority to TW91101118A priority patent/TW535268B/zh
Priority to KR1020020003869A priority patent/KR20020063120A/ko
Priority to US10/056,035 priority patent/US6690090B2/en
Publication of JP2002222824A publication Critical patent/JP2002222824A/ja
Application granted granted Critical
Publication of JP3486872B2 publication Critical patent/JP3486872B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造コストが低く、小型化が容易である半導
体装置及びその製造方法を提供する。 【解決手段】 半導体チップ２１の表面に形成された複
数のパッド２２に、ワイヤボンディングにより金線等の
ワイヤ２３がチップ表面に対して垂直になるように接続
されている。半導体チップ２１の表面及びワイヤ２３の
周囲は夫々薄い樹脂層２４ａ、２４ｂにより被覆されて
いる。ワイヤ２３とこれを被覆する樹脂層２４ｂとから
なる同軸体の上端面は平坦になるように研削又は切断さ
れていて、この同軸体の上端面でワイヤ２３が露出して
いる。この同軸体の上端面には、ワイヤ２３の上端に接
触するようにしてはんだボール２６が固定されており、
はんだボール２６と前記同軸体との間の隙間は、樹脂２
５により埋められて、はんだボール２６のワイヤ２３に
対する接合力が樹脂２５により補強されている。樹脂２
５ははんだボール２６を搭載するための樹脂入りフラッ
クスに含有されていたものであり、フラックス成分がリ
フローにより消失し、樹脂のみがはんだボール２６の周
囲に残存して形成されたものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ＢＧＡ(Ball Grid Array)及びＣＳＰ(Chip S
ize Package)等のパッケージ構造を有する半導体装置に
関する。
【０００２】
【従来の技術】図７は従来のパッケージ構造を有する半
導体装置を示す断面図である（特開平１１−２４３１６
０号公報：以下、従来例１）。ＴＡＢ(Tape Automated
Bonding)テープ１上に半導体チップ２が２層の接着性樹
脂層３，４により接着固定されており、ＴＡＢテープ１
上に設けられたパッド６は、ＴＡＢテープ１に形成され
た孔を介して、ＴＡＢテープ１の下面に突出するはんだ
ボール６に接続されている。また、半導体チップ２の電
極は、ワイヤ８により、ＴＡＢテープ上のボンディング
パッド７に接続されている。なお、パッド６及びボンデ
ィングパッド７はＴＡＢテープ１上の配線パターン（図
示せず）により相互に接続されている。また、半導体チ
ップ２は封止樹脂９により封止されている。なお、符号
１０は蒸気抜き用の孔である。
【０００３】また、図８は従来の他のバンプ構造を有す
る半導体装置を示す斜視図である（特開平１０−３０３
２４４号公報：以下、従来例２）。半導体チップ１１上
にパッド１２が形成されており、このパッド１２上に所
定角度でチップ１の上方に突出するようにして複数のバ
ンプ１３が立設されている。各バンプ１３はパッド１２
に接触する接続部１４と、接続部１４から延びたワイヤ
部１５と、ワイヤ部１５の上端に丸く形成された端子部
１６とを有する。各バンプ１３は熱硬化性樹脂１７によ
り被覆され、後に、バンプ１３の上端部（端子部１６）
のみが露出するように研磨加工される。この図８に示す
従来技術は以下のようにして製造される。先ず、ワイヤ
ーボンダーによりパッド１２にワイヤを接続し、パッド
１２との接触部に若干丸い接続部１４を形成し、ワイヤ
部１５の上端に丸い端子部１６を形成する。その後、各
バンプ１３間を埋めるようにして、熱硬化性樹脂１７を
流し込み、チップ１１を封止する。そして、熱硬化性樹
脂を研磨して、バンプ１２の端子部１６を露出させる。
これにより、チップとの接続部から外部回路と接続する
端子までは長いバンプを形成することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来例１のパッケージ構造を有する半導体装置は、基板
１としてのＴＡＢテープ及び接着剤（接着性樹脂層３，
４）が必要であり、また半導体チップ２から外部電極と
してのはんだボール６まで電気的に導出するために、ボ
ンディングワイヤ８，パッド７，ＴＡＢテープ上の配線
パターン（図示せず）及びパッド５が必要である。この
ため、製造コストが高いという難点がある。
【０００５】更に、従来例１の半導体装置では、半導体
チップ２と同程度の大きさのＢＧＡパッケージにするこ
とができず、小型化が困難であるという問題点がある。
【０００６】一方、従来例２の半導体装置では、基板等
は不要であるが、バンプ１３間を熱硬化性樹脂１７で埋
め込んだ後、バンプ１３の上端の球状の端子部１６を露
出させるために、熱硬化性樹脂１７を研磨する必要があ
り、工程が煩雑で製造コストが高いという難点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、製造コストが低く、小型化が容易である半
導体装置及びその製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体チップと、この半導体チップの表面に設けら
れた複数個のパッドと、各パッドに接続され前記半導体
チップに対して立設された導体ワイヤと、前記半導体チ
ップの表面を被覆すると共に前記ワイヤの周囲を被覆す
る樹脂層と、前記樹脂層の前記ワイヤを被覆する部分と
前記ワイヤとで構成される樹脂被覆ワイヤの上端に前記
ワイヤと接触して搭載されたはんだボールと、前記樹脂
被覆ワイヤの上端部と前記はんだボールとの間に介在し
て前記はんだボールの接合力を補強する樹脂とを有する
ことを特徴とする。
【０００９】また、本発明に係る他の半導体装置は、前
記樹脂被覆ワイヤが、その上端部の樹脂層が所定の深さ
で除去されて段差が形成されており、前記樹脂は、前記
段差上に存在するものであることを特徴とする。
【００１０】本発明に係る半導体装置の製造方法は、半
導体チップの表面に設けられたパッドに導体ワイヤをワ
イヤボンディングにより接続する工程と、前記半導体チ
ップの表面及び前記ワイヤの周面に樹脂層を塗布する工
程と、前記ワイヤの上端を露出させる工程と、前記ワイ
ヤ及びこれを被覆する樹脂層からなる樹脂被覆ワイヤの
上端上に樹脂入りフラックスを設ける工程と、前記樹脂
入りフラックスを利用して前記樹脂被覆ワイヤの上端上
にはんだボールを搭載する工程と、を有し、このはんだ
ボール搭載時の前記樹脂入りフラックスのリフローによ
りフラックス成分が消失し、残存した樹脂が、前記はん
だボールと前記樹脂被覆ワイヤとの間の隙間を埋めて前
記はんだボールの接合力を補強することを特徴とする。
【００１１】本発明に係る他の半導体装置の製造方法
は、半導体チップの表面に設けられたパッドに導体ワイ
ヤをワイヤボンディングにより接続する工程と、前記半
導体チップの表面上に前記ワイヤを埋め込むようにして
樹脂層を塗布する工程と、前記樹脂層の上部を除去して
前記ワイヤの上端を露出させると共に前記ワイヤの上端
部の周囲に上部被覆樹脂層を残存させて前記樹脂層を更
に彫り込む工程と、全面に樹脂入りフラックスを設ける
工程と、前記樹脂入りフラックスを利用して前記ワイヤ
の上端上にはんだボールを搭載する工程と、前記上部被
覆樹脂層よりも厚くなるように下部被覆樹脂層を残存さ
せて前記樹脂層を更に彫り込み前記上部被覆樹脂層と前
記下部被覆樹脂層との境界で段差を形成する工程とを有
し、前記はんだボール搭載時の前記樹脂入りフラックス
のリフローによりフラックス成分が消失し、前記段差上
に残存した樹脂が、前記はんだボールと前記ワイヤ及び
上部被覆樹脂層との間の隙間を埋めて前記はんだボール
の接合力を補強することを特徴とする。
【００１２】本発明においては、基板等が不要であり、
半導体チップから直接導出されたワイヤを介して実装基
板に実装される。従って、製造コストが低いと共に、チ
ップと同程度のサイズのＢＧＡを製造することができ
る。更に、本発明においては、樹脂被覆ワイヤが緩やか
に変形して実装基板と半導体チップとの間の熱膨張差に
起因する応力を解消し、実装後にはんだボールが実装基
板から剥がれることを防止できる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付の図面を参照して詳細に説明する。図１は本発明
の第１の実施の形態に係る半導体装置を示す断面図であ
る。半導体チップ２１の表面に複数のパッド２２が形成
されており、このパッド２２に接続する金線等のワイヤ
２３がチップ表面に対して垂直になるように立設されて
いる。半導体チップ２１の表面は薄い樹脂層２４ａによ
り被覆されていると共に、ワイヤ２３の周囲も薄い樹脂
層２４ｂにより被覆されている。そして、ワイヤ２３は
これを被覆する樹脂層２４ｂと共に、ワイヤ２３を中心
とする同軸体を構成し、この同軸体の上端面は平坦にな
るように研削又は切断されていて、この同軸体の上端面
でワイヤ２３が露出している。この同軸体の上端面に
は、ワイヤ２３の上端に接触するようにしてはんだボー
ル２６が固定されており、はんだボール２６と前記同軸
体との間の隙間は、樹脂２５により埋められて、はんだ
ボール２６のワイヤ２３に対する接合力が樹脂２５によ
り補強されている。樹脂２５は樹脂入りフラックスに含
有されていたものであり、この樹脂入りフラックスを塗
布してはんだボール２６をワイヤ２３に接合したとき
に、フラックス成分がリフローにより消失し、樹脂のみ
がはんだボール２６の周囲に残存して形成されたもので
ある。
【００１４】このように構成されたＢＧＡ型の半導体装
置においては、製造コストが低いと共に、はんだボール
２６は樹脂２５により補強されているので、はんだボー
ル２６の接合力が強い。また、この半導体装置は、はん
だボール２６を介して実装基板（図示せず）に実装され
るが、本実施の形態においては、図７及び図８に示す従
来の半導体装置と異なり、はんだボール２６を支持する
同軸体（ワイヤ２３及び樹脂層２４ｂ）間に隙間がある
ので、半導体チップ２１と実装基板との熱膨張差に起因
して発生する応力を、ワイヤ２３と樹脂層２４ｂとから
なる同軸体が緩やかに変形して回避する。このため、実
装後に、はんだボール２６が実装基板から剥がれること
がない。
【００１５】次に、上述の半導体装置の製造方法につい
て説明する。図２（ａ）、（ｂ）及び図３（ａ）、
（ｂ）は図１に示す半導体装置の製造方法を工程順に示
す断面図である。図２（ａ）に示すように、半導体チッ
プ２１の表面に設けられたパッド２２に例えば直径が３
０μｍ程度の金線等のワイヤ２３をワイヤボンディング
により接続し、このワイヤ２３を半導体チップ２１の表
面に垂直に立ち上げ、３００乃至１０００μｍの長さで
切断する。
【００１６】次に、図２（ｂ）に示すように、半導体チ
ップ２１の表面とワイヤ２３とを被覆するようにして、
薄い樹脂層２４を塗布する。この樹脂層２４は半導体チ
ップ２１の表面を薄く覆う部分の樹脂層２４ａと、ワイ
ヤ２３を薄く覆う部分の樹脂層２４ｂとからなる。これ
により、ワイヤ２３を中心としてその周囲を樹脂層２４
ｂが被覆する同軸体が得られる。
【００１７】次に、図３（ａ）に示すように、この同軸
体の上端において、樹脂層２４ｂを研削又はエッチング
により除去して、ワイヤ２３を露出させる。その後、ワ
イヤの上端の表面の汚れ及び屑を除去し、樹脂入りフラ
ックス２５ａを前記同軸体の上端面上に塗布する。な
お、樹脂層２４ｂをワイヤ２３と共に切断することによ
り、ワイヤ２３の上端を露出させてもよい。この場合
は、ワイヤ２３の上端面は切断されているため、清浄で
あり、ワイヤの上端表面の汚れ及び屑を除去する必要は
ない。
【００１８】次に、図３（ｂ）に示すように、はんだボ
ール２６を樹脂入りフラックス２５ａを利用して前記同
軸体のワイヤ２３に接合し、リフローすることにより、
はんだボール２６を前記同軸体上に搭載する。このリフ
ローにより、樹脂入りフラックス２５ａ中のフラックス
成分が消失し、樹脂２５のみが残存し、はんだボール２
６と同軸体の上端部との間の隙間を樹脂２５が埋める。
【００１９】上述の製造方法によれば、ワイヤボンディ
ングで半導体チップ２１の表面に垂直にワイヤボンディ
ングし、樹脂層２４ｂでワイヤ２３を覆うことにより各
ワイヤ間を絶縁分離し、その後、樹脂入りフラックス２
５ａを利用してはんだボール２６を接合することによ
り、ＢＧＡ型の半導体装置を製造するため、製造コスト
が低いという利点がある。また、樹脂入りフラックス２
５ａを利用してはんだボール２６を接合することによ
り、フラックスが消失した後、樹脂２５がはんだボール
２６とワイヤ２３及び樹脂層２４（同軸体）との間に残
存して、はんだボールの接合力を補強する。この補強樹
脂２５は、はんだボール２６と樹脂層２４に密着して、
補強するために、はんだボール２６の接合が強くなる。
【００２０】次に、本発明の第２の実施の形態について
説明する。図４は本発明の第２の実施例に係る半導体装
置を示す断面図である。図４において、図１乃至図３と
同一構成物には同一符号を付してその詳細な説明は省略
する。本実施例においては、ワイヤ２３を薄く被覆する
樹脂層２４ｂの上端部において、この樹脂層の外面が一
定の深さで削られていて段差３０が形成されている。そ
して、この段差に樹脂入りフラックス中の樹脂２５が残
存して、ワイヤ２３の上端に接続されたはんだボール２
６を樹脂２５により補強するようになっている。
【００２１】本実施例においては、はんだボール２６の
補強用樹脂２５が、図１に示すようなはんだボール２６
がワイヤ２３及び樹脂層２４ｂとの隙間ではなく、段差
３０に設けられているので、多量の樹脂２５がはんだボ
ール２６を支持することになり、はんだボール２６の接
合強度が極めて高いという利点がある。
【００２２】次に、上述のＢＧＡ型半導体装置の製造方
法について説明する。図５（ａ）及び（ｂ）並びに図６
（ａ）及び（ｂ）は本発明の第２の実施の形態に係る半
導体装置の製造方法を工程順に示す断面図である。図５
（ａ）に示すように、半導体チップ２１の表面に設けら
れた複数個のパッド２２に対し、金線等のワイヤ２３を
ワイヤボンディングにより接続し、ワイヤ２３を半導体
チップ２１の表面に垂直になるように立設する。その
後、半導体チップ２１の表面上に、樹脂を厚く塗布し、
ワイヤ２３の相互間をワイヤ２３の上端が隠れるまで樹
脂層３１で埋め込む。
【００２３】次いで、図５（ｂ）に示すように、樹脂層
３１の上面をダイサ又はレーザにより切除し、樹脂層３
１の厚さの３分の１程度を除去する。これにより、金線
等のワイヤ２３の上端が露出する。また、ワイヤ２３の
上端部の周囲に薄く樹脂層３１が残存するようにして、
ワイヤ２３間の部分で樹脂層３１を若干彫り込む。これ
により、図５（ｂ）に示すように、ワイヤ２３の上端部
の周囲にて、樹脂層３１にワイヤ２３を中心とする円柱
状の段差３０を形成する。
【００２４】次に、図６（ａ）も示すように、全面に樹
脂入りフラックス３２を塗布し、この樹脂入りフラック
ス３２を利用してはんだボール２６を搭載し、はんだボ
ール２６とワイヤ２３とを接合する。この場合に、樹脂
入りフラックス３２は広範囲な領域に存在し、従って、
樹脂入りフラックス３２がリフローした後に残存する樹
脂２５もはんだボール２６の周囲に比較的大量に存在す
る。このため、本実施例においては、樹脂２５がはんだ
ボール２６を強固に保持することができる。
【００２５】次いで、図６（ｂ）に示すように、樹脂層
３１の各ワイヤ２３間の部分を、樹脂２５と共に、ダイ
サ又はレーザにより追加して除去することにより、ワイ
ヤ２３間に間隙３４を形成する。これにより、半導体チ
ップ２１の表面に樹脂層３１が薄く残存し、各ワイヤ２
３の周囲に樹脂層３１が薄く残存してワイヤ２３を同心
的に取り囲む樹脂層を形成し、これにより、ワイヤ２３
と樹脂層３１とからなる同軸体が構成される。また、こ
の同軸体の上端部においては、樹脂層３１に形成された
段差３０上に樹脂入りフラックス３２のフラックス成分
が消失した後の樹脂２５が残存し、この樹脂２５により
はんだボール２６が補強される。この樹脂２５は段差３
０上に存在するので、多量に存在し、はんだボール２６
の接合力を強力なものとすることができる。
【００２６】
【発明の効果】以上詳述したように本発明によれば、製
造コストが低いと共に、はんだボールが樹脂により補強
されているので、はんだボールの接合力が強い。また、
本発明の半導体装置においては、はんだボールを支持す
るワイヤ及び樹脂層からなる同軸体間に隙間があるの
で、半導体チップと実装基板との熱膨張差に起因して発
生する応力を、ワイヤと樹脂層とからなる同軸体が緩や
かに変形して回避することができる。このため、実装後
に、はんだボールが実装基板から剥がれることがない。
また、同軸体の上部外面に段差を設けることにより、こ
の段差にはんだボールを支持する樹脂を多量に配置する
ことができ、はんだボールをより強力に補強することが
できる。
【００２７】また、本発明の製造方法によれば、ワイヤ
が樹脂層により被覆された後に、ワイヤの上端を露出さ
せてワイヤの上端と接続するはんだボールを形成するか
ら、製造工程が簡素であり、製造コストが低いという効
果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を
示す断面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施の形態
に係る半導体装置の製造方法を工程順に示す断面図であ
る。
【図３】（ａ）及び（ｂ）は図２の次の工程を工程順に
示す断面図である。
【図４】本発明の第２の実施の形態に係る半導体装置を
示す断面図である。
【図５】（ａ）及び（ｂ）は本発明の第２の実施の形態
に係る半導体装置の製造方法を工程順に示す断面図であ
る。
【図６】（ａ）及び（ｂ）は図５の次の工程を工程順に
示す断面図である。
【図７】従来例１の半導体装置を示す断面図である。
【図８】従来例２の半導体装置を示す断面図である。
【符号の説明】
２１：半導体チップ ２２：パッド ２３：ワイヤ ２４、２４ａ、２４ｂ：樹脂層 ２５：樹脂 ２５ａ、３２：樹脂入りフラックス ２６：はんだボール ３０：段差
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｊ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、この半導体チップの表
    面に設けられた複数個のパッドと、各パッドに接続され
    前記半導体チップに対して立設された導体ワイヤと、前
    記半導体チップの表面を被覆すると共に前記ワイヤの周
    囲を被覆する樹脂層と、前記樹脂層の前記ワイヤを被覆
    する部分と前記ワイヤとで構成される樹脂被覆ワイヤの
    上端に前記ワイヤと接触して搭載されたはんだボール
    と、前記樹脂被覆ワイヤの上端部と前記はんだボールと
    の間に介在して前記はんだボールの接合力を補強する樹
    脂とを有することを特徴とする半導体装置。
  2. 【請求項２】 前記樹脂被覆ワイヤは、その上端部の樹
    脂層が所定の深さで除去されて段差が形成されており、
    前記樹脂は、前記段差上に存在することを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】 半導体チップの表面に設けられたパッド
    に導体ワイヤをワイヤボンディングにより接続する工程
    と、前記半導体チップの表面及び前記ワイヤの周面に樹
    脂層を塗布する工程と、前記ワイヤの上端を露出させる
    工程と、前記ワイヤ及びこれを被覆する樹脂層からなる
    樹脂被覆ワイヤの上端上に樹脂入りフラックスを設ける
    工程と、前記樹脂入りフラックスを利用して前記樹脂被
    覆ワイヤの上端上にはんだボールを搭載する工程と、を
    有し、このはんだボール搭載時の前記樹脂入りフラック
    スのリフローによりフラックス成分が消失し、残存した
    樹脂が、前記はんだボールと前記樹脂被覆ワイヤとの間
    の隙間を埋めて前記はんだボールの接合力を補強するこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 半導体チップの表面に設けられたパッド
    に導体ワイヤをワイヤボンディングにより接続する工程
    と、前記半導体チップの表面上に前記ワイヤを埋め込む
    ようにして樹脂層を塗布する工程と、前記樹脂層の上部
    を除去して前記ワイヤの上端を露出させると共に前記ワ
    イヤの上端部の周囲に上部被覆樹脂層を残存させて前記
    樹脂層を更に彫り込む工程と、全面に樹脂入りフラック
    スを設ける工程と、前記樹脂入りフラックスを利用して
    前記ワイヤの上端上にはんだボールを搭載する工程と、
    前記上部被覆樹脂層よりも厚くなるように下部被覆樹脂
    層を残存させて前記樹脂層を更に彫り込み前記上部被覆
    樹脂層と前記下部被覆樹脂層との境界で段差を形成する
    工程とを有し、前記はんだボール搭載時の前記樹脂入り
    フラックスのリフローによりフラックス成分が消失し、
    前記段差上に残存した樹脂が、前記はんだボールと前記
    ワイヤ及び上部被覆樹脂層との間の隙間を埋めて前記は
    んだボールの接合力を補強することを特徴とする半導体
    装置の製造方法。
  5. 【請求項５】 前記ワイヤは３００乃至１０００μｍの
    長さを有することを特徴とする請求項１又は２に記載の
    半導体装置。
  6. 【請求項６】 前記ワイヤとこれを被覆する樹脂層から
    なる樹脂被覆ワイヤは、変形可能であることを特徴とす
    る請求項１又は２に記載の半導体装置。
JP2001019298A 2001-01-26 2001-01-26 半導体装置及びその製造方法 Expired - Fee Related JP3486872B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001019298A JP3486872B2 (ja) 2001-01-26 2001-01-26 半導体装置及びその製造方法
CN02102451A CN1367533A (zh) 2001-01-26 2002-01-22 与安装基片有可靠连接的半导体器件
TW91101118A TW535268B (en) 2001-01-26 2002-01-23 Semiconductor device having reliable coupling with mounting substrate
KR1020020003869A KR20020063120A (ko) 2001-01-26 2002-01-23 실장기판에 안정결합하는 반도체장치
US10/056,035 US6690090B2 (en) 2001-01-26 2002-01-28 Semiconductor device having reliable coupling with mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001019298A JP3486872B2 (ja) 2001-01-26 2001-01-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002222824A true JP2002222824A (ja) 2002-08-09
JP3486872B2 JP3486872B2 (ja) 2004-01-13

Family

ID=18885197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001019298A Expired - Fee Related JP3486872B2 (ja) 2001-01-26 2001-01-26 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6690090B2 (ja)
JP (1) JP3486872B2 (ja)
KR (1) KR20020063120A (ja)
CN (1) CN1367533A (ja)
TW (1) TW535268B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10045534B4 (de) * 2000-09-13 2005-03-17 Infineon Technologies Ag Elektronisches Bauteil mit Außenanschlußelementen ausgebildet als Kapillarelement, Verfahren zur Herstellung und Anordnung
US7285867B2 (en) 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
KR100625021B1 (ko) * 2004-08-30 2006-09-20 김봉환 가변형 열교환 환기장치
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
WO2007080863A1 (ja) * 2006-01-16 2007-07-19 Nec Corporation 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US10192796B2 (en) 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
WO2018043129A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
JPH0855856A (ja) 1994-08-11 1996-02-27 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JPH08236575A (ja) 1995-02-22 1996-09-13 Hitachi Ltd 半導体装置及びその製造方法
JPH09260428A (ja) 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその実装方法
JP3644189B2 (ja) 1997-04-25 2005-04-27 ソニー株式会社 バンプ構造及びその製造方法
KR100244504B1 (ko) 1997-11-15 2000-02-01 김영환 칩 사이즈 반도체 패키지의 제조방법
JP3481117B2 (ja) 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP3570229B2 (ja) 1998-07-13 2004-09-29 松下電器産業株式会社 半田接合方法および半田接合用の熱硬化性樹脂
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2000311915A (ja) 1998-10-14 2000-11-07 Texas Instr Inc <Ti> 半導体デバイス及びボンディング方法
JP2000200804A (ja) 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000243874A (ja) 1999-02-23 2000-09-08 Shinko Electric Ind Co Ltd 半導体装置
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP2001332658A (ja) * 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4356183B2 (ja) 2000-03-27 2009-11-04 住友ベークライト株式会社 半田接合用レジスト、半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
CN1367533A (zh) 2002-09-04
TW535268B (en) 2003-06-01
US20020100977A1 (en) 2002-08-01
JP3486872B2 (ja) 2004-01-13
KR20020063120A (ko) 2002-08-01
US6690090B2 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
JP3446825B2 (ja) 半導体装置およびその製造方法
US8604348B2 (en) Method of making a connection component with posts and pads
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US20060202347A1 (en) Through electrode, package base having through electrode, and semiconductor chip having through electrode
US20030071352A1 (en) Method of fabricating resin-encapsulated semiconductor device
JP3486872B2 (ja) 半導体装置及びその製造方法
JPH053183A (ja) 半導体装置及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3129169B2 (ja) 半導体装置及びその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
US20220344300A1 (en) Electronic device and manufacturing method thereof
JP3715861B2 (ja) 半導体装置の組立方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP4168494B2 (ja) 半導体装置の製造方法
KR100587033B1 (ko) 칩 사이즈 패키지의 제조 방법
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
JP2002270629A (ja) 電子部品およびその製造方法
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2000058569A (ja) 半導体パッケージの形成方法
JP2000200862A (ja) 半導体装置およびその製造方法
JP2001203305A (ja) 半導体装置、電子装置、及びそれらの製造方法
JPH04162638A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees