KR20020063120A - 실장기판에 안정결합하는 반도체장치 - Google Patents

실장기판에 안정결합하는 반도체장치 Download PDF

Info

Publication number
KR20020063120A
KR20020063120A KR1020020003869A KR20020003869A KR20020063120A KR 20020063120 A KR20020063120 A KR 20020063120A KR 1020020003869 A KR1020020003869 A KR 1020020003869A KR 20020003869 A KR20020003869 A KR 20020003869A KR 20020063120 A KR20020063120 A KR 20020063120A
Authority
KR
South Korea
Prior art keywords
resin layer
conductive wires
resin
semiconductor chip
wire
Prior art date
Application number
KR1020020003869A
Other languages
English (en)
Inventor
기무라나오토
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20020063120A publication Critical patent/KR20020063120A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

소형 반도체장치는 반도체칩의 표면에 형성된 복수의 본딩패드들을 포함한다. 복수의 도전와이어들은 본딩패드와 결합되어 반도체칩의 표면에서 연장된다. 반도체칩의 표면 및 복수의 도전와이어들의 주변은 수지층으로 덮힌다. 각각의 도전와이어들 및 도전와이어의 주변을 덮는 수지층은 동축체를 형성한다. 복수의 솔더볼들은 동축체들의 정상단부에 실장되어 도전와이어들과 전기적으로 결합된다. 보강수지부들이 마련되어 동축체의 상단부에서 솔더볼까지의 영역에 부착되어 솔더볼이 동축체에의 결합을 보강한다.

Description

실장기판에 안정결합하는 반도체장치{Semiconductor device having reliable coupling with mounting substrate}
본 발명은 일반적으로 반도체장치들 및 제조공정들에 관한 것으로, 보다 자세하게는 BGA(Ball Grid Array)형, CSP(Chip Size Package)형의 소형패키지구조를 가지며, 실장기판에 안정결합하는 반도체장치에 관한 것이다.
도 7은 일본 특허공개공보11-243160호에 개시된 종래의 패키지구조를 갖는 반도체장치(이하 종래기술(1)이라 함)를 보여주는 단면도이다. 도 7에서 보여진 구조에서, 반도체칩(2)은 접착수지층들(3 및 4)을 포함하는 두개의 층들을 매개하여 TAB(Tape Automated Bonding)테이프(1)에 접합되어 고정된다. TAB테이프(1) 위에 마련된 패드들(5)은 TAB테이프(1)에 형성된 홀들을 통하여 TAB테이프(1)의 아랫면으로 돌출된 솔더볼들(6)에 결합된다. 또한, 반도체칩(2)의 각 전극(미도시)은 본딩와이어(8)를 통하여 TAB테이프(1)에 형성된 본딩패드(7)와 결합된다. 패드들(5) 및 본딩패드들(7)은 TAB테이프(1)에 형성된 배선패턴들(미도시)을 통하여 서로 접속하게 된다. 게다가, 반도체칩(2)은 인캡슐레이션수지부(9)로 봉지되거나 둘러싸인다. 참조번호(10)는 증기 또는 습기를 배출하는 홀(hole)을 가리킨다.
도 8은 일본 특허공개공보10-303244호에 개시된 다른 범프구조(bump structure)를 갖는 다른 종래의 반도체장치(이하 종래기술(2)이라 함)를 보여주는 사시도이다. 도 8에서 보여진 구조에서, 복수의 패드들(12)은 반도체칩(11) 상에 형성된다. 또한, 복수의 범프들(13)이 마련되고, 범프들 각각은 패드(12) 위에 배치되며 패드(12)에서 반도체칩(11)의 위쪽으로 소정의 각으로 돌출된다. 각각의 범프들(13)은 패드(12)에 접하는 결합부(14), 결합부(14)에서 연장된 와이어부(15) 및 와이어부(15)의 정상부에 둥근 모양으로 형성된 단자부(16)를 갖는다. 범프들(13)은 열경화성수지부(17)에 의해 덮힌다. 열경화성수지부(17)는 부분적으로 연마되어 범프들(13)의 정상단부들, 예를 들면 단자부들(16)만 노출된다.
도 8에서 보여진 종래의 범프구조는 아래와 같이 제조된다. 우선, 와이어는 와이어접합제를 이용하여 각각의 패드들(12)에 연결된다. 이 경우에, 둥근결합부(14)는 각 패들들(12)의 와이어 및 해당 패드(12)가 연결되는 부분에 형성된다. 또한, 둥근 단자부(16)는 각 와이어부들(15)의 상단에 형성된다. 그 후, 열경화성수지(17)는 반도체칩(11)에 도포되어 범프들(13) 사이 공간을 채운다. 그 다음 열경화성수지(17)는 경화되어 반도체칩(11)이 봉지된다. 그런 후, 열경화성수지(17)는 연마되어 각 범프들(13)의 단자부(16)가 노출된다. 그리하여, 결합부(14)에서 단자부(16)까지의 길이가 상대적으로 긴 범프들을 갖는 반도체장치가 완성된다.
그러나, 상기 종래기술(1)의 패키지구조를 갖는 반도체장치에서, 기판(1)인 TAB테이프 및 부착층, 즉 접착수지층들(3 및 4)이 필요하다. 또한, 반도체칩(2)에서 외부전극인 솔도볼들(6)까지 전기적으로 결합하기 위하여, 본딩와이어들(8), 패드들(7), TAB테이프 상의 배선패턴들(미도시) 및 패드들(5)을 사용하여야만 한다. 그러므로, 배선구조는 복잡하게 되고 패키지 제조비용이 상승하게 된다.
또한, 상기 종래기술(1)의 패키지구조를 갖는 반도체장치에서, 반도체칩(2)의 크기와 대략 동일한 크기의 BGA형 패키지를 얻는 것은 불가능하다. 그러므로, BGA패키지형 반도체장치를 소형화하기가 어렵다.
한편, 상기 종래기술(2)의 패키지구조를 갖는 반도체장치에서, 기판, 부착층 등은 필요 없다. 그러나, 열경화성수지(17)로 범프들(13) 사이공간을 채운 후에, 범프들(13) 상단의 둥근단자부들(16)이 노출되도록 열경화성수지(17)를 연마하여야만 한다. 그러므로, 제조공정은 복잡하게 되고, 제조비용이 상승하게 된다.
따라서, 본 발명의 목적은 간단한 공정에 의해 낮은 비용으로 제조될 수 있는 안정한 패키지구조를 갖는 반도체장치를 제공하는 것이다.
본 발명의 다른 목적은 낮은 비용으로 제조될 수 있고 반도체장치의 소형화를 용이하게 하는 안정한 패키지구조를 갖는 반도체장치를 제공하는 것이다.
본 발명의 또 다른 목적은 낮은 비용으로 제조될 수 있고 반도체장치와 외부회로 사이의 전기접속안정성이 높은 반도체장치를 제공하는 것이다.
본 발명의 또 다른 목적은 종래 반도체장치들의 패키지구조의 단점을 제거하는 것이다.
도 1은 본 발명의 제1실시예에 따른 반도체장치를 보여주는 단면도이고,
도 2a 및 2b는 도 1에서 보여진 반도체장치를 제조하는 방법에서, 공정단계를 공정단계들의 순서대로 보여주는 단면도들이고,
도 3a 및 3b는 도 1에서 보여진 반도체장치를 제조하는 방법에서, 2a 및 2b에서 보여진 공정단계들 후에 수행되는 공정단계들을 공정단계 순서대로 보여주는 단면도들이고,
도 4는 본 발명의 제2실시예에 따른 반도체장치를 보여주는 단면도이고,
도 5a 및 5b는 도 4에서 보여진 반도체장치를 제조하는 방법에서, 공정단계를 공정단계들의 순서대로 보여주는 단면도들이고,
도 6a 및 6b는 도 4에서 보여진 반도체장치를 제조하는 방법에서, 5a 및 5b에서 보여진 공정단계들 후에 수행되는 공정단계들을 공정단계 순서대로 보여주는 단면도들이고,
도 7은 종래기술(1)로, 종래의 패키지구조를 갖는 반도체장치를 보여주는 단면도이고; 및
도 8은 종래기술(2)로, 종래의 범프구조를 갖는 다른 반도체장치를 보여주는사시도이다.
<도면의 주요부분에 대한 부호의 설명>
21 : 반도체칩22 : 패드
23 : 와이어24, 24a, 24b : 수지층
25 : 수지25a, 32 : 수지플럭스
26 : 솔더볼30 : 단차부
본 발명의 하나의 양태에 따르면, 반도체칩; 반도체칩의 표면에 형성된 복수의 본딩패드들; 본딩패드와 결합되어 반도체칩의 표면으로부터 연장된 복수의 도전와이어들; 반도체칩의 표면을 덮고, 복수의 도전와이어들 주변을 덮는 수지층으로서, 각각의 도전와이어들과 도전와이어들 주변을 덮는 수지층은 동축체를 형성하는 수지층; 각각이 동축체의 정상단부에 실장되며 도전와이어와 전기적으로 결합되는 복수의 솔더볼들; 및 각각이 동축체의 상단부에서 솔더볼까지의 영역에 부착되어 솔더볼과 동축체와의 결합을 보강하는 보강수지부들을 포함하는 반도체장치가 제공된다.
이 경우에, 보강수지부들는, 솔더볼들과 도전와이어들을 결합하는 데 사용되는 수지플럭스(flux with resin)에 포함되어 수지플럭스의 리플로공정 후에 남겨지는 수지재료를 포함하는 것이 바람직하다.
도전와이어들 각각은 길이가 300 ∼ 1,000㎛인 것이 바람직하다.
또한, 도전와이어들은 반도체칩의 표면으로부터 수직하게 연장되는 것이 바람직하다.
도전와이어 및 도전와이어의 주변을 덮는 수지층을 포함하는 동축체는 변형가능한 것이 유익하다.
도전와이어들은 금 또는 금합금으로 만들어지는 것이 유익하다.
또한, 도전와이어 및 도전와이어의 주변을 덮는 수지층을 포함하는 동축체에서, 도전와이어를 덮는 수지층의 상단부는 소정의 깊이로 제거되어 단차부를 형성하고, 보강수지부는 단차부부터 솔더볼까지의 영역에 부착되는 것이 유익하다.
보강수지부들은, 솔더볼들과 도전와이어들을 결합하는 데 사용되는 수지플럭스에 포함되어 수지플럭스의 리플로공정 후에 남겨지는 수지재료를 포함하는 반도체장치인 것이 유익하다.
도전와이어들 각각은 길이가 300 ∼ 1,000㎛인 것이 유익하다.
또한, 도전와이어들은 반도체칩의 표면으로부터 수직하게 연장되는 것이 유익하다.
도전와이어 및 도전와이어의 주변을 덮는 수지층을 포함하는 상기 동축체는 변형가능한 것이 바람직하다.
본 발명의 다른 양태에 따르면, 반도체칩 표면에 형성된 복수의 본딩패드들을 갖는 반도체칩을 마련하는 단계; 도전와이어들이 반도체칩 표면에서 연장되도록, 와이어본딩에 의해 복수의 도전와이어들을 본딩패드들 위에 결속시키는 단계; 반도체칩 표면 및 복수의 도전와이어들 주변에 수지층을 도포하여, 각각의 도전와이어들과 도전와이어의 주변을 덮는 수지층이 동축체를 형성하는 단계; 동축체들의 상단부로부터 수지층을 제거하여 각각의 도전와이어들의 정상단부를 노출시키는 단계; 동축체들의 정상단부에 수지플럭스를 배치시키는 단계; 및 수지플럭스를 통해 동축체들의 정상단부들에 솔더볼들을 배치시키고 리플로공정에 의해 솔더볼들을 동축체의 도전와이어들에 결합시키는 단계를 포함하고, 수지플럭스의 플럭스성분이 리플로공정에 의해 사라지고, 수지플럭스의 남겨진 수지성분은 솔더볼들과 동축체들 사이를 채워 솔더볼과 동축체들의 결합력을 보강하는 반도체장치 제조방법이 제공된다.
이 경우에, 동축체들의 상단부로부터 수지층을 제거하여 각각의 도전와이어들의 정상단부를 노출시키는 단계에서, 수지층은 그라인딩 또는 에칭에 의해 제거되는 것이 바람직하다.
또한, 동축체들의 상단부로부터 수지층을 제거하여 각각의 도전와이어들의 정상단부를 노출시키는 단계에서, 동축체들의 정상단부들을 절단하여 각각의 도전와이어들의 정상단부를 노출시키는 것도 바람직하다.
또한, 도전와이어들 각각의 길이는 300 ∼ 1,000㎛가 되는 것이 바람직하다.
도전와이어들은 금 또는 금합금으로 만들어 지는 것이 바람직하다.
본 발명의 또 다른 양태에 따르면, 반도체칩 표면에 형성된 복수의 본딩패드들을 갖는 반도체칩을 마련하는 단계; 도전와이어들이 반도체칩 표면으로부터 연장되도록, 와이어본딩에 의해 복수의 도전와이어들을 본딩패드들 위에 결속하는 단계; 반도체칩 표면에 수지층을 도포하여 복수의 도전와이어들이 수지층에 매립되는 단계; 수지층의 상부를 제거하여 각 도전와이어들의 정상단부를 노출시키고, 각 도전와이어들의 주변에는 수지층을 얇게 상부코팅수지층로 남기는 반면 도전와이어들의 사이 부분들에서는 수지층을 보다 더 제거하는 단계; 반도체칩 전영역에 수지플럭스를 도포하는 단계; 수지플럭스를 통해 도전와이어들의 정상단부들에 솔더볼들을 배치시키고 리플로공정에 의해 솔더볼들과 도전와이어들을 접합하는 단계; 및 각 도전와이어들의 하부주변에는 수지층을 상부코팅수지층보다는 두꺼운 하부코팅수지층으로 남기는 반면 도전와이어들 사이 부분들에서는 수지층을 보다 더 제거함으로써, 상부코팅층과 하부코팅층 사이에 단차를 형성하는 단계를 포함하고, 수지플럭스의 플럭스성분이 리플로공정에 의해 사라지고, 수지플럭스의 남겨진 수지성분은 솔더볼로부터 상부코팅수지층까지의 부분을 채워 솔더볼들과 도전와이어들 및 상부코팅수지층 사이의 결합력을 보강하는 반도체장치 제조방법이 제공된다.
이 경우에, 수지층의 상부를 제거하여 각 도전와이어들의 정상단부를 노출시키고, 각 도전와이어들의 주변에는 수지층을 얇게 상부코팅수지층으로 남기는 반면 도전와이어들의 사이 부분들에서는 수지층을 보다 더 제거하는 단계에서, 수지층은 다이서 또는 레이저빔을 사용하여 제거되는 것이 바람직하다.
또한, 각 도전와이어들의 하부주변에는 수지층을 상부코팅수지층보다는 두꺼운 하부코팅수지층으로 남기는 반면 도전와이어들 사이 부분들에서는 수지층을 보다 더 제거하는 단계에서, 수지층은 다이서 또는 레이저빔을 사용하여 제거되는 것이 바람직하다.
본 발명의 다른 특징들 및 이점들은 첨부도면과 함께 이하의 상세한 설명으로부터 보다 명확하게 이해될 것이며, 첨부도면들에서 동일하거나 대응하는 부분들을 가리키는 지시번호들은 도면 전체가 같다.
첨부도면을 참조하여, 본 발명의 실시예들이 자세하게 설명될 것이다.
도 1은 본 발명의 제1실시예에 따른 반도체장치를 보여주는 단면도이다. 도 1에서 보여진 반도체장치에서, 복수의 패드들 또는 본딩패드들(22)은 반도체칩(21)의 표면에 형성된다. 도시되지는 않았지만, 반도체장치의 다양한 회로소자들도 반도체칩(21)의 표면에 형성된다. 예컨대 금, 금합금 등으로 만들어진 접합와이어(23)는 각각의 패드들(22)에 접속되어 반도체칩(21)의 표면에 대해 수직하게 연장된다. 반도체칩(21)의 표면은 얇은 수지층(24a)으로 입혀지고, 또한 접합와이어들(23)의 주변도 얇은 수지층(24b)으로 입혀진다. 각 접합와이어(23) 및 접합와이어(23)에 입혀진 해당 수지층(24b)은 접합와이어(23)가 그 중심에 놓이는 동축체(27)를 형성한다. 동축체(27)의 상단면은 연마되거나 절단되어 상단면은 평평한 면을 형성한다. 동축체들(27)의 각 상단면에서, 접합와이어(23)의 끝단면이 노출된다.
각 동축체들(27)의 상단면에 솔더볼(26)이 부착되어 솔더볼(26)은 접합와이어(23)의 상단에 접하게 된다. 즉, 전기적으로 접속하게 된다. 솔더볼(26)과 동축체(27) 사이의 각 틈은 수지부(25)로 채워진다. 수지부(25)는 솔더볼(26)과 동축체(27) 사이의 결합력을 보강하여, 솔더볼(26)과 접합와이어(23) 사이의 결합력을 보강한다. 수지부(25)는 접합와이어(23)에 솔더볼(26)을 결합하거나 실장하는 데 사용되는 수지플럭스에 함유된 수지성분으로 제조된다. 수지플럭스 또는 수지를 포함하는 플럭스가, 예를 들면 접합와이어(23)에 도포되고 리플로공정(reflow process)의 이용으로 솔더볼(26)이 접합와이어(23)에 부착될 때, 플럭스성분은 리플로공정에 의해 사라지고 수지성분만 솔더볼(26) 및 동축체(27)의 정상부 주변에 수지부(25)로 남게 된다.
상기 구조를 갖는 BGA형 반도체장치는 제조비용이 낮다는 장점이 있고, 또한 솔더볼(26)과 동축체(27)의 결합력이 높다는 장점도 있다. 또한, 본 실시예에 따른반도체장치는 솔더볼들(26)을 통하여 실장기판(미도시)에 실장된다. 이 경우에, 도 7 및 도 8에서 보여진 종래의 반도체장치와는 다르게, 실장기판 및 반도체칩(21) 사이에 틈이 있다. 즉, 반도체칩(21)은 접합와이어(23) 및 수지층(24b)을 각각 포함하고 각각 소정의 길이를 갖는 동축체들(27)을 매개하여 실장기판에 실장된다. 그러므로, 반도체칩(21)과 실장기판과의 열팽창계수의 차이에 의해 야기되는 스트레스는 동축체들(27)의 점진적인 변형으로 완화되거나 제거된다. 따라서, 반도체장치의 실장 후에, 솔더볼들(26)은 실장기판에서 떨어지지 않는다.
이제, 상기 반도체장치의 제조방법에 대하여 설명될 것이다. 도 2a 및 2b와 도 3a 및 3b는 도 1에서 보여진 반도체장치의 제조방법을 제조단계들의 순서대로 보여주는 단면도들이다. 우선, 도 2a에서 보여진 바와 같이, 접합와이어(23)는 와이어본딩에 의해 반도체칩(21)의 표면에 마련된 각각의 패드들(22)에 접합된다. 접합와이어(23)는, 예를 들면 지름이 30㎛이고, 금이나 금합금 등으로 만들어진다. 접합와이어들(23)은 반도체칩(21)의 표면으로부터 수직하게 연장되어, 예를 들면 300∼1,000㎛ 길이로 절단된다.
다음에, 도 2b에서 보여진 바와 같이, 얇은 수지층(24)은 반도체칩(21) 및 접합와이어들(23)의 표면에 도포되어 반도체칩(21) 및 접합와이어들(23)을 덮는다. 그러므로, 수지층(24)은 반도체칩(21)의 표면을 얇게 덮는 수지층부분(24a) 및 접합와이어들(23)을 얇게 덮는 수지층부분(24b)을 포함한다. 이에 의해, 접합와이어(23) 및 수지층부분(24b)을 각각 포함하는 동축체들(27)이 얻어진다.
도 3a에서 보여진 바와 같이, 각각의 동축체들(27)의 정상끝단에서, 수지층부분(24b)의 정상부분이 그라인딩 또는 에칭에 의해 제거되어 접합와이어(23)의 정상끝단부분이 노출된다. 그런 후에, 접합와이어(23)의 정상끝단부분에 오물 및 쓰레기는 깨끗하게 제거되고, 수지플럭스(25a)가 각 동축체들(27)의 정상끝단면에 도포된다. 이 경우, 수지층부분(24b)의 정상부분을 그라인딩 또는 에칭으로 제거하는 대신에, 동축체(27)에서 접합와이어(23)의 정상부 뿐만 아니라 수지층부분(24b)의 정상부를 잘라낸다. 접합와이어(23)의 정상끝단면이 절단되어 형성되기 때문에, 접합와이어(23)의 정상끝단면이 깨끗하여 접합와이어(23)의 정상끝단면의 오물 및 쓰레기를 깨끗하게 제거할 필요가 없다.
그런 후에 도 3b에서 보여진 바와 같이, 수지플럭스(25a)의 이용으로 솔더볼(26)은 동축체들(27)의 접합와이어들(23) 각각에 부착되고, 리플로공정이 수행되어 솔더볼(26)을 접합와이어(23)에 접합시킨다. 리플로공정에 의해, 수지플럭스 내의 플럭스성분(25a)은 사라지고, 수지성분만 남아 수지부(25)를 구성한다. 수지부(25)는 적어도 솔더볼(26)과 동축체(27)의 상단부 사이 틈을 채운다.
상기의 방법에 따라, BGA형 반도체장치는 접합와이어들(23)을 반도체칩(21)의 표면에서 와이어본딩하여 접합와이어들(23)이 반도체칩(21)의 표면으로부터 수직하게 연장되도록 제조된다. 각각의 접합와이어들(23)은 수지층부분(24b)으로 입혀져 접합와이어들(23) 사이가 절연된다. 그런 후에, 수지플럭스(25a)의 사용으로, 솔더볼(26)은 각각의 접합와이어들(23)에 결합된다. 그러므로, 제조공정은 간단해지고 제조비용은 감소된다. 또한, 솔더볼들(26)은 수지플럭스(25a)의 사용으로 접합와이어들(23)에 결합된다. 따라서, 플럭스가 사라진 후에, 수지부(25)가솔더볼(26)과 접합와이어(23) 및 수지층부분(24b)을 포함한 동축체(27) 사이에 남아 있어, 솔더볼(26)과 동축체(27) 사이의 결합력이 수지부(25)로 강화될 수 있다. 즉, 수지부(25)는 솔더볼(26) 및 수지층부분(24b)에 부착되어 솔더볼(26)과 동축체(27)의 결합을 강화한다.
다음으로, 본 발명의 제2실시예에 따른 반도체장치 및 제2실시예에 따른 반도체장치 제조방법에 대하여 설명할 것이다. 도 4는 본 발명의 제2실시예에 따른 반도체장치를 보여주는 단면도이다. 도 4에서, 도 1에서 보여진 것들과 동일한 부분들은 같은 지시번호들을 붙이고 상세한 설명을 생략한다. 이 실시예에서, 접합와이어(23)을 얇게 덮는 각 수지층부분(24b)의 상단부에서, 외측면이 소정의 깊이로 깎여서 단차부(30; step portion)가 형성된다. 또한, 수지플럭스로 만들어진 수지부(25)는 이 단차부(30)에 남아 접합와이어(23)의 상단에 결합되는 솔더볼(26)과 동축체(27)의 결합력을 강하게 보강한다.
이 실시예에서, 보강수지부(25)는 도 1에서 보여진 구조와 같이 솔더볼(26)과 수지층부분(24b) 사이 틈 뿐만 아니라 솔더볼(26)에서 단차부(30)까지의 부분에도 마련된다. 그러므로, 수지부(25)의 상대적으로 많은 양의 수지가 솔더볼(26)을 지지하여 솔더볼(26)과 동축체(27) 사이의 결합력이 매우 커진다.
본 발명의 제2실시예에 따른 상기 BGA형 반도체장치를 제조하는 방법에 대하여 설명할 것이다. 도 5a 및 5b와 도 6a 및 6b는 도 4에서 보여진 반도체장치의 제조방법을 제조단계 순서대로 나타내는 단면도이다. 우선, 도 5a에서 보여진 바와 같이, 접합와이어(23)는 반도체칩(21)의 표면에 마련된 패드들(22) 각각에 와이어본딩에 의해 결속된다. 접합와이어(23)는, 예를 들면 지름이 30㎛이고, 금이나 금합금 등으로 만들어진다. 접합와이어들(23)은 반도체칩(21)의 표면으로부터 수직방향으로 연장되어 예를 들면 300∼1,000㎛의 길이로 절단된다. 다음에, 두꺼운 수지층(31)은 반도체칩(21)의 표면에 도포되어 접합와이어들(23)의 상단들이 잠길 때까지 접합와이어들(23) 사이를 수지층으로 채운다.
그런 후, 도 5b에서 보여진 바와 같이, 수지층(31)의 상부면이 다이서(dicer)에 의해 또는 레이저빔을 사용하여 제거된다. 이 경우에, 수지층(31) 두께의 약 1/3이 제거된다. 이 경우에, 수지층(31)의 일부 뿐 만아니라 각 접합와이어들(23)의 일부도 제거될 수 있다. 이에 의해, 접합와이어들(23)의 정상부는 노출된다. 또한, 수지층(31)은 접합와이어들(23) 사이 부분들이 잘려나가 수지층(31)은 각 접합와이어들(23)의 상단부 주변에 얇게 남게 된다. 이에 의해, 도 5b에서 보여진 바와 같이, 접합와이어들(23)의 상단부 주변에서, 그 중앙에 접합와이어(23)를 포함하고 단차부(30)를 이루는 돌출부와 같은 기둥이 수지층(31)에 형성된다.
그 후, 도 6a에서 보여진 바와 같이, 수지플럭스(32)는 작업편 전영역에 도포된다. 수지플럭스(32)를 사용하여, 솔더볼(26)은 각 동축체(27)의 접합와이어들(23)에 부착되고 리플로공정이 수행되어 솔더볼(26)을 접합와이어(23)에 결속시킨다. 리플로공정에 의해, 수지플럭스(32) 내에서 플럭스성분이 사라지고 수지성분이 남아 수지부(25)를 구성한다. 수지플럭스(32)는 작업편 전영역에 도포되어, 상대적으로 많은 양의 수지가 각 솔더볼(26) 및 돌출부와 같은 기둥(30) 주변에 존재한다. 그러므로, 이 실시예에서, 각각의 솔더볼들(26)은 수지부(25)에 의해 동축체(27)에 강하게 고정된다.
도 6b에서 보여진 바와 같이, 수지층(31) 부분들 및 접합와이어들(23) 사이의 수지부(25)이 다이서 또는 레이저빔을 사용하여 추가적으로 제거되어 틈들(34)이 접합와이어들(23) 사이에 형성된다. 이것에 의해, 수지층(31)이 반도체칩(21)의 표면에 얇게 남아 있으며 또한 수지층(31)이 각 접합와이어(23)의 둘레주변에 남아 접합와이어(23)를 동축적으로 둘러싼다. 이것에 의해, 동축체들(27)은 접합와이어(23) 및 수지층(31) 각각을 포함하도록 형성된다. 또한, 동축체들(27) 각각의 상단부에는 수지층(31)의 단차부(30)가 형성되고, 단차부(30)에는 수지플럭스의 플럭스성분이 리플로공정으로 인해 사라진 후에 만들어지는 수지부(25)가 남는다. 이렇게 형성된 수지부(25)에 의해, 솔더볼들(26)과 동축체들(27)의 결속력은 보강된다. 수지부(25)가 단차부(30) 위에도 존재하고, 수지부(25)의 많은 양의 수지가 단차부(30) 위에 존재하기 때문에, 솔더볼(26) 및 동축체(27)의 결합력이 매우 강해진다.
상기와 같이, 본 발명에 따르면, 간단한 공정과 낮은 비용으로 제조될 수 있으며, 수지에 의한 보강때문에 솔더볼들 및 반도체칩 쪽의 동축체들 사이에 강한 결합력을 갖는 반도체장치가 마련된다. 또한, 본 발명에 따른 반도체장치에서, 그들 사이에 틈이 있고 그들 각각은 반도체칩에서 소정의 길이를 갖는 동축체들에 솔더볼들이 부착된다. 그러므로, 반도체칩(21)과 실장기판 사이의 열팽창계수의 차이로 인한 스트레스는 동축체들의 점진적인 변형으로 감소되거나 제거된다. 따라서, 반도체장치를 실장한 후에, 솔더볼들은 실장기판에서 떨어지지 않는다. 게다가, 각 동축체들의 상부주변에 단차부가 마련되어, 단차부들의 각각에 솔더볼을 지지하는 많은 양의 수지를 배치할 수 있다. 그러므로, 솔더볼들의 결합력을 보다 강하게 보강할 수 있다.
또한, 본 발명에 따른 반도체장치 제조방법에서, 접합와이어를 수지층으로 코칭한 후에, 접합와이어들의 정상단부들은 노출되어 솔더볼들이 접합와이어들의 정단단부들에 결속된다. 그러므로, 제조공정은 간단하고 제조비용은 감소할 수 있다.
앞서의 명세서에서는, 본 발명은 특정 실시예들을 참조하여 설명되었다. 그러나, 본 기술분야의 통상의 기술자는 이하의 청구범위에서 밝힌 본 발명의 범위를 벗어남 없이 다양한 개량 및 변경이 가능하다는 것을 이해할 것이다. 따라서, 본 명세서 및 도면들은 제한이라기 보다는 일예임에 주목하여야 하며, 이와 같은 모든 변경들은 본 발명의 범위에 포함된다. 그러므로, 이 발명은 첨부된 청구범위와 일치하는 모든 변경들 및 개량들을 포함한다.

Claims (19)

  1. 반도체칩;
    상기 반도체칩의 표면에 형성된 복수의 본딩패드들;
    상기 본딩패드와 결합되어 상기 반도체칩의 표면으로부터 연장된 복수의 도전와이어들;
    상기 반도체칩의 표면을 덮고, 상기 복수의 도전와이어들 주변을 덮는 수지층으로서, 각각의 도전와이어들과 상기 도전와이어들 주변을 덮는 수지층은 동축체를 형성하는 수지층;
    각각이 상기 동축체의 정상단부에 실장되며 상기 도전와이어와 전기적으로 결합되는 복수의 솔더볼들; 및
    각각이 상기 동축체의 상단부에서 상기 솔더볼까지의 영역에 부착되어 솔더볼과 상기 동축체와의 결합을 보강하는 보강수지부들을 포함하는 반도체장치.
  2. 제1항에 있어서, 상기 보강수지부들는, 상기 솔더볼들과 상기 도전와이어들을 결합하는 데 사용되는 수지플럭스에 포함되어 상기 수지플럭스의 리플로공정 후에 남겨지는 수지재료를 포함하는 반도체장치.
  3. 제1항에 있어서, 상기 도전와이어들 각각은 길이가 300 ∼ 1,000㎛인 반도체장치.
  4. 제1항에 있어서, 상기 도전와이어들은 상기 반도체칩의 표면으로부터 수직하게 연장되는 반도체장치.
  5. 제1항에 있어서, 상기 도전와이어 및 상기 도전와이어의 주변을 덮는 상기 수지층을 포함하는 상기 동축체는 변형가능한 반도체장치.
  6. 제1항에 있어서, 상기 도전와이어들은 금 또는 금합금으로 만들어진 반도체장치.
  7. 제1항에 있어서, 상기 도전와이어 및 상기 도전와이어의 주변을 덮는 상기 수지층을 포함하는 상기 동축체에서, 상기 도전와이어를 덮는 상기 수지층의 상단부는 소정의 깊이로 제거되어 단차부를 형성하고, 상기 보강수지부는 상기 단차부부터 상기 솔더볼까지의 영역에 부착되는 반도체장치.
  8. 제7항에 있어서, 상기 보강수지부들은, 상기 솔더볼들과 상기 도전와이어들을 결합하는 데 사용되는 수지플럭스에 포함되어 상기 수지플럭스의 리플로공정 후에 남겨지는 수지재료를 포함하는 반도체장치.
  9. 제7항에 있어서, 상기 도전와이어들 각각은 길이가 300 ∼ 1,000㎛인 반도체장치.
  10. 제7항에 있어서, 상기 도전와이어들은 상기 반도체칩의 표면으로부터 수직하게 연장되는 반도체장치.
  11. 제7항에 있어서, 상기 도전와이어 및 상기 도전와이어의 주변을 덮는 상기 수지층을 포함하는 상기 동축체는 변형가능한 반도체장치.
  12. 반도체칩 표면에 형성된 복수의 본딩패드들을 갖는 반도체칩을 마련하는 단계;
    상기 도전와이어들이 상기 반도체칩 표면에서 연장되도록 와이어본딩에 의해 복수의 도전와이어들을 상기 본딩패드들 위에 결합하는 단계;
    상기 반도체칩 표면 및 상기 복수의 도전와이어들 주변에 수지층을 도포하여 상기 각각의 도전와이어들과 상기 도전와이어의 주변을 덮는 수지층이 동축체를 형성하는 단계;
    동축체들의 상단부로부터 상기 수지층을 제거하여 상기 각각의 도전와이어들의 정상단부를 노출시키는 단계;
    상기 동축체들의 정상단부에 수지플럭스를 배치시키는 단계; 및
    상기 수지플럭스를 통해 상기 동축체들의 정상단부들에 솔더볼들을 배치시키 고 리플로공정에 의해 솔더볼들을 상기 동축체의 도전와이어들에 결합시키는 단계를 포함하고,
    상기 수지플럭스의 플럭스성분이 상기 리플로공정에 의해 사라지고, 상기 수지플럭스의 남겨진 수지성분은 솔더볼들과 상기 동축체들 사이를 채워 상기 솔더볼과 상기 동축체들의 결합력을 보강하는 반도체장치 제조방법.
  13. 제12항에 있어서, 동축체들의 상단부로부터 상기 수지층을 제거하여 상기 각각의 도전와이어들의 정상단부를 노출시키는 상기 단계에서, 상기 수지층은 그라인딩 또는 에칭에 의해 제거되는 반도체장치 제조방법.
  14. 제12항에 있어서, 동축체들의 상단부로부터 상기 수지층을 제거하여 상기 각각의 도전와이어들의 정상단부를 노출시키는 상기 단계에서, 상기 동축체들의 정상단부들을 절단하여 상기 각각의 도전와이어들의 정상단부를 노출시키는 반도체장치 제조방법.
  15. 제12항에 있어서, 상기 도전와이어들 각각의 길이는 300 ∼ 1,000㎛가 되도록 하는 반도체장치 제조방법.
  16. 제12항에 있어서, 상기 도전와이어들은 금 또는 금합금으로 만들어 지는 반도체장치 제조방법.
  17. 반도체칩 표면에 형성된 복수의 본딩패드들을 갖는 반도체칩을 마련하는 단계;
    상기 도전와이어들이 상기 반도체칩 표면에서 연장되도록 와이어본딩에 의해 복수의 도전와이어들을 상기 본딩패드들 위에 결합하는 단계;
    상기 반도체칩 표면에 수지층을 도포하여 상기 복수의 도전와이어들이 상기 수지층에 매립되는 단계;
    상기 수지층의 상부를 제거하여 각 도전와이어들의 정상단부를 노출시키고, 상기 각 도전와이어들의 주변에는 수지층을 상부코팅수지층으로 얇게 남기는 반면 상기 도전와이어들의 사이 부분들에서는 상기 수지층을 보다 더 제거하는 단계;
    상기 반도체칩 전영역에 수지플럭스를 도포하는 단계;
    수지플럭스를 통해 상기 도전와이어들의 정상단부들에 솔더볼을 배치시키고 리플로공정에 의해 상기 솔더볼과 상기 도전와이어들을 결합하는 단계; 및
    각 도전와이어들의 하부주변에는 상기 수지층을 상부코팅수지층보다는 두꺼운 하부코팅수지층으로 남기는 반면 상기 도전와이어들 사이 부분들에서는 수지층을 보다 더 제거함으로써, 상기 상부코팅수지층과 상기 하부코팅수지층 사이에 단차를 형성하는 단계를 포함하고,
    상기 수지플럭스의 플럭스성분이 리플로공정에 의해 사라지고, 상기 수지플럭스의 남겨진 수지성분은 상기 솔더볼로부터 상기 상부코팅수지층까지 채워져 상기 솔더볼과 상기 도전와이어들 및 상기 상부코팅수지층 사이의 결합력을 보강하는 반도체장치 제조방법.
  18. 제17항에 있어서, 상기 수지층의 상부를 제거하여 각 도전와이어들의 정상단부를 노출시키고, 상기 각 도전와이어들의 주변에는 수지층을 상부코팅수지층으로 얇게 남기는 반면 상기 도전와이어들의 사이 부분들에서는 상기 수지층을 보다 더제거하는 단계에서, 상기 수지층은 다이서 또는 레이저빔을 사용하여 제거되는 반도체장치 제조방법.
  19. 제17항에 있어서, 각 도전와이어들의 하부주변에는 상기 수지층을 상부코팅수지층보다는 두꺼운 하부코팅수지층으로 남기는 반면 상기 도전와이어들 사이 부분들에서는 수지층을 보다 더 제거하는 단계에서, 상기 수지층은 다이서 또는 레이저빔을 사용하여 제거되는 반도체장치 제조방법.
KR1020020003869A 2001-01-26 2002-01-23 실장기판에 안정결합하는 반도체장치 KR20020063120A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001019298A JP3486872B2 (ja) 2001-01-26 2001-01-26 半導体装置及びその製造方法
JPJP-P-2001-00019298 2001-01-26

Publications (1)

Publication Number Publication Date
KR20020063120A true KR20020063120A (ko) 2002-08-01

Family

ID=18885197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020003869A KR20020063120A (ko) 2001-01-26 2002-01-23 실장기판에 안정결합하는 반도체장치

Country Status (5)

Country Link
US (1) US6690090B2 (ko)
JP (1) JP3486872B2 (ko)
KR (1) KR20020063120A (ko)
CN (1) CN1367533A (ko)
TW (1) TW535268B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595885B1 (ko) * 2002-11-08 2006-06-30 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법
KR100625021B1 (ko) * 2004-08-30 2006-09-20 김봉환 가변형 열교환 환기장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10045534B4 (de) * 2000-09-13 2005-03-17 Infineon Technologies Ag Elektronisches Bauteil mit Außenanschlußelementen ausgebildet als Kapillarelement, Verfahren zur Herstellung und Anordnung
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
WO2007080863A1 (ja) * 2006-01-16 2007-07-19 Nec Corporation 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
US9978654B2 (en) 2012-09-14 2018-05-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in Fo-WLCSP
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
JP6528145B2 (ja) * 2016-08-31 2019-06-12 株式会社村田製作所 回路モジュールおよびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
JPH0855856A (ja) 1994-08-11 1996-02-27 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JPH08236575A (ja) 1995-02-22 1996-09-13 Hitachi Ltd 半導体装置及びその製造方法
JPH09260428A (ja) 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその実装方法
JP3644189B2 (ja) 1997-04-25 2005-04-27 ソニー株式会社 バンプ構造及びその製造方法
KR100244504B1 (ko) 1997-11-15 2000-02-01 김영환 칩 사이즈 반도체 패키지의 제조방법
JP3481117B2 (ja) 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP3570229B2 (ja) 1998-07-13 2004-09-29 松下電器産業株式会社 半田接合方法および半田接合用の熱硬化性樹脂
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2000311915A (ja) 1998-10-14 2000-11-07 Texas Instr Inc <Ti> 半導体デバイス及びボンディング方法
JP2000200804A (ja) 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000243874A (ja) 1999-02-23 2000-09-08 Shinko Electric Ind Co Ltd 半導体装置
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP2001332658A (ja) * 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4356183B2 (ja) 2000-03-27 2009-11-04 住友ベークライト株式会社 半田接合用レジスト、半導体パッケージ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595885B1 (ko) * 2002-11-08 2006-06-30 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법
US7285867B2 (en) 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
KR100625021B1 (ko) * 2004-08-30 2006-09-20 김봉환 가변형 열교환 환기장치

Also Published As

Publication number Publication date
JP2002222824A (ja) 2002-08-09
US20020100977A1 (en) 2002-08-01
US6690090B2 (en) 2004-02-10
JP3486872B2 (ja) 2004-01-13
TW535268B (en) 2003-06-01
CN1367533A (zh) 2002-09-04

Similar Documents

Publication Publication Date Title
US6806560B2 (en) Semiconductor device and method for fabricating same
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP5095074B2 (ja) パッケージ積層構造
US6791195B2 (en) Semiconductor device and manufacturing method of the same
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US20030178716A1 (en) Light thin stacked package semiconductor device and process for fabrication thereof
KR100194747B1 (ko) 반도체장치
KR20020021597A (ko) 반도체 장치 및 그 제조 방법
KR100250562B1 (ko) 반도체장치
KR20020063120A (ko) 실장기판에 안정결합하는 반도체장치
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP3715861B2 (ja) 半導体装置の組立方法
JPH10335366A (ja) 半導体装置
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP2000124356A (ja) 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法
US20060270109A1 (en) Manufacturing method for an electronic component assembly and corresponding electronic component assembly
JP2002231856A (ja) 半導体装置及びその製造方法
KR100218335B1 (ko) 칩 사이즈 패키지
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR200211272Y1 (ko) 칩 사이즈 패키지
KR20050104164A (ko) 적층형 반도체 칩 패키지
KR19980036812A (ko) 적층형 반도체 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application